CN106603040A - 占空比检测器电路 - Google Patents

占空比检测器电路 Download PDF

Info

Publication number
CN106603040A
CN106603040A CN201610648864.3A CN201610648864A CN106603040A CN 106603040 A CN106603040 A CN 106603040A CN 201610648864 A CN201610648864 A CN 201610648864A CN 106603040 A CN106603040 A CN 106603040A
Authority
CN
China
Prior art keywords
capacitor
clock
adaptable
frequency
discharger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610648864.3A
Other languages
English (en)
Inventor
徐荣锡
林多絪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106603040A publication Critical patent/CN106603040A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/023—Measuring pulse width
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

一种占空比检测器(DCD)电路可以包括：占空比检测器，包括通过时钟来充电、放电或充放电的一个或更多个电容器组，且适用于检测时钟的占空比；以及频率检测器，适用于检测时钟的频率。所述一个或更多个电容器组中的每个电容器组具有能够根据频率检测器的频率检测结果来调节的电容。

Description

占空比检测器电路
相关申请的交叉引用
本申请要求2015年10月19日提交的申请号为10-2015-0145207的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本专利文件涉及一种占空比检测器(DCD)电路，该占空比检测器电路适用于检测各种集成电路中的时钟的占空比。
背景技术
在集成电路芯片(诸如根据时钟而工作的CPU和存储器)中，精确地控制时钟的占空比(即，占空比(duty))是非常重要的。例如，当时钟的占空比不是正好50％时，上升沿与下降沿之间的时序可能扭曲，并导致在时钟的上升沿和下降沿处存储器储存和输出数据的误动作。
为了校正时钟的占空比，需要精确地检测时钟的占空比。因此，需要具有高精度的占空比检测器电路。
发明内容
各种实施例针对一种占空比检测器(DCD)电路，无论时钟的频率为高还是低，该占空比检测器(DCD)电路都能够高精度地检测时钟的占空比。
在一个实施例中，一种DCD电路可以包括：占空比检测器，包括通过时钟来充电、放电或充放电的一个或更多个电容器组，且适用于检测时钟的占空比；以及频率检测器，适用于检测时钟的频率。所述一个或更多个电容器组中的每个可以具有能够根据频率检测器的频率检测结果来调节的电容。
所述一个或更多个电容器组中的每个可以随着时钟的频率变得更高而减小电容，以及可以随着时钟的频率变得更低而增加电容。
所述一个或更多个电容器组中的每个可以包括：多个电容器，彼此并联耦接；以及多个开关，适用于根据频率检测结果来分别使电容器导通/关断。
频率检测器可以包括：时段设置单元，适用于将计数时段信号使能预定时间；以及计数器单元，适用于在计数时段信号的使能期间通过对时钟的使能次数进行计数来产生频率检测结果。
时段设置单元可以包括：参考电容器；放电器，适用于在放电器使能信号的禁止期间对参考电容器充电，以及在放电器使能信号的使能期间将参考电容器放电；比较器，适用于将参考电容器上的电压与参考电压的电平进行比较；以及时段信号发生器，适用于响应于放电器使能信号和比较器的输出信号而产生计数时段信号。
计数器单元可以包括：计数时钟发生器，适用于在计数时段信号的使能期间输出时钟作为计数时钟，以及在计数时段信号的禁止期间去激活计数时钟；以及计数器，适用于通过对计数时钟的使能次数进行计数来产生频率检测结果。
频率检测器可以包括：脉冲发生器，适用于产生具有与时钟的N个周期相对应的脉冲宽度的脉冲信号，其中，N是等于或大于1的整数；副本电容器组，作为电容器组中的一个电容器组的副本；放电器，适用于在脉冲信号的禁止期间对副本电容器组充电，以及在脉冲信号的使能期间将副本电容器组放电；比较器，适用于将副本电容器组上的电压与参考电压的电平进行比较；以及逐次逼近寄存器(SAR)，适用于响应于比较器的输出信号而产生频率检测结果。
频率检测器可以包括：脉冲发生器，适用于产生具有与时钟的N个周期相对应的脉冲宽度的脉冲信号，其中，N是等于或大于1的整数；参考电容器；放电器，适用于在脉冲信号的禁止期间对参考电容器充电，以及在脉冲信号的使能期间将参考电容器放电，其中，放电器根据频率检测结果来调节放电电流的量；比较器，适用于将参考电容器上的电压与参考电压的电平进行比较；以及SAR，适用于响应于比较器的输出信号而产生频率检测结果。
所述一个或更多个电容器组可以包括第一电容器组和第二电容器组，且占空比检测器可以在时钟为第一电平时将第一电容器组放电，在时钟为第二电平时将第二电容器组放电，以及通过将第一电容器组的放电量与第二电容器组的放电量进行比较来产生占空比检测结果。
占空比检测器还可以包括：充电器，适用于响应于充电信号而对第一电容器组和第二电容器组充电；第一放电器，适用于在时钟为第一电平时将第一电容器组放电；第二放电器，适用于在时钟为第二电平时将第二电容器组放电；以及比较器，适用于通过将第一电容器组上的电压与第二电容器组上的电压进行比较来产生占空比检测结果。
在一个实施例中，一种DCD电路可以包括：占空比检测器，包括通过时钟来充电、放电或充放电的一个或更多个电容器，且适用于检测时钟的占空比；以及频率检测器，适用于检测时钟的频率。占空比检测器可以根据频率检测器的频率检测结果来调节所述一个或更多个电容器的充电电流量、放电电流量或充放电电流量。
占空比检测器可以随着时钟的频率变得更高而增加每个电容器的充电电流和放电电流中的一种或多种，以及随着时钟的频率变得更低而减小每个电容器的充电电流和放电电流中的一种或多种。
占空比检测器可以包括电流源组，电流源组适用于调节每个电容器的充电电流和放电电流中的一种或多种，电流源组可以包括：多个电流源，彼此并联耦接；以及多个开关，适用于根据频率检测结果来分别使电流源导通/关断。
所述一个或更多个电容器组可以包括第一电容器组和第二电容器组，且占空比检测器可以在时钟为第一电平时将第一电容器组放电，在时钟为第二电平时将第二电容器组放电，以及通过将第一电容器的放电量与第二电容器的放电量进行比较来产生占空比检测结果。
占空比检测器还可以包括：充电器，适用于响应于充电信号而对第一电容器组和第二电容器组充电；第一放电器，适用于在时钟为第一电平时将第一电容器组放电；第二放电器，适用于在时钟为第二电平时将第二电容器组放电；电流源组，适用于根据频率检测结果来调节第一放电器和第二放电器的放电电流量；以及比较器，适用于通过将第一电容器组上的电压与第二电容器组上的电压进行比较来产生占空比检测结果。
在一个实施例中，一种DCD电路可以包括：占空比检测器，包括通过时钟来充电、放电或充放电的一个或更多个电容器组，且适用于检测时钟的占空比；以及频率检测器，适用于检测时钟的频率。所述一个或更多个电容器组中的每个可以具有能够根据频率检测器的频率检测结果来调节的电容。占空比检测器可以根据频率检测器的频率检测结果来调节每个电容器组的充电电流量、放电电流量或充放电电流量。
附图说明
图1是根据本发明的一个实施例的占空比检测器(DCD)电路的配置图。
图2是用于描述图1的DCD电路的操作的时序图。
图3是根据本发明的另一实施例的DCD电路的配置图。
图4是根据本发明的另一实施例的DCD电路的配置图。
图5是图示图3或图4的频率检测器的第一实施例的配置图。
图6是图示图3或图4的频率检测器的第二实施例的配置图。
图7是图示图3或图4的频率检测器的第三实施例的配置图。
图8是根据本发明的另一实施例的DCD电路的配置图。
具体实施方式
下面将参照附图来更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，而不应当被解释为局限于本文中所阐述的实施例。相反地，这些实施例被提供使得本公开将是彻底且完整的，且这些实施例将把本发明充分传达给本领域技术人员。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指代相同的部分。
现在参见图1，根据本发明的一个实施例，提供了用数字100来总体标出的占空比检测器(DCD)电路的配置图。图2是用于描述图1的DCD电路100的操作的时序图。
参见图1，DCD电路100可以包括第一电容器111、第二电容器112、充电器113、第一放电器114、第二放电器115、使能单元116、电流源117和比较器118。
充电器113可以响应于充电信号PREB而用电源电压VDD来对第一电容器111和第二电容器112充电。充电器113可以包括两个PMOS晶体管，如图1中所示。
第一放电器114可以在时钟CK处于第一电平(例如，高电平)时将第一电容器111放电。第二放电器115可以在时钟CK处于第二电平(例如，低电平)或反相时钟信号CKB(其为时钟CK的反相信号)处于高电平时将第二电容器112放电。如图1中所示，第一放电器114和第二放电器115中的每个可以为NMOS晶体管或包括NMOS晶体管。
使能单元116可以响应于使能信号DCD_EN的使能而将电流汇聚到公共源极节点CS而通过电流源117。如图1中所示，使能单元116可以包括NMOS晶体管。
响应于比较使能信号COMP_EN的使能，比较器118可以通过将第一电容器111的电压OUTB与第二电容器112的电压OUT进行比较而产生占空比检测结果DCD_OUT。
将参照图1和图2来描述DCD电路的操作。
在时间点211处，充电信号PREB可以被使能为低电平。此时，充电器113可以响应于低使能的充电信号PREB而用电源电压VDD来对第一电容器111和第二电容器112充电。
在时间点212处，使能信号DCD_EN可以被使能为高电平以使使能单元116导通。使能单元116可以控制第一放电器114和第二放电器115来启动放电操作。第一放电器114可以在时钟CK处于第一电平(例如，高电平)时将第一电容器111放电，而第二放电器115可以在时钟CK处于第二电平(例如，低电平)时将第二电容器112放电。因此，当时钟CK的高脉冲宽度比其低脉冲宽度宽时，第一电容器111可以被放电得比第二电容器112多。当时钟CK的低脉冲宽度比其高脉冲宽度宽时，第二电容器112可以被放电得比第一电容器111多。使能信号DCD_EN可以在时钟CK的N个周期(即，N*tCK)期间保持使能以用于占空比检测操作，其中，N是等于或大于1的整数。
在使能信号DCD_EN被禁止为低电平之后的时间点213处，比较使能信号COMP_EN可以被使能为高电平。响应于比较使能信号COMP_EN，比较器118可以被使能以将第一电容器111上的电压OUTB与第二电容器112上的电压OUT进行比较，以及产生占空比检测结果DCD_OUT作为比较结果。当占空比检测结果DCD_OUT处于高电平时，可以表示时钟CK的高脉冲宽度比其低脉冲宽度宽。当占空比检测结果DCD_OUT处于低电平时，可以表示时钟CK的低脉冲宽度比其高脉冲宽度宽。
在图2中，时间点211至213可以表示DCD电路的一个周期操作，而时间点221至223可以表示DCD电路的下一个周期操作。
在时钟的高脉冲宽度与低脉冲宽度彼此相等的假设下，下面的等式1可以表示从电容器111和电容器112中的每个的放电量。
[等式1]
在等式1中，符号“I”表示电流源117的电流量，而“C”表示电容器111或112的电容。
为了使电容器118在最优条件下工作，需要将第一电容器111上的电压与第二电容器112上的电压之间的中间值设置为电源电压VDD的一半(即，VDD/2)。即，需要将第一电容器111和第二电容器112从与第一电容器111和第二电容器112被充电的状态相对应的电源电压VDD放电至电源电压VDD的一半。当该条件由等式1替换时，可以得到下面的等式2。
[等式2]
当等式2由电容器111或112的电容“C”来设置时，可以得到下面的等式3。
[等式3]
在等式3中，符号“f”表示时钟CK的频率。
在等式3中，电容器111或112的电容“C”表示DCD电路可以最优工作的最优电容。从等式3可以知道，电容器111和112的最优电容可以根据时钟CK的频率“f”而变化。
即，当电容器111和112具有固定电容时，仅在与该固定电容相对应的特定频率的情况下DCD电路可以最优地工作。当时钟CK的频率改变时，DCD电路不能最优地工作。
图3是根据本发明的另一实施例的DCD电路的配置图。
参见图3，DCD电路可以包括占空比检测器310和频率检测器320。占空比检测器310可以通过使用通过时钟CK来放电的第一电容器组311和第二电容器组312来检测时钟CK的占空比。频率检测器320可以检测时钟CK的频率。第一电容器组311和第二电容器组312的电容可以根据频率检测器320的频率检测结果C<0:4>来调节。
占空比检测器310可以包括第一电容器组311、第二电容器组312、充电器313、第一放电器314、第二放电器315、使能单元316、电流源317和比较器318。
第一电容器组311可以包括彼此并联耦接的多个电容器C10至C14以及用于使各个电容器C10至C14导通/关断的多个开关S10至S14。开关S10至S14可以分别响应于频率检测结果C<0:4>而导通/关断。频率检测结果C<0:4>可以包括二进制码，而电容器C10至C14的电容可以具有二进制权(binary weight)。即，电容器C10至C14的电容可以在从电容器C10至电容器C14的每级处加倍。随着时钟CK的频率增加，第一电容器组311的电容可以变得更小。由于当时钟CK的频率高时频率检测结果C<0:4>具有较大的值，因此当频率检测结果C<0:4>的码值增加时第一电容器组311可以具有小的电容。即，开关S10至S14中的每个可以在与该开关相对应的频率检测结果C<0:4>的编码具有值0时导通，以及可以在与该开关相对应的编码具有值1时关断。例如，开关S11可以在编码C<1>为“0”时导通，而在编码C<1>为“1”时关断，以及开关S13可以在编码C<3>为“0”时导通，而在编码C<3>为“1”时关断。
第二电容器组312与第一电容器组311具有类似的结构。第二电容器组312可以包括彼此并联耦接的多个电容器C20至C24以及用于使各个电容器C20至C24导通/关断的多个开关S20至S24。开关S20至S24可以分别响应于频率检测结果C<0:4>而导通/关断。电容器C20至C24的电容可以具有二进制权。随着时钟CK的频率增加，第二电容器组312的电容可以变得更小。开关S20至S24中的每个可以在与该开关相对应的频率检测结果C<0:4>的编码具有值0时导通，以及在与该开关相对应的编码具有值1时关断。
充电器313、第一放电器314、第二放电器315、使能单元316、电流源317和比较器318可以与图1中的充电器113、第一放电器114、第二放电器115、使能单元116、电流源117和比较器118相同。
图3图示了这样的示例：占空比检测器310通过响应于时钟CK而将第一电容器组311和第二电容器组312放电来检测时钟CK的占空比。然而，本发明不局限于此方式。例如，占空比检测器310可以通过响应于时钟CK而对第一电容器组311和第二电容器组312充电来检测时钟CK的占空比。例如，在第一电容器组311和第二电容器组312被放电的状态中，当时钟CK处于第一电平时，占空比检测器310可以对第一电容器组311充电，而当时钟CK处于第二电平时，占空比检测器310可以对第二电容器组312充电。然后，占空比检测器410可以将第一电容器组311上的电压与第二电容器组312上的电压进行比较以检测时钟CK的占空比。
可选地，占空比检测器310可以通过响应于时钟CK而将第一电容器组311和第二电容器组312充电和放电来检测时钟CK的占空比。例如，当时钟CK在第一电平处时，占空比检测器310可以对第一电容器组311充电以及将第二电容器组312放电。当时钟CK在第二电平处时，占空比检测器310可以将第一电容器组311放电以及对第二电容器组312充电。然后，占空比检测器310可以将第一电容器组311上的电压与第二电容器组312上的电压进行比较以检测时钟CK的占空比。
此外，图3图示了这样的示例：占空比检测器310使用两个电容器组311和312以检测时钟CK的占空比。然而，占空比检测器310用来检测时钟CK的占空比的电容器组的数量可以改变。
频率检测器320可以检测时钟CK的频率，以及产生频率检测结果C<0:4>。频率检测结果C<0:4>可以包括二进制码，且随着时钟CK的频率变得更高可以具有更大的值。
在图3的实施例中，占空比检测器310用来检测时钟CK的占空比的电容器组311和312的电容可以根据由频率检测器320检测的时钟CK的频率来调节。因此，虽然时钟CK的频率可以改变，但是电容器组311和312可以总是具有占空比检测所需的最优电容。即，虽然时钟CK的频率可以变化，但DCD电路可以总是高精度地工作。
图4是根据本发明的另一实施例的DCD电路的配置图。
参见图4，DCD电路可以包括占空比检测器410和频率检测器420。占空比检测器410可以通过使用通过时钟CK来放电的第一电容器411和第二电容器412来检测时钟CK的占空比。频率检测器420可以检测时钟CK的频率。此外，用于将第一电容器411和第二电容器412放电的放电电流的量可以根据频率检测器420的频率检测结果C<0:4>来调节。
占空比检测器410可以包括第一电容器411、第二电容器412、充电器413、第一放电器414、第二放电器415、使能单元416、电流源组417和比较器418。第一电容器411、第二电容器412、充电器413、第一放电器414、第二放电器415、使能单元416和比较器418可以分别与图1中的第一电容器111、第二电容器112、充电器113、第一放电器114、第二放电器115、使能单元116和比较器118相同。
电流源组417可以包括彼此并联耦接的多个电流源I40至I44以及用于使各个电流源I40至I44导通/关断的多个开关S40至S44。开关S40至S44可以分别响应于频率检测结果C<0:4>而导通/关断。频率检测结果C<0:4>可以包括二进制码，而电流源I40至I44的电流量可以具有二进制权。例如，电流源I40至I44的电流量可以在从电流源I40至电流源I44的每级处加倍。随着时钟CK的频率增加，电流源组417的电流量可以增加。由于当时钟CK的频率高时频率检测结果C<0:4>具有大的值，因此当频率检测结果C<0:4>的码值增加时电流源组417可以具有大的电流量。即，开关S40至S44中的每个在与该开关相对应的频率检测结果C<0:4>的编码具有值1时可以导通，而在与该开关相对应的编码具有值0时关断。例如，开关S41可以在编码C<1>为“1”时导通，而在编码C<1>为“0”时关断，以及开关S43可以在编码C<3>为“1”时导通，而在编码C<3>为“0”时关断。
图4图示了这样的示例：占空比检测器410通过响应于时钟CK而将第一电容器411和第二电容器412放电来检测时钟CK的占空比。然而，占空比检测器410可以通过响应于时钟CK而对第一电容器411和第二电容器412充电来检测时钟CK的占空比。例如，在第一电容器411和第二电容器412被放电的状态中，当时钟CK在第一电平处时占空比检测器410可以对第一电容器411充电，而当时钟CK在第二电平处时，占空比检测器410可以对第二电容器412充电。然后，占空比检测器410可以将第一电容器411上的电压与第二电容器412上的电压进行比较以检测时钟CK的占空比。
可选地，占空比检测器410可以通过响应于时钟CK而将第一电容器411和第二电容器412充电和放电来检测时钟CK的占空比。例如，当时钟CK在第一电平处时，占空比检测器410可以对第一电容器411充电以及将第二电容器412放电。当时钟CK在第二电平处时，占空比检测器410可以将第一电容器411放电以及对第二电容器412充电。然后，占空比检测器410可以将第一电容器411上的电压与第二电容器412上的电压进行比较以检测时钟CK的占空比。
此外，要注意的是，虽然图4作为示例而图示：占空比检测器410可以使用两个电容器411和412以检测时钟CK的占空比，但占空比检测器410用来检测时钟CK的占空比的电容器的数量可以改变。
此外，图4作为示例图示：电流源组417可以用来调节用于将第一电容器411和第二电容器412放电的放电电流的量。然而，要注意的是，电流源组417可以用来调节用于对第一电容器411和第二电容器412充电的充电电流的量，或者可以用来调节用于将第一电容器411和第二电容器412充电和放电的充电电流量和放电电流量。
频率检测器420可以检测时钟CK的频率并产生频率检测结果C<0:4>。频率检测结果C<0:4>可以包括二进制码，且随着时钟CK的频率变得更高具有更大的值。
在图4的实施例中，随着由频率检测器420检测到的时钟CK的频率增加，占空比检测器410用来检测时钟CK的占空比的电容器411和412的放电电流量可以被调节为增加。此操作可以与下面的情况具有相同的效果：随着检测到的时钟CK的频率变得更高，图3的电容器组311和312的电容被调节为减小。即，虽然时钟CK的频率可以变化，但是DCD电路可以总是高精度地工作。
图5是图示图3或图4的频率检测器320或420的第一实施例的配置图。
参见图5，频率检测器320或420可以包括放电器使能信号发生单元510、时段设置单元520和计数器单元530。
放电使能信号发生单元510可以产生放电器使能信号EN。放电器使能信号发生单元510可以包括D触发器512以及反相器511、513和514。放电器使能信号EN可以保持被禁止为低电平。然后，当时钟CK从高电平转变为低电平时，放电器使能信号EN可以被使能为高电平。
时段设置单元520可以产生被使能预定时间的计数时段信号CNT_EN。时段设置单元520可以包括参考电容器521、放电器522、比较器527和时段信号发生器528。
放电器522可以在放电器使能信号EN被禁止时对参考电容器521充电，以及在放电器使能信号EN被使能时将参考电容器521放电。放电器522可以包括PMOS晶体管523、NMOS晶体管524和525以及电流源526。放电器522的PMOS晶体管523、NMOS晶体管524和525以及电流源526可以优选地分别按照与占空比检测器310的充电器313、第一放电器314、使能单元316和电流源317类似的方式来配置。参考电容器521的电容可以优选地类似于第一电容器组311的最大电容。
比较器527可以将参考电容器521上的电压与参考电压VREF进行比较。参考电压VREF可以为电源电压VDD的一半。时段信号发生器528可以响应于放电器使能信号EN和比较器527的输出信号而产生计数时段信号CNT_EN。例如，当比较器527的输出信号为高且放电器使能信号EN被使能为高电平时，时段信号发生器528可以将计数时段信号CNT_EN使能为高电平。否则，时段信号发生器528可以去激活计数时段信号CNT_EN。时段信号发生器528可以包括NAND门和反相器，如图5中所示。
在计数时段信号CNT_EN使能期间，计数器单元530可以通过对时钟CK的使能次数计数来产生频率检测结果C<0:N>。计数器单元530可以包括计数时钟发生器531和计数器532。
计数时钟发生器531可以在计数时段信号CNT_EN使能期间输出时钟CK作为计数时钟CNT_CK，以及在计数时段信号CNT_EN禁止期间去激活计数时钟CNT_CK。禁止的计数时钟CNT_CK不能切换，而保持在低电平。计数时钟发生器531可以包括NAND门和反相器，如图5中所示。
计数器532可以通过对计数时钟CNT_CK的使能次数进行计数来产生作为二进制码的频率检测结果C<0:4>。随着时钟CK的频率变得更高，频率检测结果C<0:4>可以具有更大的值。
图6是图示图3或图4的频率检测器320或420的第二实施例的配置图。
参见图6，频率检测器320或420可以包括脉冲发生器610、复制电容器组620、放电器630、比较器640、逐次逼近寄存器(SAR)650。
脉冲发生器610可以接收时钟CK，并产生与使能信号DCD_EN相同的脉冲信号PULSE，脉冲信号PULSE具有与时钟CK的N个周期(N*tCK)相对应的脉冲宽度。可以周期性地使能脉冲信号PULSE。
复制电容器组620可以具有能够响应于频率检测结果C<0:4>来调节的电容。副本电容器组620可以包括并联耦接的多个电容器C60至C64以及分别用于使各个电容器C60至C64导通/关断的多个开关S60至S64。副本电容器组620可以按照与图3的第一电容器组311和第二电容器组312相同的方式来配置。
放电器630可以在脉冲信号PULSE禁止期间对副本电容器组620充电。放电器630可以在脉冲信号PULSE使能期间将副本电容器组620放电。放电器630可以按照与图5的放电器522相同的方式来配置。
比较器640可以将副本电容器组620上的电压与参考电压VREF进行比较。
SAR 650可以响应于比较器640的输出信号而产生频率检测结果C<0:4>。例如，当脉冲信号PULSE从高电平转变为低电平时，SAR 650可以响应于比较器640的输出信号而通过逐次逼近来产生频率检测结果C<0:4>。例如，假定频率检测结果C<0:4>具有初始值(0,1,1,1,1)，则SAR 650可以在脉冲信号PULSE首次被禁止时响应于比较器640的输出信号而确定频率检测结果C<0:4>的最高位置C<4>的值，以及在脉冲信号PULSE再次被禁止时响应于比较器640的输出信号而确定频率检测结果C<0:4>的次最高位置C<3>的值。结果，可以产生频率检测结果C<0:4>以确定副本电容器组620的电容，使得在脉冲信号PULSE使能期间，副本电容器组620被放电器630放电至参考电压VREF。由于脉冲信号PULSE的使能持续时间取决于时钟CK的频率，因此频率检测结果C<0:4>可以表示时钟CK的频率。
图7是图示图3或图4的频率检测器320或420的第三实施例的配置图。
参见图7，频率检测器320或420可以包括脉冲发生器710、参考电容器720、放电器730、比较器740和SAR 750。
脉冲发生器710可以接收时钟CK，并产生与使能信号DCD_EN相同的脉冲信号PULSE，脉冲信号PULSE具有与时钟CK的N个周期(N*tCK)相对应的脉冲宽度。可以周期性地使能脉冲信号PULSE。
放电器730可以在脉冲信号PULSE禁止期间对参考电容器720充电，以及在脉冲信号PULSE使能期间将参考电容器720放电。放电器730可以具有这样的配置：用副本电流源组734取代图6的放电器630的电流源634。副本电流源组734可以与电流源组417具有相同的配置，且副本电流源组734的电流量可以根据频率检测结果C<0:4>来调节。即，放电器730的放电电流量可以根据频率检测结果C<0:4>来调节。
比较器740可以将参考电容器720上的电压与参考电压VREF进行比较。
SAR 750可以响应于比较器740的输出信号而产生频率检测结果C<0:4>。例如，当脉冲信号PULSE从高电平转变为低电平时，SAR 750可以响应于比较器740的输出信号而通过逐次逼近来产生频率检测结果C<0:4>。例如，假设频率检测结果C<0:4>具有初始值(0,1,1,1,1)，则SAR 750可以在脉冲信号PULSE首次被禁止时响应于比较器740的输出信号而确定频率检测结果C<0:4>的最高位置C<4>的值，以及在脉冲信号PULSE再次被禁止时响应于比较器740的输出信号而确定频率检测结果C<0:4>的次最高位置C<3>的值。结果，可以产生频率检测结果C<0:4>以确定放电器730的副本电流源组734的电流量，使得在脉冲信号PULSE使能期间，参考电容器720被放电器730放电至参考电压VREF。由于脉冲信号PULSE的使能持续时间取决于时钟CK的频率，因此频率检测结果C<0:4>可以表示时钟CK的频率。
图8是根据本发明的另一实施例的DCD电路的配置图。
参见图8，DCD电路可以包括占空比检测器810和频率检测器820。占空比检测器810可以通过使用通过时钟CK来放电的第一电容器组811和第二电容器组812来检测时钟CK的占空比。频率检测器820可以检测时钟CK的频率。第一电容器组811和第二电容器组812的电容可以根据频率检测器820的频率检测结果C<0:4>来调节，以及用于将第一电容器组811和第二电容器组812放电的放电电流的量可以根据频率检测结果C<0:4>来调节。
第一电容器组811和第二电容器组812的电容可以根据频率检测结果C<0:4>、按照与参照图3而描述的第一电容器组311和第二电容器组312类似的方式来调节。此外，电流源组817可以根据频率检测结果C<0:4>、按照与参照图4而描述的电流源组417类似的方式来调节用于将第一电容器组811和第二电容器组812放电的放电电流的量。图8的DCD电路的其他元件可以与参照图3至图7而描述的对应元件相同。
根据本发明的各种实施例，提供了具有改进精度的DCD电路。具体地，虽然时钟的频率可以变化，但DCD电路可以总是高精度地工作。
虽然已经出于说明的目的而描述了各种实施例，但是对于本领域技术人员将明显的是，在不脱离所附权利要求中所限定的本发明的精神和/或范围的情况下，可以作出各种改变和修改。

Claims (21)

1.一种占空比检测器DCD电路，包括：
占空比检测器，适用于检测时钟的占空比，占空比检测器包括通过时钟来充电、放电或者充放电的一个或更多个电容器组；以及
频率检测器，适用于检测时钟的频率，
其中，所述一个或更多个电容器组中的每个电容器组具有能够根据频率检测器的频率检测结果来调节的电容。
2.如权利要求1所述的DCD电路，其中，所述一个或更多个电容器组中的每个电容器组的电容随着时钟的频率变得更高而减小，以及随着时钟的频率变得更低而增加。
3.如权利要求1所述的DCD电路，其中，所述一个或更多个电容器组中的每个电容器组包括：
多个电容器，彼此并联耦接；以及
多个开关，适用于根据频率检测结果而分别使电容器导通/关断。
4.如权利要求1所述的DCD电路，其中，频率检测器包括：
时段设置单元，适用于将计数时段信号使能预定时间；以及
计数器单元，适用于在计数时段信号的使能期间通过对时钟的使能次数进行计数来产生频率检测结果。
5.如权利要求4所述的DCD电路，其中，时段设置单元包括：
参考电容器；
放电器，适用于在放电器使能信号的禁止期间对参考电容器充电，以及在放电器使能信号的使能期间将参考电容器放电；
比较器，适用于将参考电容器上的电压与参考电压的电平进行比较；以及
时段信号发生器，适用于响应于放电器使能信号和比较器的输出信号而产生计数时段信号。
6.如权利要求4所述的DCD电路，其中，计数器单元包括：
计数时钟发生器，适用于在计数时段信号的使能期间输出时钟作为计数时钟，以及在计数时段信号的禁止期间去激活计数时钟；以及
计数器，适用于通过对计数时钟的使能次数进行计数来产生频率检测结果。
7.如权利要求1所述的DCD电路，其中，频率检测器包括：
脉冲发生器，适用于产生具有与时钟的N个周期相对应的脉冲宽度的脉冲信号，其中，N是等于或大于1的整数；
副本电容器组，作为所述一个或更多个电容器组中的一个电容器组的副本；
放电器，适用于在脉冲信号的禁止期间对副本电容器组充电，以及在脉冲信号的使能期间将副本电容器组放电；
比较器，适用于将副本电容器组上的电压与参考电压的电平进行比较；以及
逐次逼近寄存器SAR，适用于响应于比较器的输出信号而产生频率检测结果。
8.如权利要求1所述的DCD电路，其中，频率检测器包括：
脉冲发生器，适用于产生具有与时钟的N个周期相对应的脉冲宽度的脉冲信号，其中，N是等于或大于1的整数；
参考电容器；
放电器，适用于在脉冲信号的禁止期间对参考电容器充电，以及在脉冲信号的使能期间将参考电容器放电，其中，放电器根据频率检测结果来调节放电电流的量；
比较器，适用于将参考电容器上的电压与参考电压的电平进行比较；以及
SAR，适用于响应于比较器的输出信号而产生频率检测结果。
9.如权利要求1所述的DCD电路，
其中，所述一个或更多个电容器组包括第一电容器组和第二电容器组，以及
其中，占空比检测器在时钟为第一电平时将第一电容器组放电，在时钟为第二电平时将第二电容器组放电，以及通过将第一电容器组的放电量与第二电容器组的放电量进行比较来产生占空比检测结果。
10.如权利要求9所述的DCD电路，其中，占空比检测器还包括：
充电器，适用于响应于充电信号而对第一电容器组和第二电容器组充电；
第一放电器，适用于在时钟为第一电平时将第一电容器组放电；
第二放电器，适用于在时钟为第二电平时将第二电容器组放电；以及
比较器，适用于通过将第一电容器组上的电压与第二电容器组上的电压进行比较来产生占空比检测结果。
11.一种DCD电路，包括：
占空比检测器，包括通过时钟来充电、放电或充放电的一个或更多个电容器，且适用于检测时钟的占空比；以及
频率检测器，适用于检测时钟的频率，
其中，占空比检测器根据频率检测器的频率检测结果来调节所述一个或更多个电容器的充电电流量、放电电流量或充放电电流量。
12.如权利要求11所述的DCD电路，其中，充电电流量、放电电流量或充放电电流量在时钟的频率为高时增加，以及在时钟的频率为低时减小。
13.如权利要求11所述的DCD电路，
其中，占空比检测器包括电流源组，所述电流源组适用于调节充电电流量、放电电流量或充放电电流量，以及
所述电流源组包括：
多个电流源，彼此并联耦接；以及
多个开关，适用于根据频率检测结果来分别使所述多个电流源导通/关断。
14.如权利要求11所述的DCD电路，其中，频率检测器包括：
时段设置单元，适用于将计数时段信号使能预定时间；以及
计数器单元，适用于在计数时段信号的使能期间通过对时钟的使能次数进行计数来产生频率检测结果。
15.如权利要求14所述的DCD电路，其中，时段设置单元包括：
参考电容器；
放电器，适用于在放电器使能信号的禁止期间对参考电容器充电，以及在放电器使能信号的使能期间将参考电容器放电；
比较器，适用于将参考电容器上的电压与参考电压的电平进行比较；以及
时段信号发生器，适用于响应于放电器使能信号和比较器的输出信号而产生计数时段信号。
16.如权利要求14所述的DCD电路，其中，计数器单元包括：
计数时钟发生器，适用于在计数时段信号的使能期间输出接收的时钟作为计数时钟，以及在计数时段信号的禁止期间去激活计数时钟；以及
计数器，适用于通过对计数时钟的使能次数进行计数来产生频率检测结果。
17.如权利要求11所述的DCD电路，其中，频率检测器包括：
脉冲发生器，适用于产生具有与时钟的N个周期相对应的脉冲宽度的脉冲信号，其中，N是等于或大于1的整数；
副本电容器组，具有能够根据频率检测结果来调节的电容；
放电器，适用于在脉冲信号的禁止期间对副本电容器组充电，以及在脉冲信号的使能期间将副本电容器组放电；
比较器，适用于将副本电容器组上的电压与参考电压的电平进行比较；以及
逐次逼近寄存器SAR，适用于响应于比较器的输出信号而产生频率检测结果。
18.如权利要求11所述的DCD电路，其中，频率检测器包括：
脉冲发生器，适用于产生具有与时钟的N个周期相对应的脉冲宽度的脉冲信号，其中，N是等于或大于1的整数；
参考电容器；
放电器，适用于在脉冲信号的禁止期间对参考电容器充电，以及在脉冲信号的使能期间将参考电容器放电，其中，放电器根据频率检测结果来调节放电电流的量；
比较器，适用于将参考电容器上的电压与参考电压的电平进行比较；以及
SAR，适用于响应于比较器的输出信号而产生频率检测结果。
19.如权利要求11所述的DCD电路，
其中，所述一个或更多个电容器组包括第一电容器组和第二电容器组，以及
其中，占空比检测器在时钟为第一电平时将第一电容器组放电，在时钟为第二电平时将第二电容器组放电，以及通过将第一电容器的放电量与第二电容器的放电量进行比较来产生占空比检测结果。
20.如权利要求19所述的DCD电路，其中，占空比检测器还包括：
充电器，适用于响应于充电信号而对第一电容器组和第二电容器组充电；
第一放电器，适用于在时钟为第一电平时将第一电容器组放电；
第二放电器，适用于在时钟为第二电平时将第二电容器组放电；
电流源组，适用于根据频率检测结果来调节第一放电器的放电电流量和第二放电器的放电电流量；以及
比较器，适用于通过将第一电容器组上的电压与第二电容器组上的电压进行比较来产生占空比检测结果。
21.一种DCD电路，包括：
占空比检测器，包括通过时钟来充电、放电或充放电的一个或更多个电容器组，且适用于检测时钟的占空比；以及
频率检测器，适用于检测时钟的频率，
其中，所述一个或更多个电容器组中的每个电容器组具有能够根据频率检测器的频率检测结果来调节的电容，以及
占空比检测器根据频率检测器的频率检测结果来调节所述一个或更多个电容器组中的每个电容器组的充电电流量、放电电流量或充放电电流量。
CN201610648864.3A 2015-10-19 2016-08-09 占空比检测器电路 Pending CN106603040A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0145207 2015-10-19
KR1020150145207A KR20170045768A (ko) 2015-10-19 2015-10-19 듀티 싸이클 감지 회로

Publications (1)

Publication Number Publication Date
CN106603040A true CN106603040A (zh) 2017-04-26

Family

ID=58523200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610648864.3A Pending CN106603040A (zh) 2015-10-19 2016-08-09 占空比检测器电路

Country Status (3)

Country Link
US (1) US20170111036A1 (zh)
KR (1) KR20170045768A (zh)
CN (1) CN106603040A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108880510A (zh) * 2018-09-29 2018-11-23 上海华虹宏力半导体制造有限公司 时钟占空比调整电路
CN109274356A (zh) * 2018-09-29 2019-01-25 上海华虹宏力半导体制造有限公司 时钟占空比的测试电路
CN109274354A (zh) * 2018-09-29 2019-01-25 上海华虹宏力半导体制造有限公司 时钟占空比调整器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605646B1 (ko) * 2018-06-07 2023-11-24 에스케이하이닉스 주식회사 비대칭 펄스 폭 비교 회로 및 이를 포함하는 클럭 위상 보정 회로
CN111161771A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 高频时钟占空比校准电路、校准方法和存储器
CN111161773A (zh) * 2018-11-08 2020-05-15 长鑫存储技术有限公司 低频时钟占空比校准电路、校准方法和存储器
KR102618521B1 (ko) 2019-02-18 2023-12-28 에스케이하이닉스 주식회사 래치 비교기, 상기 래치 비교기를 이용하는 클럭 생성 회로 및 반도체 장치
KR102661933B1 (ko) 2019-06-12 2024-04-29 삼성전자주식회사 클락 모니터링 회로, 및 이를 포함하는 집적 회로 및 이를 포함하는 반도체 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008589A1 (en) * 1996-11-08 2002-01-24 Paul E. Lanoman Digitally-controlled oscillator with switched-capacitor frequency selection
US20040075462A1 (en) * 2002-10-21 2004-04-22 Rambus Inc. Method and apparatus for digital duty cycle adjustment
CN1815887A (zh) * 2005-02-03 2006-08-09 尔必达存储器株式会社 占空比检测电路
CN1848687A (zh) * 2005-04-15 2006-10-18 尔必达存储器股份有限公司 占空比检测电路及其控制方法
CN201374646Y (zh) * 2008-12-04 2009-12-30 杭州士兰微电子股份有限公司 开关电源的占空比检测电路及开关电源频率检测电路
US20100052795A1 (en) * 2008-08-28 2010-03-04 Renesas Technology Corp. Semiconductor integrated circuit
US7898322B1 (en) * 2008-04-18 2011-03-01 Dust Networks, Inc. Demodulator for a low power radio receiver
US20110150125A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Digital rf converter, digital rf modulator and transmitter including the same
US20130049832A1 (en) * 2011-08-23 2013-02-28 National Semiconductor Corporation Clock generator with duty cycle control and method
KR20150051484A (ko) * 2013-11-04 2015-05-13 현대오트론 주식회사 주파수 체배기

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020008589A1 (en) * 1996-11-08 2002-01-24 Paul E. Lanoman Digitally-controlled oscillator with switched-capacitor frequency selection
US20040075462A1 (en) * 2002-10-21 2004-04-22 Rambus Inc. Method and apparatus for digital duty cycle adjustment
CN1815887A (zh) * 2005-02-03 2006-08-09 尔必达存储器株式会社 占空比检测电路
CN1848687A (zh) * 2005-04-15 2006-10-18 尔必达存储器股份有限公司 占空比检测电路及其控制方法
US7898322B1 (en) * 2008-04-18 2011-03-01 Dust Networks, Inc. Demodulator for a low power radio receiver
US20100052795A1 (en) * 2008-08-28 2010-03-04 Renesas Technology Corp. Semiconductor integrated circuit
CN201374646Y (zh) * 2008-12-04 2009-12-30 杭州士兰微电子股份有限公司 开关电源的占空比检测电路及开关电源频率检测电路
US20110150125A1 (en) * 2009-12-18 2011-06-23 Electronics And Telecommunications Research Institute Digital rf converter, digital rf modulator and transmitter including the same
US20130049832A1 (en) * 2011-08-23 2013-02-28 National Semiconductor Corporation Clock generator with duty cycle control and method
KR20150051484A (ko) * 2013-11-04 2015-05-13 현대오트론 주식회사 주파수 체배기

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108880510A (zh) * 2018-09-29 2018-11-23 上海华虹宏力半导体制造有限公司 时钟占空比调整电路
CN109274356A (zh) * 2018-09-29 2019-01-25 上海华虹宏力半导体制造有限公司 时钟占空比的测试电路
CN109274354A (zh) * 2018-09-29 2019-01-25 上海华虹宏力半导体制造有限公司 时钟占空比调整器
CN108880510B (zh) * 2018-09-29 2022-03-08 上海华虹宏力半导体制造有限公司 时钟占空比调整电路

Also Published As

Publication number Publication date
KR20170045768A (ko) 2017-04-28
US20170111036A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
CN106603040A (zh) 占空比检测器电路
US8261619B2 (en) Time to digital converting circuit and pressure sensing device using the same
CN101079627B (zh) 一种工作周期的修正电路
US7800423B2 (en) Duty correction circuit
US8063686B1 (en) Phase interpolator circuit with two phase capacitor charging
US7142028B2 (en) Clock duty ratio correction circuit
US10817765B2 (en) Semiconductor device and controller for asynchronous serial communication, and asynchronous serial communication method and system
JP5262630B2 (ja) セルフテスト回路を有するクロック生成回路
EP3557206B1 (en) Temperature sensor in an integrated circuit having offset cancellation
TW201123734A (en) Waveform generation circuit
US20080252349A1 (en) Duty cycle correcting circuit
CN110581701A (zh) 非对称脉冲宽度比较器电路及包括其的时钟相位校正电路
CN110007154B (zh) 数字测量电路和使用数字测量电路的存储器系统
US20070185670A1 (en) Methods of Measuring Frequencies Including Charging Electrical Circuits
US8319520B2 (en) On-die termination circuit
US6081137A (en) Frequency detecting circuit
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
CN112583355B (zh) 高精度张弛振荡器
CN103516353A (zh) 产生时钟信号的方法
CN110034750A (zh) 时钟延迟电路
US7479810B2 (en) Slew-rate detection circuit using switched-capacitor comparators
CN108614791B (zh) 串行脉冲产生电路及充电装置
CN216819821U (zh) 一种高速低功耗电容触摸检测电路及芯片
CN114978163A (zh) 一种鉴频电路、时钟校正电路、芯片以及信息处理装置
KR100845780B1 (ko) 반도체 메모리 장치의 클럭 생성 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170426

WD01 Invention patent application deemed withdrawn after publication