CN110785931B - 具有比较器延迟消除的振荡器电路 - Google Patents

具有比较器延迟消除的振荡器电路 Download PDF

Info

Publication number
CN110785931B
CN110785931B CN201880025686.6A CN201880025686A CN110785931B CN 110785931 B CN110785931 B CN 110785931B CN 201880025686 A CN201880025686 A CN 201880025686A CN 110785931 B CN110785931 B CN 110785931B
Authority
CN
China
Prior art keywords
switch
signal
output
input
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880025686.6A
Other languages
English (en)
Other versions
CN110785931A (zh
Inventor
约瑟普·米库利奇
格雷戈·沙特茨贝格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN110785931A publication Critical patent/CN110785931A/zh
Application granted granted Critical
Publication of CN110785931B publication Critical patent/CN110785931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/26—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator frequency-determining element being part of bridge circuit in closed ring around which signal is transmitted; frequency-determining element being connected via a bridge circuit to such a closed ring, e.g. Wien-Bridge oscillator, parallel-T oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

振荡器电路包括第一和第二积分器单元(100、200)，其具有在第一积分节点(121)处充电的第一电容器(110)和在第二积分节点(221)处充电的第二电容器(210)。比较器单元(330)布置在第一开关单元(310)和第二开关单元(320)之间，所述第一开关单元连接到积分节点和参考信号(VREF)。比较器单元将来自第一或第二积分节点的信号与参考信号进行比较。第二开关单元连接到逻辑单元(400)，该逻辑单元被设置为提供信号(C1、C2、D1、D2、E1、E2、F1、F2)，该信号控制第一积分器单元、第二积分器单元、第一开关单元和第二开关单元，使得通过交替地激活第一积分器单元和第二积分器单元来产生周期性操作。

Description

具有比较器延迟消除的振荡器电路
US 8,198,947 B2描述了一种具有包括两个电容器的充电单元的振荡器电路，每个电容器具有两个串联连接的开关，用于馈送充电电流。比较器将施加的电压与参考电压进行比较，并使用触发器来控制开关的操作。电容器被交替加载以产生振荡。
图8是振荡器电路的示图，其包括第一积分器单元100、第二积分器单元200和逻辑单元400。电源电压施加到第一电源端子8和第二电源端子9之间。逻辑高电平可以特别地对应于施加到第一电源端子8的电位，并且逻辑低电平可以特别地对应于施加到第二电源端子9的电位，第二电源端子的电位将被称为参考电位并且可以特别地为地电位。
第一积分器单元100包括第一充电单元120、第一电容器110、第一比较器151和第二比较器152。第二积分器单元200包括第二充电单元220、第二电容器210、第三比较器251和第四比较器252。逻辑单元400包括第一逻辑元件160/170、第二逻辑元件260/270和触发器301，所述触发器能够是诸如SR(置位-复位)触发器。
第一充电单元120包括连接到第一电源端子8的第一电流源111和第二电流源112。第一开关101连接在第一电流源111和第一积分节点121之间，第二开关102连接在第二电流源112和第一积分节点121之间。第三开关103连接在第一积分节点121和第二电源端子9之间，并通过第一或非门130的输出信号进行开关。第三电流源113连接到第二电源端子9。第四开关104连接在第一积分节点121和第三电流源113之间。
因此，第一充电单元120以可切换的方式耦合到第一积分节点121。第一电流源111和第三电流源113提供对应于参考电流IREF的电流，并且第二电流源112提供对应于参考电流IREF的一半的电流。
第一比较器151的正相输入(+)和第二比较器152的反相输入(-)连接到第一积分节点121。参考信号VREF被提供给第一比较器151的反相输入(-)和第二比较器152的正相输入(+)，该参考信号例如能够是参考电压，并且其大小根据电流源和比较器的操作区域来确定。参考信号VREF和参考电流IREF能够设置在参考发生器单元(图中未示出中)。
第一电容器110连接在第一积分节点121和第二电源端子9之间。第一充电单元120提供第一充电电流IREF1和第一积分信号VC1，所述第一积分信号可以是第一电容器110两端的压降。
第二充电单元220包括连接到第一电源端子8的第四电流源211和第五电流源212。第五开关201连接在第四电流源211和第二积分节点221之间，第六开关202连接在第五电流源212和第二积分节点221之间。第七开关203连接在第二积分节点221和第二电源端子9之间，并通过第二或非门230的输出信号来切换。第六电流源213连接到第二电源端子9。第八开关204连接在第二积分节点221和第六电流源213之间。
因此，第二充电单元220以可切换的方式耦合到第二积分节点221。第四电流源211和第六电流源213提供对应于参考电流IREF的电流，并且第五电流源212提供对应于参考电流IREF的一半的电流。
第三比较器251的正相输入(+)和第四比较器252的反相输入(-)连接到第二积分节点221。参考信号VREF被提供给第三比较器251的反相输入(-)和第四比较器252的正相输入(+)。
第二电容器210连接在第二积分节点221和第二电源端子9之间。第二充电单元220提供第二充电电流IREF2和第二积分信号VC2，所述第二积分信号可以是第二电容器210两端的压降。
第一逻辑元件可以包括第一反相器160和第一与门170。第一反相器160的输出连接到第一与门170的输入。触发器301的输出连接到第一与门170的另一输入。
第二逻辑元件可以包括第二反相器260和第二与门270。第二反相器260的输出连接到第二与门270的输入。触发器301的未连接到第一与门170的输出连接到第二与门270的另一输入。
在第一比较器151的输出处提供第一比较器信号A1，在第二比较器152的输出处提供第二比较器信号A2，在第三比较器251的输出处提供第三比较器信号B1，并且在第四比较器252的输出处提供第四比较器信号B2。比较器信号A1、A2、B1、B2例如可以是电压。
触发器301在其置位输入上接收第一比较器信号A1，在其复位输入上接收第三比较器信号B1，并产生时钟信号CLK1和反相时钟信号CLK2。
第一逻辑元件特别是在第一反相器160的输入处接收第二比较器信号A2。第一与门170的输入接收反相形式的第二比较器信号A2和时钟信号CLK1，从而在第一逻辑元件的输出处产生第一测量信号D1。第二逻辑元件特别是在第二反相器260的输入处接收第四比较器信号B2。第二与门270的输入接收反相形式的第四比较器信号B2和反相时钟信号CLK2，从而在第二逻辑元件的输出处产生第二测量信号D2。
第一开关101由反相时钟信号CLK2控制。第二开关102由第二测量信号D2控制。第一测量信号D1和反相时钟信号CLK2施加到第一或非门130的输入，从而切换第三开关103。第四开关104由第一测量信号D1控制。第五开关201由时钟信号CLK1控制。第六开关202由第一测量信号D1控制。第二测量信号D2和时钟信号CLK1施加到第二或非门230的输入，从而切换第七开关203。第八开关204由第二测量信号D2控制。当施加高电平时，每个开关均闭合以导通，而当施加低电平时，每个开关均断开，从而中断电连接。
图9示出了随时间t变化的各电压的图。电压表示在振荡器电路操作期间出现在振荡器电路中的相关信号。这些图从上到下示出了第一积分信号VC1、第二积分信号VC2、第一比较器信号A1、第二比较器信号A2、第三比较器信号B1、第四比较器信号B2、第一测量信号D1、第二测量信号D2、时钟信号CLK1和反相时钟信号CLK2。
在对应于时间线起始点的起始时间，假设时钟信号CLK1处于高电平，使得反相时钟信号CLK2处于低电平。假设电容器110、210完全放电。
因此，第一比较器信号A1和第三比较器信号B1处于低电平，而第二比较器信号A2和第四比较器信号B2处于高电平。因此，第一和第二测量信号D1、D2处于低电平。第一或非门130的输出处于高电平，而第二或非门230的输出处于低电平。
在该状态下，第一开关101、第二开关102、第四开关104、第六开关202、第七开关203和第八开关204断开，并且第三开关103和第五开关201闭合。这确保了在第四电流源211根据参考电流IREF提供的第二充电电流IREF2对第二电容器210充电时，第一积分信号VC1处于低电平。第二积分信号VC2以一压摆率线性地增加，所述压摆率等于参考电流IREF与第二电容器210的电容之商。
在第一时间t1，第二积分信号VC2达到参考信号VREF。然后，第三比较器251的输出电流开始在其输出处对寄生电容充电。第三比较器信号B1增加，并且第四比较器信号B2减少。
在延迟td之后的第二时间t2处，第三比较器信号B1达到第三比较器251的开关电平，该开关电平对应于阈值电压VTHR，并且例如可以大约是电源电压的中值。第四比较器信号B2低于阈值电压VTHR。在那一刻，触发器301的复位信号被激发并且触发器301的状态改变。时钟信号CLK1设置为低电平，使得反相时钟信号CLK2设置为高电平。
第一开关101闭合并将第一积分节点121连接到第一电流源111。第三开关103断开并将第一积分节点121与第二电源端子9断开。根据反相时钟信号CLK2，第二测量信号D2从低电平改变为高电平。因此，第一开关102闭合并将第一积分节点121连接到第二电流源112。第一积分信号VC1以一压摆率线性地增加，所述压摆率等于参考电流IREF的1.5倍与第一电容器110的电容之商。第四开关104、第六开关202和第七开关203保持断开。第五开关201断开并将第四电流源211与第二积分节点221并且因此与第二电容器210断开。
第八开关204闭合，使得第六电流源213开始以一压摆率使第二电容器210放电，所述压摆率等于参考电流IREF与第二电容器210的电容之商。由于第二积分信号VC2的压摆率在第二时间t2之前和之后具有相同的绝对值，因此第二积分信号VC2在延迟td之后在第三时间t3再次达到参考电压VREF。
在第三时间t3，第四比较器252的输入端子上的电压相对于第三比较器251是相反的。第四比较器252现在进入与第三比较器251在第一时间t1进入的操作阶段类似的操作阶段。在又一延迟td之后的第四时间t4，第四比较器信号B2达到第四比较器252的开关电平，该开关电平对应于阈值电压VTHR，并且第二测量信号D2从高电平变回低电平。
第二开关102和第八开关204断开，并且第七开关203闭合。第一开关101、第三开关103、第四开关104、第五开关201和第六开关202保持在它们的位置。因此，第二积分信号VC2放电至低电平，并且来自根据参考电流IREF的第一电流源111的电流对第一电容器110充电。因此，第一积分信号VC1的压摆率等于参考电流IREF与第二电容器110的电容之商。
在第五时间t5，第一积分信号VC1达到参考信号VREF。第一电容器110充电，直到触发器301的状态在又一延迟td之后的第六时间t6再次改变，并且第一电容器110开始放电。在又一延迟td之后的第七时间t7，第一积分信号VC1下降至低于参考信号VREF的电平。在第八时间t8，下一积分阶段在第一积分器单元100内开始。
由于第一积分器单元100和第二积分器单元200的对称，从第二时间t2开始的第一积分信号VC1的波形等于从第六时间t6开始的第二积分信号VC2的波形。第一测量信号D1处于高电平的时间间隔具有与第二测量信号D2处于高电平的时间间隔相同的持续时间，并且该持续时间等于延迟td的两倍。周期T等于从第二时间t2到第八时间t8的时间间隔的持续时间，并且仅取决于振荡器电路的无源元件。
具有电容C的第一电容器110从第二时间t2至第四时间t4以压摆率1.5·IREF/C充电，并且这个时间间隔等于延迟td的两倍。在第四时间t4的第一积分信号VC1的值是以压摆率IREF/C在等于延迟td的三倍的时间间隔期间获得的，第一积分信号VC1随后在第六时间t6达到参考信号VREF，并且在第七时间t7达到第一积分信号VC1的最大值，第七时间比第六时间晚了延迟td。因此，从第二时间t2到第六时间t6的时间间隔是VREF·C/IREF。从第一积分信号VC1和第二积分信号VC2的波形的比较能够看出，这个时间间隔等于T/2，周期T持续时间的一半。
第一积分器单元100的充电阶段的开始触发第二积分器单元200的放电阶段的开始，反之亦然。以第一积分信号VC1表示的第一积分因此与第二积分信号VC2表示的第二积分以反相的方式执行。
图10是对于振荡器电路的变型的随时间t变化的第二积分电压VC2的图，其中偏置电压VOFF施加到第三比较器251的输入和第四比较器252的输入。在时间线下方示出第二测量信号D2。
如果对参考信号VREF增加偏置电压VOFF，第三比较器251对第三比较器信号B1的激活会延迟偏置时间tx，该偏置时间等于偏置电压除以第二积分信号VC2的压摆率：tx＝VOFF·C/IREF。从延迟的第一时间t1’＝t1+tx到第二时间t2的时间间隔等于第三比较器251的延迟td。从第一时间t1到第二时间t2的时间间隔称为这个变型的有效延迟td’。
在第三时间t3，第二积分信号VC2再次达到参考信号VREF。由于第二积分信号VC2的压摆率在第二时间t2之前和之后具有相同的绝对值，因此从第二时间t2到第三时间t3的时间间隔与从第一时间t1到第二时间t2的时间间隔相等，即有效延迟td’。
由于第四比较器252具有相反的相位，所以实际上从参考信号VREF中减去了偏置电压VOFF。第四比较信号B2的激活需要从第三时间t3到延迟的第三时间t3’的偏置时间tx。从延迟的第三时间t3’开始到第四比较器信号B2在第四时间t4达到阈值电压VTHR会需要所述延迟td。
第二测量信号D2处于高电平期间的时间间隔等于有效延迟td’的两倍，也等于第二积分信号VC2高于参考信号VREF期间的时间间隔。因此，消除了偏置电压VOFF对周期T的持续时间的任何影响。
振荡器电路的操作可能受比较器失配的损害，引起随机偏移。能够通过增加比较器的尺寸来减小这种失配，但是振荡器电路的性能可能会由于增加的输入电容而恶化，从而影响输出频率。如果相反，比较器的尺寸减小以便减小输入电容的影响，则可能很难使比较器足够好地匹配。
本发明的目的是提供一种不受比较器失配影响的振荡器电路。
这个目的通过根据权利要求1所述的振荡器电路实现。实施例源自从属权利要求。
振荡器电路包括积分器、比较器和控制积分器的触发器。在第一个半周期中，一个积分器是激活的直到达到参考信号，并且随后置位信号被发送到触发器以改变其状态。然后在另一个积分器上执行积分，并且该周期重复。振荡器电路展示出较少的功率消耗以及对失配和过程变化的较少的敏感度。此外，寄生电容对输出频率的影响显著减少。
振荡器电路包括第一积分器单元，该第一积分器单元具有设置为在第一积分节点处充电的第一电容器，以及类似的第二积分器单元，该第二积分器单元具有设置为在第二积分节点处充电的第二电容器，每个积分器单元包括可切换的电流源。比较器单元布置在第一开关单元和第二开关单元之间，第一开关单元具有连接到第一积分节点的第一输入、连接到参考信号的第二输入和连接到第二积分节点的第三输入。比较器单元设置为将第一输入处的信号或在第三输入处的信号与参考信号进行比较。第二开关单元连接到逻辑单元，该逻辑单元设置为提供信号，该信号控制第一积分器单元、第二积分器单元、第一开关单元和第二开关单元，从而通过交替地激活第一积分器单元和第二积分器单元来产生周期性操作。
在振荡器电路的实施例中，周期性操作的每个周期的持续时间等于执行以下所用的时间：以第一压摆率对第一电容器充电，而对应于第二电容器的充电的第二积分信号为零，直到对应于第一充电器的充电的第一积分信号超过参考信号一预定值，然后以第一压摆率使第一电容器放电，而以第二压摆率(第二压摆率大于第一压摆率)对第二电容器充电，直到第一积分信号下降至比参考信号低另一预定值时，然后以第一压摆率对第二电容器充电，而第一积分信号为零，直到第二积分信号超过参考信号所述预定值，然后以第一压摆率使第二电容器放电，而以第二压摆率对第二电容器充电，直到第二积分信号下降至比参考信号低所述另一预定值。
另一实施例包括用于电源电压的第一电源端子和用于参考电位的第二电源端子、第一积分单元的第一开关、第二开关、第三开关和第四开关，以及第二积分器单元的第五开关、第六开关、第七开关和第八开关。第一电流源连接在第一电源端子和第一开关之间，第二电流源连接在第一电源端子和第二开关之间，并且第三电流源连接在第二电源端子和第四开关之间。第一开关连接在第一电流源和第一积分节点之间，第二开关连接在第二电流源和第一积分节点之间，第三开关连接在第二电源端子和第一积分节点之间，并且第四开关连接在第三电流源和第一积分节点之间。第四电流源连接在第一电源端子和第五开关之间，第五电流源连接在第一电源端子和第六开关之间，并且第六电流源连接在第二电源端子和第八开关之间。第五开关连接在第四电流源和第二积分节点之间，第六开关连接在第五电流源和第二积分节点之间，第七开关连接在第二电源端子和第二积分节点之间，并且第八开关连接在第六电流源和第二积分节点之间。
另一实施例包括第一开关单元的第一输出和第二输出、第一输入和第一输出之间的第九开关、第二输入和第一输出之间的第十开关、第二输入和第二输出之间的第十一开关，以及第三输入和第二输出之间的第十二开关。第九开关和第十一开关同时断开和闭合。第十开关和第十二开关也同时断开和闭合，使得在第十开关和第十二开关均闭合时，第九开关和第十一开关均断开，反之亦然。
另一实施例包括第一开关单元的第三输出和第四输出、连接到第一输入、第二输入、第三输入、第三输出和第四输出的传播使能信号生成电路。该传播使能信号生成电路将第二输入处的参考信号与第一输入处的信号和第三输入处的信号进行比较。
另一实施例包括比较器单元的第一比较器和第二比较器。第一开关单元的第一输出连接到第一比较器的正相输入和第二比较器的反相输入。第一开关单元的第二输出连接到第一比较器的反相输入和第二比较器的正相输入。
另一实施例包括第二开关单元处的第四输入、第五输入、第五输出、第六输出、第七输出和第八输出。第四输入连接到第一比较器的输出。第五输入连接到第二比较器的输出。第十三开关位于第四输入和第七输出之间，第十四开关位于第二电源端子和第七输出之间，第十五开关位于第一电源端子和第六输出之间，第十六开关位于第四输入和第六输出之间，第十七开关位于第五输入和第五输出之间，第十八开关位于第一电源端子和第五输出之间，第十九开关位于第二电源端子和第八输出之间，并且第二十开关位于第五输入和第八输出之间。第十三开关、第十五开关、第十七开关和第十九开关同时断开和闭合。第十四开关、第十六开关、第十八开关和第二十开关也同时断开和闭合，使得在第十四开关、第十六开关、第十八开关和第二十开关闭合时，第十三开关、第十五开关、第十七开关和第十九开关断开，反之亦然。
另一实施例包括逻辑单元的第一或非门、第二或非门、第一与非门和第二与非门。第一或非门连接到第二开关单元并且经由第一反相器连接到第一开关单元。第二或非门连接到第二开关单元并且经由第二反相器连接到第一开关单元。第一与非门和第二与非门连接到第一开关单元以及第二开关单元。
另一实施例包括逻辑单元的第三或非门、第四或非门、第一与门和第二与门、第一触发器和第二触发器。第一触发器的输入连接到第一或非门以及第二或非门的输出。第一触发器的一个输出连接到第四或非门以及第一与门的输入。第一触发器的另一输出连接到第三或非门以及第一与门的输入。第三或非门的另一输入连接到第一与非门的输出以及第一与门的另一输入。第四或非门的另一输入连接到第二与非门的输出以及第二与门的另一输入。第一与门和第二与门的输出连接到第二触发器的输入。第二触发器的输出连接到第一开关单元以及第二开关单元。
在另一实施例中，在第三或非门、第四或非门、第一与门、第二与门和第一触发器的输出处提供有控制第一积分器单元和第二积分器单元的信号，并且在第二触发器的输出处提供有控制第一开关单元和第二开关单元的信号。
以下是结合附图对振荡器电路和传播延迟消除方法的示例的详细描述。
图1是整个振荡器电路的图。
图2是第一开关单元的电路图。
图3是第二开关单元的电路图。
图4是用于根据图1的振荡器电路的随时间变化的电压图。
图5是随时间变化的第一积分信号的图。
图6是随时间变化的第二积分信号的图。
图7是随时间变化的第一积分信号和第二积分信号的另一图。
图8是基本振荡器电路的图。
图9是用于根据图8的振荡器电路的随时间变化的电压图。
图10是用于根据图8的振荡器电路的积分信号的图。
图1是基于根据图8的振荡器电路的振荡器电路图。振荡器电路包括第一积分器单元100、第二积分器单元200、选择单元300以及逻辑单元400。
提供第一电源端子8和第二电源端子9用于施加电源电压。施加到第一电源端子8的电位称为VDD，并且施加到第二电源端子9的电位称为参考电位。第二电源端子9例如可以连接到地。可以在参考发生器单元中提供参考信号VREF和参考电流IREF，该参考信号可以是另一电压。这种参考发生器单元本身是已知的，并且在图1的电路图中未示出。
在积分器单元100、200中的一个上执行积分，另一个积分器单元是空闲的。选择单元300检测当积分节点的电压达到参考信号VREF的时刻，并随后改变逻辑单元400的状态。因此，活动的积分器单元变为空闲的，而先前空闲的积分器单元变为活动的。重复相同的半个周期。振荡器电路还可以包括用于测量和消除传播延迟以增强振荡器频率的准确性的电路。
第一积分器单元100包括第一充电单元120和具有电容C的第一电容器110。第一充电单元120包括连接到第一电源端子8的第一电流源111和第二电流源112。第一开关101连接在第一电流源111和第一积分节点121之间，第二开关102连接在第二电流源112和第一积分节点121之间。第三开关103连接在第一积分节点121和第二电源端子9之间。第三电流源113连接到第二电源端子9。第四开关104连接到第一积分节点121和第三电流源113之间。第一电容器110连接在第一积分节点121和第二电源端子9之间。
第一开关101由第二时钟信号C2控制，第二开关102由第二测量信号D2控制，第三开关103由第一积分禁能信号E1控制，并且第四开关104由第一测量信号D1控制。在第一充电单元120内生成第一充电电流IREF1。第一充电电流IREF1用于对第一电容器110充电。第一电容器110两端的电压表示第一充电电流IREF1的积分。这个电压是第一积分器单元100的输出并将称为第一积分信号VC1。
第一积分器单元100的功能是在第二时钟信号C2的激活状态期间执行积分。积分系数旨在在第二测量信号D2的激活状态期间适于消除随后阶段所引起的传播延迟。在第一测量信号D1的激活状态期间，积分系数旨在进一步适于使得能够测量经历的传播延迟。第一积分器单元100旨在在第一积分禁能信号E1的激活状态期间保持空闲。
第二积分器单元200包括第二充电单元220和具有电容C的第二电容器210。第二充电单元220包括连接在第一电源端子8的第四电流源211和第五电流源212。第五开关201连接在第四电流源211和第二积分节点221之间，第六开关202连接在第五电流源212和第二积分节点221之间。第七开关203连接在第二积分节点221和第二电源端子9之间。第六电流源213连接到第二电源端子9。第八开关204连接在第二积分节点221和第六电流源213之间。第二电容器210连接在第二积分节点221和第二电源端子9之间。
第五开关201由第一时钟信号C1控制，第六开关202由第一测量信号D1控制，第七开关203由第二积分禁能信号E2控制，并且第八开关204由第二测量信号D2控制。在第二充电单元220内生成第二充电电流IREF2。第二充电电流IREF2用于对第二电容器210充电。第二电容器210两端的电压表示第二充电电流IREF2的积分。这个电压是第二积分器单元200的输出并将称为第二积分信号VC2。
第二积分器单元200的功能是在第一时钟信号C1的激活状态期间执行积分。积分系数旨在在第一测量信号D1的激活状态期间适于消除随后阶段所引起的传播延迟。在第二测量信号D2的激活状态期间，积分系数旨在进一步适于使得能够测量经历的传播延迟。第二积分器单元200旨在在第二积分禁能信号E2的激活状态期间保持空闲。
选择单元300包括第一开关单元310、第二开关单元320和比较器单元330。选择单元300交替将第一积分节点121和第二积分节点221连接到比较器单元330。在连接的积分器单元100、200上执行积分以生成信号，该信号在积分信号达到参考信号VREF时改变相关时钟信号的状态。
选择单元300采用第一积分节点121、第二积分节点221以及参考信号VREF作为输入。此外，第一开关状态信号F1和第二开关状态信号F2用于在任何给定的时刻控制选择单元300的状态。选择单元300提供以下输出：第一时钟生成信号G1、第二时钟生成信号G2、第一副本时钟生成信号H1、第二副本时钟生成信号H2、第一传播使能信号P1和第二传播使能信号P2。
图2是第一开关单元310的电路图，其中包括第一输入I1、第二输入I2、第三输入I3、第一输出O1、第二输出O2、第三输出O3和第四输出O4。该电路图包括开关单元315和传播使能信号生成电路318。
在图2所示的示例中，开关单元315包括第一输入I1和第一输出O1之间的第九开关311、第二输入I2和第一输出O2之间的第十开关312、第二输入I2和第二输出O2之间的第十一开关313，以及第三输入I3和第二输出O2之间的第十二开关314。第一开关单元310内的第一控制信号CTRL1和第二控制信号CTRL2控制开关单元315的开关操作。在图2所示的示例中，第一控制信号CTRL1控制第九开关311和第十一开关313，并且第二控制信号CTRL2控制第十开关312和第十二开关314。
在第一控制信号CTRL1的激活状态期间，第二控制信号CTRL2处于非激活状态，使得第九开关311和第十一开关313闭合，并且第十开关312和第十二开关314断开。因此，第一输入I1连接到第一输出O1，并且第二输入I2连接到第二输出O2。
在第二控制信号CTRL2的激活状态期间，第一控制信号CTRL1处于非激活状态，使得第十开关312和第十二开关314闭合，并且第九开关311和第十一开关313断开。因此，第二输入I2连接到第一输出O1，并且第三输入I3连接到第二输出O2。
传播使能信号生成电路318的功能是在相关积分节点位于与参考信号进行比较的区域中并且比较器的输出状态受影响时提供传播使能信号生成电路的输出的激活状态。然后该输出将实现所需信号的传播，否则屏蔽它们以保持信号的完整性。
传播使能信号生成电路318连接到第一输入I1、第二输入I2、第三输入I3、第三输出O3和第四输出O4。该电路将第一输入I1处的信号与第二输入I2处的信号进行比较，并将第二输入I2处的信号与第三输入I3处的信号进行比较。第一输入I1连接到第一积分节点121、第二输入I2连接到参考信号VREF，并且第三输入I3连接到第二积分节点221。
特别地，作为示例，传播使能信号生成电路318可以包括分压器316和比较器317。分压器316连接到第二输入I2和比较器317的反相输入(-)之间。第一输入I1和第三输入I3连接到比较器317的正相输入(+)。比较器317的输出分别连接到第三输出O3和第四输出O4。
分压器316以合适的比例因子k(0<k<1)调整参考电压VREF。得出的电压施加到比较器317的反相输入(-)。与第一输入I1处的电压的比较产生第三输出O3处的信号，并且与第三输入I3处的电压的比较产生第四输出O4处的另一信号。
因此，第一输出O1产生第一比较器单元输入信号J1，第二输出O2产生第二比较器单元输入信号J2，第三输出O3产生第一传播使能信号P1，并且第四输出O4产生第二传播使能信号P2。第一控制信号CTRL1和第二控制信号CTRL2分别对应于第一开关状态信号F1和第二开关状态信号F2。
比较器单元330包括第一比较器331和第二比较器332。第一比较器331和第二比较器332可选地设计为具有相同的结构和类似的电属性。第一比较器单元输入信号J1施加到第一比较器331的正相输入和第二比较器332的反相输入。第二比较器单元输入信号J2施加到第一比较器331的反相输入和第二比较器332的正相输入。因此，如果能够忽略比较器的输入处的适配电压和偏置电压的影响，则在第一比较器331和第二比较器332的输出处获得相反的相位。
第一比较器331和第二比较器332可以设计为使得从低到高的输出转变比从高到低的输出转变发生的更快。这还能够解释为比较器的输入处的系统偏置电压。这个特征的目的是在电路操作期间保持信号的完整性。
第一比较器单元输出信号K1和第二比较器单元输出信号K2将基本总是具有相反的相位。比较器330到第一开关310和第二开关320的连接实现为：在任何给定时刻，取决于开关单元310、320的状态，并由第一开关状态信号F1和第二开关状态信号F2的状态来确定，第一比较器311或第二比较器312中的一个用作原始比较器时，而另外一个则用作副本比较器。第一比较器和第二比较器的功能随着第一开关状态信号F1和第二开关状态信号F2的每次改变而交替。
原始比较器具有的功能在于追踪测量积分节点121、221之一上的电压并将其与参考信号VREF比较，从而生成时钟生成信号G1、G2之一。副本比较器旨在以一时移(timeshift)复制原始比较器的操作，从而以副本时钟生成信号H1、H2中的一个的形式提供传播延迟信息。
图3是第二开关单元320的电路图，该第二开关单元包括第四输入I1’、第五输入I2’、第五输出O1’、第六输出O2’、第七输出O3’、第八输出O4’。图3所示的示例中，包括位于第四输入I1’和第七输出O3’之间的第十三开关321、位于第二电源端子9和第七输出O3’之间的第十四开关322，位于第一电源端子8和第六输出O2’之间的第十五开关323，位于第四输入I1’和第六输出O2’之间的第十六开关324，位于第五输入I2’和第五输出O1’之间的第十七开关325，位于第一电源端子8和第五输出O1’之间的第十八开关326，位于第二电源端子9和第八输出O4’之间的第十九开关327，以及位于第五输入I2’和第八输出O4’之间的第二十开关328。
第二开关单元320内的第一控制信号CTRL1和第二控制信号CTRL2控制开关操作。在图3所示的示例中，第一控制信号CTRL1控制第十三开关321、第十五开关323、第十七开关325以及第十九开关327，并且第二控制信号CTRL2控制第十四开关322、第十六开关324、第十八开关326以及第二十开关328。
在第一控制信号CTRL1的激活状态期间，第二控制信号CTRL2处于非激活状态，使得第十三开关321、第十五开关323、第十七开关325和第十九开关327闭合，并且第十四开关322、第十六开关324、第十八开关326和第二十开关328断开。因此，第四输入I1’连接到第七输出O3’，第五输入I2’连接到第五输出O1’，第一电源端子8连接到第六输出O2’，并且第二电源端子9连接到第八输出O4’。
在第二控制信号CTRL2的激活状态期间，第一控制信号CTRL1处于非激活状态，使得第十四开关322、第十六开关324、第十八开关326和第二十开关328闭合，并且第十三开关321、第十五开关323、第十七开关325和第十九开关327断开。因此，第四输入I1’连接到第六输出O2’，第五输入I2’连接到第八输出O4’，第一电源端子连接到第五输出O1’，并且第二电源端子连接到第七输出O3’。
第一比较器单元输出信号K1施加到第二开关单元320的第四输入I1’，并且第二比较器单元输出信号K2施加到第二开关单元320的第五输入I2’。第五输出O1’产生第一时钟产生信号G1，第六输出O2’产生第二时钟生成信号G2，第七输出O3’产生第一副本时钟生成信号H1，并且第八输出O4’产生第二副本时钟生成信号H2。第一控制信号CTRL1和第二控制信号CTRL2分别对应于第一开关状态信号F1和第二开关状态信号F2。
逻辑单元400包括掩蔽单元410和时钟生成单元420。逻辑单元400采用第一时钟生成信号G1、第二时钟生成信号G2、第一副本时钟生成信号H1、第二副本时钟生成信号H2、第一传播使能信号P1和第二传播使能信号P2作为输入。逻辑单元400生成第一时钟信号C1、第二时钟信号C2、第一测量信号D1、第二测量信号D2、第一积分禁能信号E1、第二积分禁能信号E2、第一开关状态信号F1和第二开关状态信号F2作为输出。这些输出信号用作对上述第一积分器单元100、第二积分器单元200和选择单元300的反馈，由此控制电路振荡。
掩蔽单元410的功能是仅在相应传播使能信号P1、P2处于激活状态时才允许传播第一时钟生成信号G1、第二时钟生成信号G2、第一副本时钟生成信号H1和第二副本时钟生成信号H2。
时钟生成单元420采用第一置位信号S1、第二置位信号S2、第一副本置位信号R1和第二副本置位信号R2作为输入。时钟生成单元420生成第一时钟信号C1、第二时钟信号C2、第一测量信号D1、第二测量信号D2、第一积分禁能信号E1、第二积分禁能信号E2、第一开关状态信号F1和第二开关状态信号F2作为输出。
对于第一传播使能信号P1的激活状态期间，第一时钟生成信号G1作为第一置位信号S1传播，并且第一副本时钟生成信号H1作为第一副本置位信号R1传播。当第一传播信号P1处于非激活状态时，第一置位信号S1和第一副本置位信号R1设置为非激活状态。
对于第二传播使能信号P2的激活状态期间，第二时钟生成信号G2作为第二置位信号S2传播，并且第二副本时钟生成信号H2作为第二副本置位信号R2传播。当第二传播使能信号P2处于非激活状态时，第二置位信号S2和第二副本置位信号R2设置为非激活状态。
第一时钟信号C1和第二时钟信号C2分别由第一置位信号S1和第二置位信号S2的激活边缘确定。第一置位信号S1的激活边缘触发第一时钟信号C1改变为激活状态，这意味着第二时钟信号C2同时改变为非激活状态。相反，第二置位信号S2的激活边缘触发第二时钟信号C2改变为激活状态，这也意味着第一时钟信号C1同时改变为非激活状态。
仅在第一时钟信号C1和第一副本置位信号R1都处于非激活状态时，第一测量信号D1以非激活状态存在。类似地，仅在第二时钟信号C2和第二副本置位信号R2都处于激活状态时，第二测量信号D2以激活状态存在。
当且仅当第一时钟信号C1处于激活状态并且第一副本置位信号R1处于非激活状态时，第一积分禁能信号E1以激活状态存在。类似地，当且仅当第二时钟信号C2处于激活状态并且第二副本置位信号R2处于非激活状态时，第二积分禁能信号E2以激活状态存在。
第一开关状态信号F1和第二开关状态信号F2分别由第一积分禁能信号E1和第二积分禁能信号E2的激活边缘确定。第二积分禁能信号E2的激活边缘触发第一开关状态信号F1改变为激活状态，这也意味着第二开关状态信号F2同时改变为非激活状态。相反，积分禁能信号E1的激活边缘触发第二开关状态信号F2改变为激活状态，这也意味着第一开关状态信号F1同时改变为非激活状态。
在图1所示的示例中，掩蔽单元410包括第一或非门411、第二或非门412、第一与非门413、第二与非门414、第一反相器415和第二反相器416。第一或非门411具有第一时钟生成信号G1和第一反相器415的输出作为输入，并且在其输出处产生第一置位信号S1。第二或非门412具有第二时钟生成信号G2和第二反相器416的输出作为输入，并且在其输出处产生第二置位信号S2。第一与非门413具有第一传播使能信号P1和第一副本时钟生成信号H1作为输入，并且在其输出处产生第一副本置位信号R1。第二与非门414具有第二传播使能信号P2和第二副本时钟生成信号H2作为输入，并且在其输出处产生第二副本置位信号R2。第一反相器415具有第一传播使能信号P1作为输入，并且第二反相器416具有第二传播使能信号P2作为输入。
时钟生成单元420包括第三或非门421、第四或非门422、第一与门423、第二与门424、第一触发器425和第二触发器426。
第一触发器425具有第一置位信号S1和第二置位信号S2作为输入，并在其输出处产生第一时钟信号C1和第二时钟信号C2。第一触发器可以实现为诸如SR(置位-复位)触发器。第三或非门421具有第二时钟信号C2和第一副本置位信号R1作为输入，并且在其输出处产生第一测量信号D1。第四或非门422具有第一时钟信号C1和第二副本置位信号R2作为输入，并且在其输出处产生第一测量信号D2。第一与门423具有第一时钟信号C1和第一副本置位信号R1作为输入，并且在其输出处产生第一积分禁能信号E1。第二与门424具有第二时钟信号C2和第二副本置位信号R2作为输入，并且在其输出处产生第二积分禁能信号E2。第二触发器426具有第二积分禁能信号E2和第一积分禁能信号E1作为输入，并且在其输出处产生第一开关状态信号F1和第二开关状态信号F2。第二触发器也可以实现为诸如SR触发器。
在这个振荡电路中，数字信号的激活状态如下。第一时钟信号C1、第二时钟信号C2、第一测量信号D1、第二测量信号D2、第一传播禁能信号E1、第二传播禁能信号E2、第一开关状态信号F1、第二开关状态信号F2、第一副本时钟生成信号H1、第二副本时钟生成信号H2、第一传播使能信号P1、第二传播使能信号P2、第一置位信号S1和第二置位信号S2的激活状态处于高电平。第一时钟生成信号G1、第二时钟生成信号G2、第一副本置位信号R1和第二副本置位信号R2的激活状态处于低电平。
图4是随时间变化的电压图，其表示振荡电路操作期间存在的相关信号。在开始时间t0，假设第二时钟信号C2是高/激活的，并且第一时钟信号C1是低/非激活的。假设第一电容器110和第二电容器210放电，这意味着第一积分信号VC1和第二积分信号VC2等于零。这个开始条件能够由启动电路设置。比较器317将第一传播使能信号P1和第二传播使能信号P2设置为低/非激活的。由于第一时钟信号C1是低/非激活的并且第二时钟信号C2是高/激活的，其它信号根据逻辑单元400的功能来获取状态。
考虑到第一传播使能信号P1和第二传播使能信号P2的值，掩蔽单元410不能够传播第一时钟生成信号G1、第二时钟生成信号G2、第一副本时钟生成信号H1和第二副本时钟生成信号H2，并且这些信号的值与开始时间t0不相关。因此，第一置位信号S1和第二置位信号S2是低/非激活的，并且第一副本置位信号R1和第二副本置位信号R2是高/非激活的。因此，第一测量信号D1和第二测量信号D2是低/非激活的，第一积分禁能信号E1是低/非激活的，第二积分禁能信号E2是高/激活的，第一开关状态信号F1是高/激活的，并且第二开关状态信号F2是低/非激活的。
逻辑单元400的输出信号的状态确定第一积分器单元100、第二积分器单元200和选择单元300内的开关的状态。第一开关101闭合。第二开关102、第三开关103和第四开关104断开。第七开关203闭合。第五开关201、第六开关202和第八开关204断开。第九开关311和第十一开关313闭合。第十开关312和第十二开关314断开。第十三开关321、第十五开关323、第十七开关325和第十九开关327闭合。第十四开关322、第十六开关324、第十八开关326和第二十开关328断开。
根据开关的位置，第一电流源111是激活的，而第二电流源112和第三电流源113是非激活的。第一充电电流IREF1(现在对应于参考电流IREF)对第一电容器110充电。因此，第一积分信号VC1以等于IREF/C的压摆率线性地上升。同时，第四电流源211、第五电流源212和第六电流源213是非激活的，使得第二充电电流IREF2等于零。由于第七开关203是闭合的，第二积分节点221连接到参考电位，使得第二积分信号VC2等于零。
第一开关状态信号F1和第二开关状态信号F2确定选择单元300的状态。第一输入I1连接到第一开关单元310的第一输出O1，从而来自第一积分节点121的信号是第一比较器单元输入信号J1。第二输入I2连接到第一开关单元310的第二输出O2，使得参考信号VREF是第二比较器单元输入信号J2。第五输入I2’连接到第二开关单元320的第五输出O1’，使得第二比较器单元输出信号K2是第一时钟生成信号G1。第四输入I1’连接到第二开关单元320的第七输出O3’，使得第一比较器单元输出信号K1是第一副本时钟生成信号H1。第二时钟生成信号G2设置为高/非激活的，并且第二副本时钟生成信号H2设置为低/非激活的。因此，第二比较器332具有原始比较器的功能，而第一比较器331具有副本比较器的功能。直到第一开关状态信号F1和第二开关状态信号F2的下一次改变为止，一直是如此。
在第一时间t1，第一积分信号VC1变为等于k·VREF，在本示例中k为0.75。因此，第一传播使能信号P1变为高/激活的。其它信号的状态不变，并且每个开关保持在与之前相同的位置。从现在开始，掩蔽单元410允许第一时钟生成信号G1和第一副本时钟生成信号H1传播。第一积分信号VC1继续以与之前相同的压摆率IREF/C线性地上升。
在第二时间t2，第一积分信号VC1变为等于参考信号VREF。在第二时间t2附近，第一比较器331和第二比较器332的输出开始改变。由于第一比较器331和第二比较器332的受限制的内部电流必须对其内部电容充电或者使其放电，因此在两种情况下都将经历传播延迟。第一积分信号VC1继续以与之前相同的压摆率IREF/C线性地上升。
在第三时间t3，第一比较器单元输出信号K1从低到高改变其状态。这意味着第一时间t2和第三时间t3之间的时间差是第一比较器331从低到高转变的有效传播延迟。第一比较器单元输出信号K1在第二比较器单元输出信号K2之前已改变，因为第一比较器331和第二比较器332设计为使得从低到高的输出转变比从高到低的输出转变发生得更快。
由于第一比较器单元输出信号K1的改变，第一副本时钟生成信号H1从低/非激活的到高/激活的改变其状态，并且第一副本置位信号R1从高/非激活的到低/激活的改变其状态。其它信号的状态不变，并且每个开关保持在与之前相同的位置。
在第四时间t4，第二比较器单元输出信号K2从高到低进行改变。这意味着第二时间t2和第四时间t4之间的时间间隔是第二比较器332从高到低转变的有效传播延迟td2。由于第二比较器单元输出信号K2的改变，第一时钟生成信号G1从高/非激活的到低/激活的改变其状态，并且第一置位信号S1从低/非激活的到高/激活的改变其状态。由于第一置位信号S1的激活边缘，第一时钟信号C1变为高/激活的，第二时钟信号C2变为低/非激活的，第一测量信号D1变为高/激活的，并且第二积分禁能信号E2变为低/非激活的。逻辑单元400的其余输出不改变其状态。
由于逻辑单元400的输出的改变，第四开关104闭合，第一开关101断开，第五开关201和第六开关202闭合，并且第七开关203断开。因此，第三电流源113是激活的，并且第一电流源111和第二电流源112是非激活的。因此，第一充电电流IREF1(现在对应于参考电流IREF)使第一电容器110放电，使得第一积分信号VC1以等于IREF/C的压摆率线性地下降。
第四电流源211和第五电流源212是激活的，而第六电流源213是非激活的。因为第七开关203不再闭合，所以第二积分节点221不再连接到参考电位。因此，第二充电电流IREF2(现在对应于参考电流IREF的1.5倍)使第二电容器210充电，使得第二积分信号VC2以等于1.5·IREF/C的压摆率线性地上升。
在第五时间t5，第一积分信号VC1再次变为等于参考信号VREF。在第五时间t5的状态和在第二时间t2的状态之间的唯一不同是第一积分信号VC1现在具有负斜率。因为第一比较器331和第二比较器332的输入端子以相反的相位连接，所以压摆率的绝对值相等，第一比较器331在第五时间t5附近与第二比较器332在第二时间t2附近进入相同的阶段。其它信号的状态不变，并且每个开关保持在与之前相同的位置。第一积分信号VC1继续以等于IREF/C的压摆率线性地下降。
因此，一个比较器用于设置振荡电路的新状态，而其它比较器用于向后复制传播延迟。比较器作为原始比较器和副本比较器的功能交替变化。
在第六时间t6，第二比较器单元输出信号K2从低到高改变其状态。这意味着第五时间t5和第六时间t6之间的时间差是第二比较器332从低到高转变的有效传播延迟。由于第二比较器单元输出信号K2的改变，第一时钟生成信号G1从低/激活的到高/非激活的改变其状态，并且第一置位信号S1从高/激活的到低/非激活的改变其状态。这对振荡器电路的其余部分没有影响，所有其它信号和开关都保持在与之前相同的状态。
在第七时间t7，第一比较器单元输出信号K1从高到低改变其状态。这意味着从第五时间t5到第七时间t7的时间间隔是第一比较器331从高到低转变的有效传播延迟td1。由于第一比较器单元输出信号K1的改变，第一副本时钟生成信号H1从高/激活的到低/非激活的改变其状态，并且第一副本置位信号R1从低/激活的到高/非激活的改变其状态。
由于第一副本置位信号R1的改变，第一测量信号D1变为低/非激活的，并且第一积分禁能信号E1变为高/激活的。由于第一积分禁能信号E1的激活边缘，第一开关状态信号F1变为低/非激活的，而第二开关状态信号F2变为高/激活的。第十三开关321、第十五开关323、第十七开关325和第十九开关327断开，并且第十四开关322、第十六开关324、第十八开关326和第二十开关328闭合。
第二输入I2连接到第一开关单元310的第一输出O1，使得参考信号VREF是第一比较器单元输入信号J1。第三输入I3连接到第一开关单元310的第二输出O2，使得来自第二积分节点221的信号是第二比较器单元输入信号J2。第四输入I1’连接到第二开关单元320的第六输出O2’，使得第一比较器单元输出信号K1是第二时钟生成信号G2。第五输入I2’连接到第二开关单元320的第八输出O4’，使得第二比较器单元输出信号K2是第二副本时钟生成信号H2。第一时钟生成信号G1设置为高/非激活的，并且第一副本时钟生成信号H1设置为低/非激活的。因此，第一比较器331具有原始比较器的功能，而第二比较器332具有副本比较器的功能。直到第一开关状态信号F1和第二开关状态信号F2的下一次改变为止，一直如此。
因为第一比较器单元输入信号J1和第二比较器单元输入信号J2在第七时间t7之前和在第七时间t7之后的时刻是处于相反的关系，所以第一比较器单元输出信号K1转变为高，并且第二比较器单元输出信号K2转变为低。尽管持续时间很短，这些转变形成第二时钟生成信号G2和第二副本时钟生成信号H2上的毛刺(glitch)。然而，因为第二传播使能信号P2仍设置为低/非激活的，因此第二时钟生成信号G2和第二副本时钟生成信号H2不受影响，并且毛刺不能够进一步传播。掩蔽单元410消除第一时钟生成信号G1、第二时钟生成信号G2、第一副本时钟生成信号H1和第二副本时钟生成信号H2的由于切换出现的不期望的毛刺。
由于逻辑单元400的输出的改变，第三开关103闭合，并且第四开关104和第六开关断开。由于开关状态，第一电流源111、第二电流源112和第三电流源113是非激活的，使得第一充电电流IREF1等于零。由于第三开关103闭合，第一积分节点121连接到第二电源端子，特别是地，使得第一积分信号VC1等于零。第四电流源211是激活的，而第五电流源212和第六电流源213是非激活的。因此，第二充电电流IREF2(现在对应于参考电流IREF)对第二电容器210充电，使得第二积分信号VC2继续以等于IREF/C的压摆率线性地上升。因为第一积分信号VC1变为零，第一传播使能信号P1将改变其状态到低/非激活状态，但是由于比较器317的影响会有一些传播延迟。这意味着从现在开始禁止第一时钟生成信号G1和第一副本时钟生成信号H1的传播。
在第八时间t8，第二积分信号VC2变为等于k·VREF，使得第二传播使能信号P2变为高/激活的。其它信号的状态不变，并且每个开关保持在与之前相同的位置。唯一不同的是掩蔽单元410从现在开始允许第二时钟生成信号G2和第二副本时钟生成信号H2的传播，并且第二积分信号VC2继续以等于IREF/C的压摆率增加。
在第九时间t9，第二积分信号VC2变为等于参考信号VREF。在第九时间t9附近，第一比较器331和第二比较器332的输出开始改变。然而，因为第一比较器331和第二比较器332的受限制的内部电流必须对其内部电容充电或者使其放电，所以在两种情况下都将经历传播延迟。第二积分信号VC2继续以压摆率IREF/C上升。
在第十时间t10，第二比较器单元输出信号K2从低到高改变其状态。这意味着从第九时间t9到第十时间t10的时间间隔是第二比较器332从低到高转变的有效传播延迟。由于第二比较器单元输出信号K2的改变，第二副本时钟生成信号H2从低/非激活的到高/激活的改变其状态，并且第二副本置位信号R2从高/非激活的到低/激活的改变其状态。其它信号的状态不变，并且每个开关保持在与之前相同的位置。
在第十一时间t11，第一比较器单元输出信号K1从高到低改变。这意味着第九时间t9和第十一时间t11之间的时间间隔是第一比较器331从高到低转变的有效传播延迟。因为第一比较器331在从第五时间t5到第七时间t7的时间间隔中经历相同的转变，第九时间t9和第十一时间t11之间的时间间隔等于第一比较器331的有效传播延迟td1。
由于第一比较器单元输出信号K1的改变，第二时钟生成信号G2从高/非激活的到低/激活的改变其状态，并且第二置位信号S2从低/非激活的变成高/激活的。第二置位信号S2的激活边缘触发第一时钟信号C1从高/激活的变成低/非激活的，以及第二时钟信号C2从低/非激活的变成高/激活的。
因此，在从第四时间t4到第十一时间t11的时间间隔中执行一半周期。由于振荡电路的对称性，振荡电路在从第十一时间t11到第十六时间t16的时间间隔中的操作与从第四时间t4到第十一时间t11的操作互补。从第四时间t4到第十八时间t18的时间间隔对应于一整个周期，其持续时间为周期T。
以下参考图5和图6解释传播延迟的测量以及因此第一测量信号D1和第二测量信号D2的生成。
图5示出随时间t变化的第一积分信号VC1和第一测量信号D1的图。第一测量信号D1在第一脉冲611期间是高的。
图5示出第一积分信号VC1在第二时间t2达到参考信号VREF。然后，第二比较器332经历第二传播延迟td2，直到第二比较器单元输出信号K2在第四时间t4改变其状态。在第四时间t4之后，第一积分信号VC1以如前的压摆率的相同绝对值减少，直到在第五时间t5，第一积分信号VC1再次达到参考信号VREF。因此，第二传播延迟td2等于从第四时间t4到第五时间t5的时间间隔。
在第五时间t5，第一比较器331进入与第二比较器332在第二时间t2进入的阶段类似的阶段。在第二时间t2和第四时间t4之间的时间间隔中的第二比较器单元输出信号K2对应于在第五时间t5和第七时间t7之间的时间间隔中的第一比较器单元输出信号K1。第一比较器331经历第一传播延迟td1，直到第一比较器单元输出信号K1在第七时间t7改变其状态。因此，第一传播延迟td1等于从第五时间t5到第七时间t7的时间间隔。
逻辑单元400确定第一测量信号D1。在所述示例中，第一脉冲611在第四时间t4开始并且持续到第七时间t7。第一脉冲611的持续时间等于第一传播延迟td1的持续时间和第二传播延迟td2的持续时间之和。在图5中的时间间隔，振荡器电路经历第二传播延迟td2，并且测量总的传播延迟td＝td1+td2作为第一脉冲611的持续时间。
图6示出随时间t变化的第二积分信号VC2和第二测量信号D2的图。第二测量信号D2在第二脉冲612期间是高的。
图6示出第二积分信号VC2在第九时间t9达到参考信号VREF。然后第一比较器331经历第一传播延迟td1，直到第一比较器单元输出信号K1在第十一时间t11改变其状态。在第十一时间t11之后，第二积分信号VC2以如前的压摆率的相同绝对值减少，直到在第十二时间t12，第二积分信号VC2再次达到参考信号VREF。因此，第一传播延迟td1等于从第十一时间t11到第十二时间t12的时间间隔。
在第十二时间t12，第二比较器332进入与第一比较器331在第九时间t9进入的阶段类似的阶段。在第九时间t9和第十一时间t11之间的时间间隔中的第一比较器单元输出信号K1对应于在第十二时间t12和第十四时间t14之间的时间间隔中的第二比较器单元输出信号K2。第二比较器332经历第二传播延迟td2，直到第二比较器单元输出信号K2在第十四时间t14改变其状态。因此，第二传播延迟td2等于从第十二时间t12到第十四时间t14的时间间隔。
第二脉冲612在第十一时间t11开始并且持续到第十四时间t14。第二脉冲612的持续时间等于第一传播延迟td1的持续时间和第二传播延迟td2的持续时间之和。在图6中的时间间隔中，振荡器电路经历第一传播延迟td1，并且测量总的传播延迟td＝td1+td2作为第二脉冲612的持续时间。
对比图5和图6所示，第九时间t9和第十四时间t14之间的第二积分信号VC2的波形类似于第二时间t2和第七时间t7之间的第一积分信号VC1的波形。因为第一比较器331和第二比较器332的功能被交换，所以观察到互补行为。
完整的传播延迟等于与第一比较器331相关联的第一传播延迟td1和与第二比较器332相关联的第二传播延迟td2之和。在周期T的第一半周期中以第一测量信号D1的形式并且再次在周期T的第二半周期中以第二测量信号D2的形式测量总的传播延迟td。从这个观察中清楚的看到，尽管比较器匹配得不好，但是总是精确地测量出总的传播延迟td。
由于所述延迟总是从在相关积分单元上的积分已结束并且其它积分单元上的积分已开始的时刻开始测量，因此这能够实时提供反馈，提高了积分单元上的积分速度，使得完全消除延迟对周期T的影响。
消除过程的准确性由第一电流源111、第二电流源112和第三电流源113彼此之间的匹配和第四电流源211、第五电流源212和第六电流源213彼此之间的匹配来决定。该匹配在期望的程度上通过适当地确定电流源的尺寸来实现。
图7是随时间变化的第一积分信号VC1和第二积分信号VC2的另一图。以下分析一个振荡周期的时间以便解释延迟消除过程。
第一线段621是表示第二积分信号VC2的线的一部分，并且在从第四时间t4到第七时间t7的时间间隔中延伸。这个时间间隔等于总的传播延迟td。在第四时间t4，第二积分信号VC2为零。第二积分信号VC2的压摆率等于1.5·IREF/C，在第七时间t7，第二积分信号VC2是1.5·td·IREF/C。第二线段622是表示第二积分信号VC2的线的一部分，并且在从第七时间t7到第九时间t9的时间间隔中延伸。第二线段622的持续时间等于电压差除以压摆率：
第三线段623是表示第二积分信号VC2的线的一部分，并且在从第九时间t9到第十一时间t11的时间间隔中延伸。这个时间间隔等于总的传播延迟td1。
第四线段624是表示第一积分信号VC1的线的一部分，并且在从第十一时间t11到第十四时间t14的时间间隔中延伸。在从第十一时间t11到第十八时间t18的时间间隔中，第一积分信号VC1类似于从第四时间t4到第十一时间t11的时间间隔中的第二积分信号VC2。因此，第四线段624的持续期间等于总的传播延迟td。第一积分信号VC1在第十一时间t11是零，并且在第十四时间t14等于1.5·td·IREF/C。
第五线段625是表示第一积分信号VC1的线的一部分，并且在从第十四时间t14到第十六时间t16的时间间隔中延伸。第五线段625的持续时间是：
第六线段626是表示第一积分信号VC1的线的一部分，并且在从第十六时间t16到第十八时间t18的时间间隔中延伸。这个时间间隔等于第二传播延迟td2。
对第四时间t4和第十八时间t18之间的所有时间间隔求和，得到周期T的下式：
如果等效电阻R被定义成R＝VREF/IREF，上式能够写成T＝2·C·R。
前述推导表明，比较器的传播延迟对振荡的周期T的影响被完全消除。为了进行该分析，已忽略逻辑门的传播延迟的影响。参考信号VREF的大小根据电流源和比较器的操作区域来确定。比例因子设置为使所需信号在从第二时间t2到第七时间t7的时间间隔期间以及从第九时间t9到第十四时间t14(加上边缘)的时间间隔期间传播，并且在其他情况下禁止该信号的传播。
与根据图8的振荡器电路比较，因为比较器单元330仅包括两个比较器，所以功率消耗和面积减少。此外，因为以使两个比较器的作用每半个周期交替互换的方式执行斩波，所以比较器失配的影响被完全消除。这允许减小比较器的尺寸，由此减小其输入电容而不会不利地影响准确性。此外，输入电容的剩余影响能够通过斩波期间的充电再分配得到消除。
附图标记列表
8 第一电源端子 202 第六开关
9 第二电源端子 203 第七开关
100 第一积分器单元 204 第八开关
101 第一开关 210 第二电容
102 第二开关 211 第四电流源
103 第三开关 212 第五电流源
104 第四开关 213 第六电流源
110 第一电容 220 第二充电单元
111 第一电流源 221 第二积分节点
112 第二电流源 230 第二或非门
113 第三电流源 251 第三比较器
120 第一充电单元 252 第四比较器
121 第一积分节点 260 第二反相器
130 第一或非门 270 第二与门
151 第一比较器 300 选择单元
152 第二比较器 301 触发器
160 第一反相器 310 第一开关单元
170 第一与门 311 第九开关
200 第二积分器单元 312 第十开关
201 第五开关 313 第十一开关
314 第十二开关 415 第一反相器
315 开关单元 416 第二反相器
316 分压器 420 时钟生成单元
317 比较器 421 第三或非门
318 传播使能信号生成电路 422 第四或非门
320 第二开关单元 423 第一与门
321 第十三开关 424 第二与门
322 第十四开关 425 第一触发器
323 第十五开关 426 第二触发器
324 第十六开关 611 第一脉冲
325 第十七开关 612 第二脉冲
326 第十八开关 621 第一线段
327 第十九开关 622 第二线段
328 第二十开关 623 第三线段
330 比较器单元 624 第四线段
331 第一比较器 625 第五线段
332 第二比较器 626 第六线段
400 逻辑单元 A1 第一比较器信号
410 遮蔽单元 A2 第二比较器信号
411 第一或非门 B1 第三比较器信号
412 第二或非门 B2 第四比较器信号
413 第一与非门 C1 第一时钟信号
414 第二与非门 C2 第二时钟信号
CLK1 时钟信号 J2 第二比较器单元输入信号
CLK2 反相时钟信号 K1 第一比较器单元输出信号
CTRL1 第一控制信号 K2 第二比较器单元输出信号
CTRL2 第二控制信号 O1 第一输出
D1 第一测量信号 O2 第二输出
D2 第二测量信号 O3 第三输出
El 第一积分禁能信号 O4 第四输出
E2 第二积分禁能信号 O1’ 第五输出
F1 第一开关状态信号 O2’ 第六输出
F2 第二开关状态信号 O3’ 第七输出
G1 第一时钟生成信号 O4’ 第八输出
G2 第二时钟生成信号 P1 第一传播使能信号
H1 第一副本时钟生成信号 P2 第二传播使能信号
H2 第二副本时钟生成信号 R1 第一副本置位信号
I1 第一输入 R2 第二副本置位信号
I2 第二输入 S1 第一置位信号
I3 第三输入 S2 第二置位信号
I1’ 第四个输入 t 时间
I2’ 第五输入 T 周期
IREF 参考电流 t0 开始时间
IREF1 第一充电电流 tl 第一时间
IREF2 第二充电电流 tl 第一时间
Jl 第一比较器单元输入信号 t1’ 延迟的第一时间
t2 第二时间 t8 第八时间
t2 第二时间 t9 第九时间
t2’ 延迟的第二时间 ……
t3 第三时间 t18 第十八时间
t3 第三时间 td 延迟
t3’ 延迟的第三时间 td 延迟
t4 第四时间 tdl 第一传播延迟
t4 第四时间 td2 第二传播延迟
t5 第五时间 tx 偏置时间
t5 第五时间 VC1 第一积分信号
t6 第六时间 VC2 第二积分信号
t6 第六时间 VDD 电源电压
t7 第七时间 VOFF 偏置电压
t7 第七时间 VREF 参考信号
t8 第八时间 VTHR 阈值电压。

Claims (9)

1.一种振荡器电路，包括：
-具有第一电容器(110)的第一积分器单元(100)，所述第一电容器设置为在第一积分节点(121)处充电；以及具有第二电容器(210)的第二积分器单元(200)，所述第二电容器设置为在第二积分节点(221)处充电，每个积分器单元(100、200)包括可切换的电流源(111、112、113、211、212、213)，
-比较器单元(330)，其布置在第一开关单元(310)和第二开关单元(320)之间，所述第一开关单元(310)具有连接到第一积分节点(121)的第一输入(I1)、连接到参考信号(VREF)的第二输入(I2)和连接到第二积分节点(221)的第三输入(I3)，所述比较器单元(330)设置为将第一输入(I1)处的信号或第三输入(I3)处的信号与参考信号(VREF)比较，以及
-逻辑单元(400)，其与第二开关单元(320)连接，并且设置成提供用于控制第一积分器单元(100)、第二积分器单元(200)、第一开关单元(310)和第二开关单元(320)的信号(C1、C2、D1、D2、E1、E2、F1、F2)，所述信号(C1、C2、D1、D2、E1、E2、F1、F2)通过交替激活第一积分器单元(100)和第二积分器单元(200)来生成周期性操作，
其中，所述振荡器电路还包括：
-对应于第一电容器(110)的充电的第一积分信号(VC1)，对应于第二电容器(210)的充电的第二积分信号(VC2)，以及
-所述周期性操作的周期(T)，每个周期(T)的持续时间等于执行以下所用的时间：
-以第一压摆率对第一电容器(110)充电，而第二积分信号(VC2)为零，直到第一积分信号(VC1)超过参考信号(VREF)一预定值，
-然后以第一压摆率使第一电容器(110)放电，而以大于第一压摆率的第二压摆率对第二电容器(210)充电，直到第一积分信号(VC1)已下降至比参考信号(VREF)低另一预定值，
-然后以第一压摆率对第二电容器(210)充电，而第一积分信号(VC1)为零，直到第二积分信号(VC2)超过参考信号(VREF)所述一预定值，以及
-然后以第一压摆率使第二电容器(210)放电，而以第二压摆率对第一电容器(110)充电，直到第二积分信号(VC2)已下降至比参考信号(VREF)低所述另一预定值。
2.根据权利要求1所述的振荡器电路，还包括：
用于电源电压(VDD)的第一电源端子(8)和用于参考电位的第二电源端子(9)，
第一积分器单元(100)的第一开关(101)、第二开关(102)、第三开关(103)和第四开关(104)，
第二积分器单元(200)的第五开关(201)、第六开关(202)、第七开关(203)和第八开关(204)，
连接在第一电源端子(8)和第一开关(101)之间的第一电流源(111)，
连接在第一电源端子(8)和第二开关(102)之间的第二电流源(112)，
连接在第二电源端子(9)和第四开关(104)之间的第三电流源(113)，
第一开关(101)连接在第一电流源(111)和第一积分节点(121)之间，
第二开关(102)连接在第二电流源(112)和第一积分节点(121)之间，
第三开关(103)连接在第二电源端子(9)和第一积分节点(121)之间，
第四开关(104)连接在第三电流源(113)和第一积分节点(121)之间，
连接在第一电源端子(8)和第五开关(201)之间的第四电流源(211)，
连接在第一电源端子(8)和第六开关(202)之间的第五电流源(212)，
连接在第二电源端子(9)和第八开关(204)之间的第六电流源(213)，
第五开关(201)连接在第四电流源(211)和第二积分节点(221)之间，
第六开关(202)连接在第五电流源(212)和第二积分节点(221)之间，
第七开关(203)连接在第二电源端子(9)和第二积分节点(221)之间，并且
第八开关(204)连接在第六电流源(213)和第二积分节点(221)之间。
3.根据权利要求2所述的振荡器电路，还包括：
第一开关单元(310)的第一输出(O1)和第二输出(O2)，
第一输入(I1)和第一输出(O1)之间的第九开关(311)，
第二输入(I2)和第一输出(O1)之间的第十开关(312)，
第二输入(I2)和第二输出(O2)之间的第十一开关(313)，以及
第三输入(I3)和第二输出(O2)之间的第十二开关(314)，
第九开关(311)和第十一开关(313)同时断开和闭合，并且第十开关(312)和第十二开关(314)同时断开和闭合。
4.根据权利要求3所述的振荡器电路，还包括：
第一开关单元(310)的第三输出(O3)和第四输出(O4)，以及
连接到第一输入(I1)、第二输入(I2)、第三输入(I3)、第三输出(O3)和第四输出(O4)的传播使能信号生成电路(318)，所述传播使能信号生成电路(318)将第二输入(I2)处的参考信号(VREF)与第一输入(I1)处的信号和第三输入(I3)处的信号比较。
5.根据权利要求3所述的振荡器电路，还包括：
比较器单元(330)的第一比较器(331)和第二比较器(332)，
第一开关单元(310)的第一输出(O1)连接到第一比较器(331)的正相输入和第二比较器(332)的反相输入，
并且第一开关单元(310)的第二输出(O2)连接到第一比较器(331)的反相输入和第二比较器(332)的正相输入。
6.根据权利要求5所述的振荡器电路，还包括：
第二开关单元(320)处的第四输入(I1’)和第五输入(I2’)，第四输入(I1’)连接到第一比较器(331)的输出并且第五输入(I2’)连接到第二比较器(332)的输出，
第二开关单元(320)处的第五输出(O1’)、第六输出(O2’)、第七输出(O3’)和第八输出(O4’)，
第四输入(I1’)和第七输出(O3’)之间的第十三开关(321)，
第二电源端子和第七输出(O3’)之间的第十四开关(322)，
第一电源端子和第六输出(O2’)之间的第十五开关(323)，
第四输入(I1’)和第六输出(O2’)之间的第十六开关(324)，
第五输入(I2’)和第五输出(O1’)之间的第十七开关(325)，
第一电源端子和第五输出(O1’)之间的第十八开关(326)，
第二电源端子和第八输出(O4’)之间的第十九开关(327)，以及
第五输入(I2’)和第八输出(O4’)之间的第二十开关(328)，
第十三开关(321)、第十五开关(323)、第十七开关(325)和第十九开关(327)同时断开和闭合，并且第十四开关(322)、第十六开关(324)、第十八开关(326)和第二十开关(328)同时断开和闭合。
7.根据权利要求1或2所述的振荡器电路，还包括：
逻辑单元(400)的第一或非门(411)、第二或非门(412)、第一与非门(413)和第二与非门(414)，
第一或非门(411)连接到第二开关单元(320)并且经由第一反相器(415)连接到第一开关单元(310)，
第二或非门(412)连接到第二开关单元(320)并且经由第二反相器(416)连接到第一开关单元(310)，并且
第一与非门(413)和第二与非门(414)连接到第一开关单元(310)和第二开关单元(320)。
8.根据权利要求7所述的振荡器电路，还包括：
逻辑单元(400)的第三或非门(421)、第四或非门(422)、第一与门(423)、第二与门(424)、第一触发器(425)和第二触发器(426)，第一触发器(425)的输入连接到第一或非门(411)和第二或非门(412)的输出，
第一触发器(425)的一个输出连接到第四或非门(422)和第一与门(423)的输入，第一触发器(425)的另一输出连接到第三或非门(421)和第二与门(424)的输入，
第三或非门(421)的另一输入连接到第一与非门(413)的输出和第一与门(423)的另一输入，
第四或非门(422)的另一输入连接到第二与非门(414)的输出和第二与门(424)的另一输入，
第一与门(423)和第二与门(424)的输出连接到第二触发器(426)的输入，并且
第二触发器(426)的输出连接到第一开关单元(310)和第二开关单元(320)。
9.根据权利要求8所述的振荡器电路，其中
在第三或非门(421)、第四或非门(422)、第一与门(423)、第二与门(424)和第一触发器(425)的输出处提供有控制第一积分器单元(100)和第二积分器单元(200)的信号(C1、C2、D1、D2、E1、E2)，并且
在第二触发器(426)的输出处提供有控制第一开关单元(310)和第二开关单元(320)的信号(F1、F2)。
CN201880025686.6A 2017-04-18 2018-04-09 具有比较器延迟消除的振荡器电路 Active CN110785931B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17166860.1 2017-04-18
EP17166860.1A EP3393040A1 (en) 2017-04-18 2017-04-18 Oscillator circuit with comparator delay cancelation
PCT/EP2018/059033 WO2018192790A1 (en) 2017-04-18 2018-04-09 Oscillator circuit with comparator delay cancelation

Publications (2)

Publication Number Publication Date
CN110785931A CN110785931A (zh) 2020-02-11
CN110785931B true CN110785931B (zh) 2024-05-28

Family

ID=58632166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025686.6A Active CN110785931B (zh) 2017-04-18 2018-04-09 具有比较器延迟消除的振荡器电路

Country Status (5)

Country Link
US (1) US10833654B2 (zh)
EP (1) EP3393040A1 (zh)
CN (1) CN110785931B (zh)
TW (1) TWI658691B (zh)
WO (1) WO2018192790A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202013518D0 (en) 2020-08-28 2020-10-14 Ams Int Ag Oscillator circuit
US11581851B2 (en) * 2021-05-07 2023-02-14 Mediatek Inc. Relaxation oscillator that samples voltage difference between voltages generated by resistor-capacitor charging and discharging for controlling output clock frequency of controllable oscillator and associated relaxation oscillation method
CN115987218B (zh) * 2022-12-21 2024-06-07 苏州泽声微电子有限公司 振荡器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604471A (zh) * 2003-10-03 2005-04-06 恩益禧电子股份有限公司 振荡器电路和包括该振荡器电路的集成电路
US7474163B1 (en) * 2007-05-30 2009-01-06 Sensor Platforms, Inc. System and method for oscillator noise cancellation
JP2014075744A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 発振回路
JP2015211300A (ja) * 2014-04-25 2015-11-24 日立オートモティブシステムズ株式会社 発振回路
CN106062655A (zh) * 2014-01-27 2016-10-26 德州仪器公司 具有低漂移及本机偏移消除的改进的弛张振荡器
CN106464235A (zh) * 2014-05-29 2017-02-22 高通股份有限公司 基于无延迟比较器的rc振荡器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020792A (en) * 1998-03-19 2000-02-01 Microchip Technology Inc. Precision relaxation oscillator integrated circuit with temperature compensation
US8269567B2 (en) * 2009-05-07 2012-09-18 Qualcomm Incorporated Flicker noise cancellation in oscillators
DE102009031144B4 (de) * 2009-06-30 2013-08-01 Austriamicrosystems Ag Oszillatorschaltung und Verfahren zum Erzeugen eines Taktsignals
WO2012099793A1 (en) * 2011-01-19 2012-07-26 Marvell World Trade, Ltd. Precision oscillator with temperature compensation
EP2696500B1 (en) * 2012-08-09 2019-04-24 ams AG Oscillator circuit and method for generating an oscillator signal
US9507373B2 (en) * 2013-07-04 2016-11-29 Freescale Semiconductor, Inc. Oscillator circuit and method of generating a clock signal
JP6552908B2 (ja) * 2015-08-07 2019-07-31 株式会社東芝 発振器
EP3316482A1 (en) 2016-10-28 2018-05-02 ams AG Oscillator circuit and method for generating a clock signal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604471A (zh) * 2003-10-03 2005-04-06 恩益禧电子股份有限公司 振荡器电路和包括该振荡器电路的集成电路
US7474163B1 (en) * 2007-05-30 2009-01-06 Sensor Platforms, Inc. System and method for oscillator noise cancellation
JP2014075744A (ja) * 2012-10-05 2014-04-24 Renesas Electronics Corp 発振回路
CN106062655A (zh) * 2014-01-27 2016-10-26 德州仪器公司 具有低漂移及本机偏移消除的改进的弛张振荡器
JP2015211300A (ja) * 2014-04-25 2015-11-24 日立オートモティブシステムズ株式会社 発振回路
CN106464235A (zh) * 2014-05-29 2017-02-22 高通股份有限公司 基于无延迟比较器的rc振荡器

Also Published As

Publication number Publication date
US10833654B2 (en) 2020-11-10
CN110785931A (zh) 2020-02-11
EP3393040A1 (en) 2018-10-24
TWI658691B (zh) 2019-05-01
WO2018192790A1 (en) 2018-10-25
US20200119720A1 (en) 2020-04-16
TW201840125A (zh) 2018-11-01

Similar Documents

Publication Publication Date Title
CN109845106B (zh) 用于产生时钟信号的振荡器电路和方法
US8350631B1 (en) Relaxation oscillator with low power consumption
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
US8884676B2 (en) Clock generator with duty cycle control and method
US10236901B1 (en) Circuit for and method of implementing asynchronous clock generation
KR20130063919A (ko) 고속 광대역 주파수 비교 장치
US8030976B2 (en) Triangle wave generating circuit
EP3167548A1 (en) Relaxation oscillator with current and voltage offset cancellation
WO2012099793A1 (en) Precision oscillator with temperature compensation
US8786375B2 (en) Runtime compensated oscillator
CN112929009B (zh) 一种rc张弛振荡器
KR20100083738A (ko) 지연 회로
EP1117180B1 (en) Precision-controlled duty cycle clock circuit
KR20160038828A (ko) 발진 회로
US10498352B1 (en) Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference
CN103516353A (zh) 产生时钟信号的方法
US9973081B1 (en) Low-power low-duty-cycle switched-capacitor voltage divider
CN105703712B (zh) 高精度的rc振荡器
CN112994659A (zh) 弛豫振荡器和控制弛豫振荡器的方法
KR101558880B1 (ko) 이완 발진기
CN110266290A (zh) 一种振荡器
US11689157B2 (en) Low power relaxation oscillator circuit
KR101094765B1 (ko) 파형 생성 회로
Slavenas Performance Comparison of Two Digital to Time Converter Cells
WO2023174647A1 (en) Oscillator circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant