KR20160038828A - 발진 회로 - Google Patents

발진 회로 Download PDF

Info

Publication number
KR20160038828A
KR20160038828A KR1020150136946A KR20150136946A KR20160038828A KR 20160038828 A KR20160038828 A KR 20160038828A KR 1020150136946 A KR1020150136946 A KR 1020150136946A KR 20150136946 A KR20150136946 A KR 20150136946A KR 20160038828 A KR20160038828 A KR 20160038828A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
reference voltage
node
constant current
Prior art date
Application number
KR1020150136946A
Other languages
English (en)
Inventor
미노루 사노
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20160038828A publication Critical patent/KR20160038828A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Electronic Switches (AREA)

Abstract

(과제) 저소비 전류이면서, 저점유 면적 및 발진 주파수의 정밀도가 양호한 CR 발진 회로를 제공하는 것이다.
(해결 수단) 기준 전압을 전환하여 출력하는 기준 전압 회로와, 용량을 충전하는 제 1 정전류원과, 용량을 방전하는 제 2 정전류원과, 기준 전압 회로와 용량의 전압을 비교하는 전압 비교기와, 논리 회로를 구비하고, 전압 비교기의 출력 신호에 따라 논리 회로가 기준 전압 회로와 정전류원을 동시에 전환하는 구성으로 하였다.

Description

발진 회로{OSCILLATOR CIRCUIT}
본 발명은 전류 제어형 CR 발진 회로에 관한 것으로, 보다 상세하게는 저소비 전류이면서 저점유 면적의 CR 발진 회로에 관한 것이다.
전자 기기 내에서 사용되는 발진 회로로서, 반도체 집적 회로와 수정 진동자를 조합한 수정 발진 회로가 이전부터 사용되고 있다. 수정 발진 회로는, 반도체 집적 회로 혹은 수정 진동자의 근처에 기생 용량이 존재하면, 발진 주파수가 설정값에서 벗어나는 경우가 있었다.
그런데, 요즈음 전자 기기의 소형화 요구에 따라 전자 부품의 고밀도 실장화가 증가하고 있기 때문에, 반도체 집적 회로 혹은 수정 진동자의 근처에 존재하는 기생 용량은 커지는 경향이 있다. 그래서, 집적 회로의 실장 상태에 의존하지 않는 발진 회로로서, 종래부터 CR 발진 회로가 알려져 있다.
도 6 은, 종래의 CR 발진 회로를 나타내는 회로도이다.
종래의 CR 발진 회로는, 전압 비교기 (X1, X2) 와, 기준 전압 회로 (VH, VL) 와, 정전류원 (I1, I2) 과, 스위치 (S1, S2) 와, 용량 (C) 을 구비하고 있다.
종래의 CR 발진 회로는, 전압 비교기 (X1, X2) 에 의해 정전류원 (I1, I2) 과 용량 (C) 으로 이루어지는 삼각파 전압을 기준 전압 (VH 및 VL) 과 비교함으로써, 기준 전압 (VH 와 VL) 을 상하의 피크 전압으로 발진하는 CR 발진 회로를 구성하고 있다.
일본 공개특허공보 2003-332889호
종래의 CR 발진 회로는 전압 비교기가 2 개 있음으로써, 소비 전류의 증가와 점유 면적의 증대라는 과제가 있었다.
또, 전압 비교기에는 항상 오프셋 전압이 발생하므로, 설정한 기준 전압과 상이한 전압으로 삼각파 전압을 비교해 버려, 발진 주파수의 오차가 되었다. 또한, 2 개의 전압 비교기의 오프셋 전압은 항상 일정한 전압값이 되지 않기 때문에, 발진 주파수의 오차를 예측하는 것도 곤란하였다.
일반적으로, 전압 비교기는 MOS 트랜지스터를 차동쌍 구성으로 한 회로가 주로 사용된다. 여기서, 전압 비교기의 오프셋 전압을 고려해본다. 오프셋 전압은, 대체로 차동쌍 구성을 형성하는 MOS 트랜지스터의 임계값 전압이 어긋남으로써 발생한다. 차동쌍 구성의 MOS 트랜지스터의 임계값 전압을 각각 VTH1, VTH2 로 하면, 그들 임계값 전압의 차분 ΔVTH 는 일반적으로 식 1 로 나타내어진다.
Figure pat00001
(1)
식 1 로부터 임계값 전압의 차분 ΔVTH 를 작게 하고자 하면, MOS 트랜지스터의 면적을 크게 하는 것이 간편한 방법이다. 그런데, 산화막 두께 tox 는 제조 조건에 따라 변동되기 때문에, 트랜지스터 면적을 크게 한 것만으로는, 임계값 전압의 차분 ΔVTH 는 작아지지만, 일정값으로 유지할 수는 없다. 뿐만 아니라 큰 트랜지스터 면적을 가짐으로써, 삼각파 전압 생성용의 용량과 비교하여 MOS 트랜지스터의 게이트 용량이 커져, 결과적으로 발진 주파수의 오차 요인이 될 가능성이 있다.
본 발명은 상기 과제를 감안하여, 저소비 전류, 저점유 면적 및 발진 주파수의 정밀도가 양호한 CR 발진 회로를 제공하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 CR 발진 회로는 이하와 같은 구성으로 하였다.
기준 전압을 전환하여 출력하는 기준 전압 회로와, 용량을 충전하는 제 1 정전류원과, 용량을 방전하는 제 2 정전류원과, 기준 전압 회로와 용량의 전압을 비교하는 전압 비교기와, 논리 회로를 구비하고, 전압 비교기의 출력 신호에 따라 논리 회로가 기준 전압 회로와 정전류원을 동시에 전환하는 것을 특징으로 한 CR 발진 회로.
기준 전압에 오프셋 전압을 가산, 혹은 감산한 전압이 전압 비교기의 기준 전압이 된다. 여기서, 기준 전압 (VH, VL) 을 전압 비교기의 출력 전압으로 전환하는 회로 구성이기 때문에, 전압 비교기의 오프셋 전압에 의해 발진 주파수가 어긋나는 일은 없다. 또, 전압 비교기가 1 개이므로 소비 전류와 CR 발진 회로의 점유 면적을 작게 할 수 있다.
도 1 은, 제 1 실시형태의 CR 발진 회로를 나타내는 회로도이다.
도 2 는, 제 1 실시형태의 CR 발진 회로의 동작 파형이다.
도 3 은, 제 1 실시형태의 CR 발진 회로에서 전압 비교기에 오프셋 전압이 발생했을 때의 동작 파형이다.
도 4 는, 제 2 실시형태의 CR 발진 회로를 나타내는 회로도이다.
도 5 는, 제 2 실시형태의 CR 발진 회로의 동작 파형이다.
도 6 은, 종래의 CR 발진 회로를 나타내는 회로도이다.
<제 1 실시형태>
도 1 은, 제 1 실시형태의 CR 발진 회로의 회로도이다.
제 1 실시형태의 CR 발진 회로는, 정전류원 (20, 21) 과, 콘덴서 (40) 와, 기준 전압 회로 (30, 31) 와, 전압 비교기 (50) 와, 인버터 (60, 61, 62) 와, NAND 회로 (70) 와, 스위치 (10, 11, 12, 13, 14, 15) 를 구비하고 있다. 기준 전압 회로 (30) 는 기준 전압 (VH) 을 출력한다. 기준 전압 회로 (31) 는 기준 전압 (VL) 을 출력한다. 기준 전압은, 기준 전압 (VH) ＞ 기준 전압 (VL) 의 관계에 있다.
제 1 실시형태의 CR 발진 회로의 접속에 대해 설명한다.
전원 단자와 접지 단자 사이에, 정전류원 (20), 스위치 (10), 스위치 (11), 정전류원 (21) 이 직렬로 접속된다. 스위치 (10) 와 스위치 (11) 의 접속점을 노드 (SLOPE) 로 한다. 기준 전압 회로 (30) 는 스위치 (12) 를 통해 노드 (VREF) 에 접속되고, 기준 전압 회로 (31) 는 스위치 (13) 를 통해 노드 (VREF) 에 접속된다. 전압 비교기 (50) 는, 비반전 입력 단자가 노드 (SLOPE) 에 접속되고, 반전 입력 단자가 노드 (VREF) 에 접속되고, 출력 단자는 노드 (OSCOUT) 에 접속된다. 병렬로 접속된 콘덴서 (40) 와 스위치 (14) 는, 노드 (SLOPE) 와 접지 단자 사이에 접속된다. 스위치 (15) 는, 노드 (OSCOUT) 와 접지 단자 사이에 접속된다. 인버터 (60) 는, 입력 단자가 노드 (OSCOUT) 에 접속되고, 출력 단자가 NADN 회로 (70) 의 일방의 입력 단자에 접속된다. NAND 회로 (70) 는, 타방의 입력 단자가 EN 단자에 접속되고, 출력 단자가 인버터 (61) 의 입력 단자에 접속된다. 인버터 (62) 는 입력 단자가 EN 단자에 접속된다. 인버터 (61) 의 출력 단자는 노드 (SW) 이고, 인버터 (62) 의 출력 단자는 노드 (ENX) 이고, NAND 회로 (70) 의 출력 단자는 노드 (SWX) 이다.
스위치 (10) 와 스위치 (12) 의 선택 단자는 노드 (SW) 에 접속된다. 스위치 (11) 와 스위치 (13) 의 선택 단자는 노드 (SWX) 에 접속된다. 스위치 (14) 와 스위치 (15) 의 선택 단자는 노드 (ENX) 에 접속된다. 스위치 (10 ∼ 15) 는, 예를 들어, 선택 단자가 HIGH 가 되면 온으로 된다.
다음으로, 제 1 실시형태의 CR 발진 회로의 동작에 대해 설명한다. 도 2 는 제 1 실시형태의 CR 발진 회로의 동작 파형이다.
[시각 T0 으로부터 시각 T1]
EN 단자는 LOW (노드 (ENX) 는 HIGH) 이고, 스위치 (14, 15) 는 온으로 되어 있으므로, 노드 (SLOPE) 와 노드 (OSCOUT) 는 LOW 에 있다.
인버터 (60) 는, 입력 단자가 LOW 이므로, 출력 단자는 HIGH 이다. NAND 회로 (70) 는, EN 단자가 LOW 이므로, 출력 단자 (노드 (SWX)) 는 HIGH 이고, 스위치 (11, 13) 는 온으로 되어 있다. 스위치 (13) 가 온으로 되어 있으므로, 노드 (VREF) 의 전압은 기준 전압 (VL) 이다. 전압 비교기 (50) 는, 비반전 입력 단자가 LOW 이고, 반전 입력 단자가 기준 전압 (VL) 이므로, 노드 (OSCOUT) 는 LOW 이다.
[시각 T1 로부터 시각 T2]
시각 T1 에서 EN 단자가 HIGH (노드 (ENX) 는 LOW) 가 되면, 스위치 (14, 15) 는 오프로 되어, CR 발진 회로는 동작을 개시한다. 이 때, 노드 (SLOPE) 의 전압은 아직 낮으므로, 전압 비교기 (50) 의 출력 단자는 LOW 이다. 여기서, NAND 회로 (70) 는, 입력 단자가 양방 모두 HIGH 이므로, 출력 단자 (노드 (SWX)) 는 LOW 가 된다. 따라서, 스위치 (11, 13) 는 오프로 되고, 스위치 (10, 12) 가 온으로 된다. 스위치 (10) 가 온으로 되고 스위치 (11) 가 오프로 되므로, 정전류원 (20) 이 콘덴서 (40) 에 충전을 개시한다. 또, 스위치 (13) 가 오프로 되고, 스위치 (12) 가 온으로 되므로, 노드 (VREF) 의 전압은 기준 전압 (VH) 이 된다.
그리고, 정전류원 (20) 이 콘덴서 (40) 를 충전함으로써, 노드 (SLOPE) 의 전압은 LOW 로부터 시간과 함께 상승된다. 여기서, 정전류원 (20) 이 콘덴서 (40) 를 충전하는 시간은, 노드 (SLOPE) 의 전압이 노드 (VREF) 의 전압 (VH) 이 될 때까지이다. 노드 (SLOPE) 의 전압을 구하면,
VSLOPE(T2 - T1) = (ICHG/C) × (T2 - T1) (2)
이고, 이 전압이 기준 전압 (VH) 과 동등하므로,
VH = (ICHG/C) × (T2 - T1) (3)
이 성립된다. 식 2 와 식 3 으로부터, 충전하는 시간 (T2 - T1) 은 식 4 가 된다.
T2 - T1 = VH × (C/ICHG) (4)
ICHG 는 정전류원 (20) 의 전류, C 는 콘덴서 (40) 의 용량이다.
[시각 T2 로부터 시각 T3]
시각 T2 에서, 전압 비교기 (50) 의 비반전 입력 단자가 반전 입력 단자의 기준 전압 (VH) 을 초과하므로, 출력 단자 (노드 (OSCOUT)) 가 HIGH 가 된다. 따라서, NAND 회로 (70) 의 일방의 입력 단자는 LOW 가 되므로, 노드 (SW) 는 LOW (노드 (SWX) 는 HIGH) 가 된다. 스위치 (12) 는 오프로 되고 스위치 (13) 는 온으로 되므로, 노드 (VREF) 의 전압은 기준 전압 (VL) 이 된다. 또, 스위치 (10) 는 오프로 되고 스위치 (11) 는 온으로 되기 때문에, 정전류원 (21) 이 콘덴서 (40) 를 방전하므로, 노드 (SLOPE) 의 전압은 시간과 함께 강하한다.
여기서, 정전류원 (21) 이 콘덴서 (40) 를 방전하는 시간은, 노드 (SLOPE) 의 전압이 노드 (VREF) 의 전압이 될 때까지이다. 노드 (SLOPE) 의 전압을 구하면,
VSLOPE(T3 - T2) = VH - (IDCHG/C) × (T3 - T2) (5)
이고, 이 전압이 VL 과 동등하므로,
VL = VH - (IDCHG/C) × (T3 - T2) (6)
이 성립된다. 식 5 와 식 6 으로부터 콘덴서 (40) 를 방전하는 시간 (T3 - T2) 은 식 7 이 된다.
T3 - T2 = (VH - VL) × (C/IDCHG) (7)
IDCHG 는 정전류원 (21) 의 전류이다.
[시각 T3 으로부터 시각 T4]
전압 비교기 (50) 는 시각 T1 로부터 시각 T2 의 기간과 동일한 동작을 하고 있어, 스위치 (10, 12) 는 온으로 되고, 스위치 (11, 13) 는 오프로 되어 있다. 단, 노드 (SLOPE) 의 전압은 기준 전압 (VL) 으로부터 충전이 개시되므로, 충전하는 시간 (T4 - T3) 은 식 8 이 된다.
T4 - T3 = (VH - VL) × (C/ICHG) (8)
도 2 의 동작 파형을 보면 알 수 있는 바와 같이, 시각 T2 이후는 노드 (SLOPE) 의 전압이 기준 전압 (VH) 과 기준 전압 (VL) 을 진폭의 상하로 하는 삼각파 전압이 되어, 전압 비교기 (50) 의 출력 단자에서 발진 동작이 계속된다. 여기서, 시각 T2 이후의 발진 주기 TOSC 를 구하면 식 9 가 된다.
TOSC = (T3 - T2) ＋ (T4 - T3)
= (VH - VL) × (C/IDCHG) ＋ (VH - VL) × (C/ICHG)
= 2 × (VH - VL) × (C/IDCHG ＋ C/ICHG) (9)
다음으로, 전압 비교기 (50) 에 오프셋 전압이 발생한 경우의 동작 파형에 대해 설명한다.
도 3 은, 제 1 실시형태의 CR 발진 회로에서 전압 비교기 (50) 의 입력 단자에 오프셋 전압 (VOF) 이 발생했을 때의 동작 파형이다. 도 3 의 동작 파형예에서는, 오프셋 전압을 정 (正) 의 전압으로 하고 있지만, 오프셋 전압은 부 (負) 의 전압이어도 된다.
지금까지와 마찬가지로 발진 주기 TOSC' 를 구하면,
T3' - T2' = ((VH ＋ VOF) - (VL ＋ VOF)) × (C/ICHG)
= (VH - VL) × (C/ICHG) (10)
T4' - T3' = ((VH ＋ VOF) - (VL ＋ VOF)) × (C/IDCHG)
= (VH - VL) × (C/IDCHG) (11)
TOSC' = 2 × (VH - VL) × (C/IDCHG ＋ C/ICHG) (12)
도 3, 및 식 12 에 오프셋 전압 (VOF) 의 항이 없는 점에서, 전압 비교기 (50) 의 입력 단자의 오프셋 전압 (VOF) 을 캔슬할 수 있다. 따라서, 본 실시형태의 CR 발진 회로는, 발진 주파수의 정밀도 향상이 가능하다.
<제 2 실시형태>
도 4 는 제 2 실시형태의 CR 발진 회로의 회로도이다. 도 1 과의 차이는, 정전류원 (22) 과 DFF (90) 와 EXOR (80) 과 스위치 (16) 의 추가이다. 정전류원 (22) 은, 정전류원 (20) 의 전류 ICHG 보다 큰 전류 IBOOST 를 흐르게 한다.
제 2 실시형태의 CR 발진 회로의 접속에 대해, 제 1 실시형태의 CR 발진 회로와의 변경점만 설명한다.
DFF (90) 는, D 단자와 RX 단자에 EN 단자가 접속되고, C 단자에 노드 (OSCOUT) 가 접속된다. EXOR (80) 은, 일방의 입력 단자에 EN 단자가 접속되고, 타방의 입력 단자에 DFF (90) 의 Q 단자가 접속된다. 직렬로 접속된 정전류원 (22) 과 스위치 (16) 는, 전원 단자와 노드 (SLOPE) 사이에 설치된다. 스위치 (16) 의 선택 단자는 EXOR (80) 의 출력 단자에 접속된다.
다음으로, 제 2 실시형태의 CR 발진 회로의 동작에 대해 설명한다. 도 5 는, 제 2 실시형태의 CR 발진 회로의 동작 파형이다.
시각 T0 에서는 EN 단자는 LOW 이므로, DFF (90) 는 리셋되어 있고 Q 단자는 LOW 를 출력한다. EXOR (80) 의 2 개의 입력 단자가 LOW 이므로, EXOR (80) 의 출력 단자는 LOW 가 된다. 따라서, 스위치 (16) 는 오프로 되어 있다.
시각 T1 에서 EN 단자가 HIGH 가 되면, EXOR (80) 의 출력 단자는 HIGH 가 되고, 스위치 (16) 는 온으로 되어, 정전류원 (22) 의 전류 IBOOST 가 콘덴서 (40) 를 충전한다. 또, 제 1 실시형태의 동작에서 설명했지만, 시각 T1 에서는 정전류원 (20) 의 전류 ICHG 가 콘덴서 (40) 를 충전하고 있으므로, 결과적으로, 정전류원 (20) 의 전류 ICHG 와 정전류원 (22) 의 전류 IBOOST 가 콘덴서 (40) 를 충전하게 된다. 이 때문에, 노드 (SLOPE) 의 전압은 빨리 상승한다. 노드 (SLOPE) 의 전압이 기준 전압 (VH) 과 동등해지면, 노드 (OSCOUT) 는 HIGH 가 된다. DFF (90) 는, C 단자의 상승에 의해 D 단자의 전압을 받아들인 결과를 Q 단자에 출력하므로, Q 단자는 HIGH 가 된다. 따라서, EXOR (80) 의 출력 단자는 LOW 가 되고, 스위치 (16) 는 오프로 되어, 정전류원 (22) 에 의한 충전 동작은 정지한다. 시각 T2 이후의 동작은, 제 1 실시형태와 동일하다.
따라서, 본 실시형태의 CR 발진 회로는, 발진 동작을 개시할 때까지의 시간을 짧게 할 수 있다는 효과가 있다.
이상 설명한 바와 같이, 본 발명의 CR 발진 회로는 전압 비교기를 1 개로 구성하고, 기준 전압에 오프셋 전압을 가산, 혹은 감산한 전압을, 전압 비교기의 기준 전압으로 하였으므로, 저소비 전류, 저점유 면적 및 발진 주파수의 정밀도가 양호한 CR 발진 회로를 제공할 수 있다.
20, 21, 22 : 정전류원 회로
30, 31 : 기준 전압 회로
50 : 전압 비교기
90 : DFF

Claims (2)

  1. 제 1 기준 전압 회로와, 상기 제 1 기준 전압 회로보다 낮은 기준 전압을 출력하는 제 2 기준 전압 회로를 전환하여 기준 전압을 출력하는 기준 전압 회로와,
    용량을 충전하는 제 1 정전류원과,
    상기 용량을 방전하는 제 2 정전류원과,
    상기 기준 전압과 상기 용량의 전압이 입력되는 전압 비교기와,
    상기 전압 비교기의 출력 단자에 접속된 논리 회로를 구비한 CR 발진 회로로서, 상기 논리 회로는, 상기 전압 비교기의 출력 신호에 따라, 상기 기준 전압 회로의 기준 전압과 상기 용량의 충방전을 동시에 전환하는 것을 특징으로 하는 발진 회로.
  2. 제 1 항에 있어서,
    상기 용량을 충전하는 제 3 정전류원과,
    발진 동작의 개시를 검출하는 검출 회로를 구비하고,
    상기 검출 회로는, 발진 동작이 개시될 때에 소정의 시간만큼 상기 제 3 정전류원을 동작시켜, 상기 용량의 충전 전류를 증가시키는 것을 특징으로 하는 발진 회로.
KR1020150136946A 2014-09-30 2015-09-25 발진 회로 KR20160038828A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-202020 2014-09-30
JP2014202020A JP2016072870A (ja) 2014-09-30 2014-09-30 発振回路

Publications (1)

Publication Number Publication Date
KR20160038828A true KR20160038828A (ko) 2016-04-07

Family

ID=55585554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150136946A KR20160038828A (ko) 2014-09-30 2015-09-25 발진 회로

Country Status (5)

Country Link
US (1) US9461632B2 (ko)
JP (1) JP2016072870A (ko)
KR (1) KR20160038828A (ko)
CN (1) CN105591633A (ko)
TW (1) TW201613272A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153353A (ko) 2020-06-10 2021-12-17 김보경 쿨깔창

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039304B (zh) * 2018-06-29 2022-02-22 南京中感微电子有限公司 时钟电路
FR3084484B1 (fr) * 2018-07-25 2020-06-26 Continental Automotive France Circuit de traitement d'une entree logique
CN113258916A (zh) * 2021-05-07 2021-08-13 上海艾为电子技术股份有限公司 电容触摸检测电路、芯片和电子设备
TW202338550A (zh) * 2022-03-29 2023-10-01 立錡科技股份有限公司 定時信號產生器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224705A (ja) * 1993-01-26 1994-08-12 Matsushita Electric Works Ltd 発振回路
JPH10270985A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 電圧制御発振回路
JP3852924B2 (ja) 2002-05-16 2006-12-06 新日本無線株式会社 発振回路
JP3926718B2 (ja) * 2002-09-27 2007-06-06 セイコーインスツル株式会社 充放電制御回路および充電式電源装置
US8054141B2 (en) * 2008-12-31 2011-11-08 Stmicroelectronics, Inc. Method and circuit for cancelling out comparator-delay in the relaxation oscillator
US8786375B2 (en) * 2011-06-09 2014-07-22 Infineon Technologies Austria Ag Runtime compensated oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210153353A (ko) 2020-06-10 2021-12-17 김보경 쿨깔창

Also Published As

Publication number Publication date
TW201613272A (en) 2016-04-01
JP2016072870A (ja) 2016-05-09
US9461632B2 (en) 2016-10-04
US20160094206A1 (en) 2016-03-31
CN105591633A (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
US9356554B2 (en) Relaxation oscillator with current and voltage offset cancellation
KR20160038828A (ko) 발진 회로
KR101293845B1 (ko) 지연 회로
US9166569B2 (en) Relaxation oscillator
US8378752B2 (en) Oscillator circuit
US11245360B2 (en) Oscillator circuit, chip and electronic device
US7535284B2 (en) Switching control circuit
KR20070081099A (ko) 발진회로
JP2008301042A5 (ko)
JP2006222524A (ja) 発振回路
US8830006B2 (en) Oscillator circuit for generating clock signal
US8970313B2 (en) Area efficient single capacitor CMOS relaxation oscillator
US9306493B2 (en) Oscillator circuit
US10833654B2 (en) Oscillator circuit with comparator delay cancelation
US10879858B2 (en) Oscillator circuit using comparator
US7990190B2 (en) Power-on reset circuit, module including same, and electronic device including same
JP6763661B2 (ja) 発振回路
JP2009159148A (ja) アナログスイッチ
JP6163319B2 (ja) 発振停止検出回路及び電子機器
US8242853B2 (en) Low headroom oscillator
JP2011259167A (ja) 三角波発生回路
JP3917902B2 (ja) 発振回路
WO2023174647A1 (en) Oscillator circuit

Legal Events

Date Code Title Description
N231 Notification of change of applicant