CN202475390U - 一种实现多电源上电顺序控制的装置 - Google Patents

一种实现多电源上电顺序控制的装置 Download PDF

Info

Publication number
CN202475390U
CN202475390U CN 201120408233 CN201120408233U CN202475390U CN 202475390 U CN202475390 U CN 202475390U CN 201120408233 CN201120408233 CN 201120408233 CN 201120408233 U CN201120408233 U CN 201120408233U CN 202475390 U CN202475390 U CN 202475390U
Authority
CN
China
Prior art keywords
output unit
power supply
delay control
control signal
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201120408233
Other languages
English (en)
Inventor
袁晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN 201120408233 priority Critical patent/CN202475390U/zh
Priority to PCT/CN2012/075891 priority patent/WO2013060137A1/zh
Application granted granted Critical
Publication of CN202475390U publication Critical patent/CN202475390U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

本实用新型公开了一种实现多电源上电顺序控制的装置，包括：上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；晶振，向延时控制信号输出单元输出时钟信号；延时控制信号输出单元，根据上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。本实用新型装置通过控制金属氧化物半导体场效应晶体管的开关时间，来实现多电源上电顺序控制，使用器件少，且为常用器件，可靠性高；而且，可通过更换晶振和更改CPLD的设计来满足不同的需求，通用性好；并且具有计算量小，设计简单、精度高的优点。

Description

一种实现多电源上电顺序控制的装置
技术领域
本实用新型涉及电学技术领域，特别是涉及一种实现多电源上电顺序控制的装置。
背景技术
在电子电路设计领域，经常会遇到一个电路板中有多个电源的情况。为了使电路板每次上电之后能够可靠地工作，要求多个电源之间有一个确定的上电时间顺序。
对于多数高速率的芯片，比如FPGA(Field-Programmable Gate Array，现场可编程门阵列)和CPU(Central Processing Unit，中央处理器)以及处理50M以上信号的芯片；一方面，为了提高芯片的处理速度，需要降低芯片的内核工作电压；另一方面，为了提高芯片的驱动能力，又需要提高芯片的输入输出电源(以下简称IO电源)的电压。这就出现了同一芯片使用两个或者多个电源的情况。
在同一芯片使用多个电源的情况下，如果IO(Input/Output，输出/输入)电源先于内核工作电源上电，有可能使芯片出现闩锁。芯片发生闩锁之后，不但无法正常工作，更可能对芯片造成永久性损坏的严重后果。
对于CPU来说，除了有上述IO电源和内核电源的上电顺序要求之外，多个内核电源之间的上电顺序也有严格要求。有的CPU对上电顺序的要求达到微秒(us)级别。
传统的多电源上电顺序控制电路设计方法中，一般使用大的RC电路(Resistance Capacitance，电阻电容电路)再加上多级的晶体管或者MOS(Mental-Oxide-Semiconductor，金属-氧化物-半导体)场效应晶体管来搭建延时电路。在电路设计阶段，要计算每一级RC或者晶体管或者MOS管的延时，再把这些延时累加来凑足电源所需要的延时，来满足电源的的上电顺序要求。这种传统的做法有如下几个明显的缺陷：
1、计算繁琐，设计复杂。需要获取每一级RC电路和晶体管或者MOS管的电路参数，对参数根据合理的精度进行近似，然后逐级计算并累加；计算工作量很大；计算的工作量和复杂程度与电源的个数以及时延的大小成正比增长。
2、设计误差不好控制。受不同厂家器件参数的差异以及同一厂家器件参数之间离散性的影响，设计阶段计算的结果跟实际测试结果的偏差很大，并且在设计阶段几乎无法得知这个偏差到底多大；如果这个偏差超出电源的上电要求，整个方案必须重新设计。
3、电路可靠性差。电路经过的级数与故障率成正比，级数越多，故障率越高。更为严重的是，对于某些大功率的电源，对所使用器件的额定工作电流要求很高，在器件选型的时候，降额不足的话很容易烧毁电源；如果降额大，对器件的要求就高，成本随之提高。
4、电路通用性差。电路的设计严重依赖于RC电路，晶体管或者MOS管的器件参数，一旦源上电顺序发生较大变化，整个多电源上电顺序控制电路必须重新设计。
实用新型内容
本实用新型要解决的技术问题是提供一种实现多电源上电顺序控制的装置，用以解决现有技术中电路通用性可靠性差、设计复杂不好控制的问题。
为解决上述技术问题，本实用新型提供一种实现多电源上电顺序控制的装置，所述装置包括：
上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；
晶振，向所述延时控制信号输出单元输出时钟信号；
延时控制信号输出单元，根据所述上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。
进一步，所述装置还包括：
一个或多个直流电源转换器，与所述金属氧化物半导体场效应晶体管连接。
进一步，所述延时控制信号输出单元为复杂可编程逻辑器件CPLD。
进一步，所述金属氧化物半导体场效应晶体管的延时控制信号输入端设置有下拉电阻。
本实用新型有益效果如下：
本实用新型装置通过控制金属氧化物半导体场效应晶体管的开关时间，来实现多电源上电顺序控制，使用器件少，且为常用器件，可靠性高；而且，可通过更换晶振和更改CPLD的设计来满足不同的需求，通用性好；并且具有计算量小，设计简单、精度高的优点。
附图说明
图1是本实用新型实施例中一种实现多电源上电顺序控制的装置的结构示意图；
图2是图1所示装置的输出电压转换电路；
图3是本实用新型实施例中再一种实现多电源上电顺序控制的装置的结构示意图；
图4是图3所示装置的输出电压转换电路。
具体实施方式
为了解决现有技术中电路通用性可靠性差、设计复杂不好控制的问题，本实用新型提供了一种实现多电源上电顺序控制的装置，以下结合附图以及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不限定本实用新型。
如图1所示，本实用新型实施例涉及一种实现多电源上电顺序控制的装置，电源VCC33给上电复位信号输出单元、晶振、延时控制信号输出单元和NMOS管提供工作电源，并且电源VCC33在电路板中最先上电。电路的框架结构如图1所示：
上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；上电复位信号输出单元可以选用通用的看门狗芯片实现其功能。
晶振，向所述延时控制信号输出单元输出时钟信号；
延时控制信号输出单元，根据所述上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。延时控制信号输出单元可以选用CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)。
上述装置具体为：所述上电复位信号输出单元输出上电复位信号Vi给所述CPLD；所述晶振输出时钟信号CLK给所述CPLD；所述CPLD利用时钟信号对上电复位信号进行处理之后，输出延时控制信号DELAY1、DELAY2、...、DELAYn给n个NMOS(N型MOS管)管；n个NMOS管输出n个次级3.3V电源VCC331、VCC332、...、VCC33n；每个NMOS管的延时控制信号输入端设置有下拉电阻，即：DELAY1、DELAY2、...、DELAYn通过电阻R1、R2、...、Rn下拉到地。n个3.3V次级电源经过直流电源转换器(DC-DC Converter)转换为电压符合要求的目标电源。
n个次级3.3V电源上电顺序的控制包括如下三个步骤：
步骤一：VCC33达到设定阈值Vh之后，上电复位信号输出单元的输出电压Vi为低电平；在Vi为低电平期间，CPLD以输入的CLK为时钟，对计数器设置初始值，比如，初始值设置为0。在Vi为低电平期间，CPLD输出DELAY1、DELAY2、...、DELAYn为低电平，此时，n个NMOS管关断，VCC331、VCC332、...、VCC33n没有电压输出。
步骤二：Vi持续输出ti(设定时间)时间的低电平之后，变为高电平；在Vi变为高电平之后，CPLD以CLK为时钟，对计数器进行计数，每一个时钟周期计数器的计数值加1，当计数器的技术值增加到N的时候，停止计数。
步骤三：在0到N之间取n个整数，分别为c1、c2、...、cn，当步骤二中的计数器的值为c1、c2、...、cn的时候，分别使DELAY1、DELAY2、...、DELAYn的输出变为高电平；DELAY1、DELAY2、...、DELAYn的输出变为高电平的时候，分别打开所连接的NMOS管，打开3.3V电源VCC331、VCC332、...、VCC33n的输出。
可以把VCC331、VCC332、...、VCC33n中的任何一路或者几路电源通过DC-DC CONVERTER转换为不同于3.3V的别的电压值的电源来实现多个不同电压电源的上电顺序的控制，实现了多电源上电顺序控制的功能。图2所示为其中一路3.3V电源VCC33m(1≤m≤n)的电源转换电路。通过改变DC-DCCONVERTER的外围RC的参数可以改变VCCm的电压。
晶振的周期为T，可以通过选择不同的c1、c2、...、cn的值，在0到NT的时间范围内，以T为步长，对电源VCC331、VCC332、...、VCC33n的上电顺序进行调整。通过选择合适的晶振的周期T，设计合理的N的值就几乎满足目前所有多电源上电顺序控制电路的时间控制要求。而T的选择只需要更换晶振即可，N的选择的范围只受限于CPLD自身的寄存器的数量。
下面以一个具体实例进行详细说明：
本实用新型实施例在硬件设计上只需要使用一个看门狗芯片(WATCHDOG)、一个晶振(OSILATOR)、一个CPLD、几个NMOS管和几个直流电源转换器(DC-DC Converter)。这些器件都是一个电路板最常用的器件，而这些器件几乎在每一个多电源的电路板中都能够找到。上述器件按照图1所示的方式搭建之后，只需对CPLD进行简单的编程就可以完成多电源上电顺序控制功能。因为3.3V电源是电路板中使用最为广泛的电源，所以本实用新型实施例以3.3V电源为主电源进行叙述。
本实用新型实施例如图3所示，本装置中使用的CPLD芯片为EPM570F256C5；看门狗芯片为MAX706SESA；用来进行电源变换的DC-DCconverter选用的芯片为TPS54610；晶振的频率为1MHz。
这是一个给CPU提供电源的多电源上电顺序控制电路，该电路中需要对3.3V电源VCC331、1.8V电源VCC332、1.0V电源VCC333三个电源的上电顺序进行控制。要求VCC333上电10us之后VCC332上电，VCC332上电13us之后VCC331上电。
因为晶振的频率为1MHz，周期T＝1us。NMOS的打开时间与TPS54610的开启时间的数量级都远小于1us，所以这两部分时间忽略不计。
对于看门狗MAX706SESA来说，在VCC33电压从零开始上升达到阈值Vh之后，输出Vi持续ti时间低电平之后，Vi一直为高电平。
在CPLD中需要完成如下功能：在输入Vi为低电平时间内，对计数器cnt清零，DELAY1、DELAY2和DELAY3输出低电平。在Vi变为为高电平之后，以晶振的输出作为时钟对cnt进行累加计数；在cnt＝1的时候，DELAY3输出高电平，cnt＝12的时候DELAY2输出高电平，cnt＝23的时候DELAY1输出高电平，计数器停止计数。DELAY3、DELAY2、DELAY1由低变高的时间相差至少10个周期，即10us。
上述功能用硬件描述语言可以描述为：
Figure BDA0000101610250000061
由于电源VCC332要求输出的电压是1.8V，电源VCC333要求输出的电压是1.0V，因此，两个NMOS管输出3.3V的电压后，需要通过TPS54610(DC-DCconverter)将其转换为所需电压，具体电路如图4所示。
因为DELAY3、DELAY2与DELAY1在上电后相继由低电平变为高电平，时间相差10us以上，忽略NMOS管的打开时间以及TPS54610的打开时间，可以认为：VCC333(1.0V电源)，VCC332(1.8V电源)与VCC331(3.3V电源)上电时间相差10us，实现了电源上电顺序控制的设计目标。
由上述实施例可以看出，本实用新型实施例具有以下优点：
优点一：计算量小，设计简单，主要有三个设计步骤。
优点二：设计误差主要取决于晶振的周期，当时间精度很高时，只需要考虑NMOS以及DC-DC转换器的开启时间即可，设计精度完全可控。
优点三：使用到的器件很少，都为常用器件。相对于常见的多电源电路来说，几乎不需要增加任何器件就可以完成电源上电顺序控制电路的设计。可靠性很高。
优点四：如果对晶振的封装进行兼容设计，即可通过更换晶振和更改CPLD的设计来满足常见的绝大部分电路的电源上电顺序控制的要求，甚至不需要改板就能完成，电路的通用性非常好！
尽管为示例目的，已经公开了本实用新型的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本实用新型的范围应当不限于上述实施例。

Claims (4)

1.一种实现多电源上电顺序控制的装置，其特征在于，所述装置包括：
上电复位信号输出单元，在电源电压达到设定阈值后，设定时间内向延时控制信号输出单元输出低电平上电复位信号，设定时间后向延时控制信号输出单元输出高电平复位结束信号；
晶振，向所述延时控制信号输出单元输出时钟信号；
延时控制信号输出单元，根据所述上电复位信号和时钟信号，输出若干路延时控制信号给若干个金属氧化物半导体场效应晶体管。
2.如权利要求1所述的实现多电源上电顺序控制的装置，其特征在于，所述装置还包括：
一个或多个直流电源转换器，与所述金属氧化物半导体场效应晶体管连接。
3.如权利要求1或2所述的实现多电源上电顺序控制的装置，其特征在于，所述延时控制信号输出单元为复杂可编程逻辑器件CPLD。
4.如权利要求3所述的实现多电源上电顺序控制的装置，其特征在于，所述金属氧化物半导体场效应晶体管的延时控制信号输入端设置有下拉电阻。
CN 201120408233 2011-10-24 2011-10-24 一种实现多电源上电顺序控制的装置 Expired - Fee Related CN202475390U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201120408233 CN202475390U (zh) 2011-10-24 2011-10-24 一种实现多电源上电顺序控制的装置
PCT/CN2012/075891 WO2013060137A1 (zh) 2011-10-24 2012-05-22 一种实现多电源上电顺序控制的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201120408233 CN202475390U (zh) 2011-10-24 2011-10-24 一种实现多电源上电顺序控制的装置

Publications (1)

Publication Number Publication Date
CN202475390U true CN202475390U (zh) 2012-10-03

Family

ID=46923512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201120408233 Expired - Fee Related CN202475390U (zh) 2011-10-24 2011-10-24 一种实现多电源上电顺序控制的装置

Country Status (2)

Country Link
CN (1) CN202475390U (zh)
WO (1) WO2013060137A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103645792A (zh) * 2013-11-30 2014-03-19 无锡中星微电子有限公司 电源管理单元
CN103728896A (zh) * 2012-10-10 2014-04-16 杭州华三通信技术有限公司 一种控制多路电源上电顺序的方法及装置
CN105024370A (zh) * 2015-07-29 2015-11-04 国核自仪系统工程有限公司 Io子卡顺序启动控制电路
CN111324191A (zh) * 2020-02-14 2020-06-23 深圳市紫光同创电子有限公司 一种sram模块的电源管理系统及电源管理方法、fpga芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9383794B2 (en) 2014-06-11 2016-07-05 Freescale Semiconductor, Inc. Integrated circuit with multi-voltage input/output (I/O) cells

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2655309Y (zh) * 2003-07-16 2004-11-10 华为技术有限公司 一种上电时序控制电路
KR101264207B1 (ko) * 2006-12-18 2013-05-14 엘지전자 주식회사 전원 온／오프시 리셋 단말기 및 그 방법
CN201663546U (zh) * 2010-04-23 2010-12-01 中兴通讯股份有限公司 一种多电源上电顺序控制装置及系统
CN102055449A (zh) * 2010-12-29 2011-05-11 西安华芯半导体有限公司 低功耗延时可控的上电复位方法及电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103728896A (zh) * 2012-10-10 2014-04-16 杭州华三通信技术有限公司 一种控制多路电源上电顺序的方法及装置
CN103645792A (zh) * 2013-11-30 2014-03-19 无锡中星微电子有限公司 电源管理单元
CN103645792B (zh) * 2013-11-30 2017-01-04 无锡中感微电子股份有限公司 电源管理单元
CN105024370A (zh) * 2015-07-29 2015-11-04 国核自仪系统工程有限公司 Io子卡顺序启动控制电路
CN111324191A (zh) * 2020-02-14 2020-06-23 深圳市紫光同创电子有限公司 一种sram模块的电源管理系统及电源管理方法、fpga芯片
CN111324191B (zh) * 2020-02-14 2022-05-31 深圳市紫光同创电子有限公司 一种sram模块的电源管理系统及电源管理方法、fpga芯片
US11853145B2 (en) 2020-02-14 2023-12-26 Shenzhen Pango Microsystems Co., Ltd Power source management system and power source management method for SRAM circuit, and FPGA chip

Also Published As

Publication number Publication date
WO2013060137A1 (zh) 2013-05-02

Similar Documents

Publication Publication Date Title
CN202475390U (zh) 一种实现多电源上电顺序控制的装置
Yakovlev Energy-modulated computing
CN101711457B (zh) 用于高频dc-dc转换器的通用和容错多相数字pwm控制器
CN101976960B (zh) 开关电源峰值电流控制装置和方法
US9024608B2 (en) Load-adaptive power generator for driving a load device
CN103578393B (zh) 显示装置的电压补偿电路及电压补偿方法
CN104615183B (zh) 操作电压的控制电路及其存储器
CN104378093A (zh) 使用mipi标准电路的上电复位方法和电路
CN102158202A (zh) 高精度数字可调rc振荡器
CN108055024B (zh) 一种紧凑的延时电路
CN202157983U (zh) 风扇延时控制电路
CN102394607A (zh) 高精度振荡器
CN106787687A (zh) 一种电荷泵电路
CN105119587A (zh) 一种磁损自动测试平台及其使用的正弦激励信号源
CN102386846B (zh) 可编程振荡器
US20220283207A1 (en) Voltage monitor using a capacitive digital-to-analog converter
US20140157010A1 (en) Power on and off test circuit
CN102638254B (zh) 低泄漏功率检测器件、系统和方法
CN103413567B (zh) 参考电压提供电路
CN204131503U (zh) 一种单斜式模拟数字转换器、显示面板及显示装置
CN106100474A (zh) 一种步进电机控制系统
CN202856676U (zh) 一种步进电机驱动器
CN103187034A (zh) 用于驱动发光二极管的信号同步的系统和方法
CN103988429B (zh) 脉冲信号输出装置
CN105099182B (zh) 实现电流快速检测的开关电源转换器

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20171024

CF01 Termination of patent right due to non-payment of annual fee