具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施例和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外,以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
在本发明的描述中,需要说明的是,除非另有规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接或电连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。
参照下面的描述和附图,将清楚本发明的实施例的这些和其他方面。在这些描述和附图中,具体公开了本发明的实施例中的一些特定实施方式,来表示实施本发明的实施例的原理的一些方式,但是应当理解,本发明的实施例的范围不受此限制。相反,本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。
首先参照附图来描述根据本发明实施例提出的一种开关电源。
如图3所示,该开关电源包括整流模块301、变压器模块302、开关模块303、电源控制芯片304、启动电阻R1、第一电容C1和第一MOS管M1。
其中,整流模块301用于对输入的交流电进行整流以生成直流电。变压器模块302与整流模块301相连,用于对整流后的直流电进行变压,转变成负载所需的输出电压。开关模块303与变压器模块302相连,用于对变压器模块302进行变压控制。电源控制芯片304与开关模块303和变压器模块302相连,用于根据变压器模块302输出反馈的电压对开关模块303进行精确控制,以及在启动之后控制电源控制芯片304的线补和外围耗尽管控制端COMP管脚输出关闭信号并启动电源控制芯片304内部的线补模块,其中,线补模块用于对电源控制芯片内部的电压进行稳压滤波,并对开关电源的输出进行线电压补偿。具体地,如图4B所示,IDC为电源控制芯片304内部根据负载不同产生的一路可变电流,TDSF为电源控制芯片304采样变压器模块302的次级消磁波形,用来控制开关管M5的开启和关闭,且方波的占空比和导通时间跟负载有关,CCOMP通过一个开关管M4外接线补电容C2,因此该路电流为逐周期的开关电流,在电阻R4上的电压会不断的变化,为了使运放输入端的电压是一个稳定的值,故外接线补电容,起到稳压的作用,后面经过运放电压跟随,产生线补所需的电流,此电流ICOMP接到电源控制芯片304的输出电压反馈端INV,从而拉低INV的值,增大输出电压,以此来补偿输出负载线上的压差,即线电压补偿。
并且,如图3所示,启动电阻R1的一端与整流模块301相连。第一电容C1的一端分别与第一MOS管M1的源极和电源控制芯片304的电源端VDD管脚相连,第一电容C1的另一端接地,根据对第一电容C1进行充电以使VDD管脚的电压线性上升。第一电容C1又叫充电电容。第一MOS管M1的栅极与电源控制芯片304的COMP管脚相连,第一MOS管M1的源极与VDD管脚相连,第一MOS管M1的漏极与启动电阻R1的另一端相连,第一MOS管M1在接收到电源控制芯片304的关闭信号之后关断。
本发明实施例中开关电源的电源控制芯片304,在现有S0T23-6封装的基础上,不增加管脚数量,将其中的一个管脚增加一个控制功能,将两个功能集合于同一个管脚,并在不同情况下发挥各自的作用,且相互之间没有影响。
具体地,下面对该电源控制芯片304的各个管脚进行说明,如图3所示。
VDD——电源端;
GND——接地端;
COMP——线补和外围耗尽管控制端;
CS——峰值电流检测端;
INV——输出电压反馈端;
DRI——输出驱动端。
因为电源控制芯片304在启动过程中需要外部给其加电,且必须达到一定阈值才能开启,而电源控制芯片304开启之后,其工作所需电源将由开关电源从变压器模块302的次级反馈回来,因为不在需要外围强行给VDD管脚加电,故电源控制芯片304开启之后,外接加电通路为多余的,为了减少开关电源的待机功耗,需去除多余的损耗。
如图3所示,在启动过程中,COMP管脚的电压跟随VDD管脚的电压,保证此时第一MOS管M1的VGS压降很小,约等于0V,这就保证M1的漏极D、源极S两端处于完全导通的状态。当电源控制芯片304开启后,COMP管脚的电压会在很短的时间内被下拉到0V,而使M1的栅极G的电位被拉低,而源极S的电位依然为VDD管脚的电压,利用此电压差,关断第一MOS管M1,外围启动电路不再为电源控制芯片304提供启动电流,此为COMP管脚的第一功能,即外接MOS管开关控制功能。在电源控制芯片304开启之后,COMP管脚将发挥自己的第二功能,即线补功能,利用M1栅极自身的门极电容,对电源控制芯片304内部的电压进行稳压滤波,保证了COMP管脚电压的稳定性,并保证电源控制芯片304的整个外围环路的正常工作,起到给开关电源的输出进行线补的功能,并保证输出电压的稳定性。
本发明实施例的开关电源,主要涉及的为电源控制芯片304的COMP管脚,此管脚有两个功能:1、作为控制信号,控制第一MOS管M1的开关;2、外接线补电容,为电源控制芯片304内部线补电压做滤波稳压作用,因整个外围部分为反激式工作模式,电压采样无法连续,故线补电压也是逐周期补偿,因此需要外接电容来稳压,要不然外围环路工作会不稳定,本发明实施例的开关电源利用外接第一MOS管M1的门极电容作为外接稳压电容。
进一步地,在本发明的一个实施例中,如图4A所示,电源控制芯片304包括分压模块401和启动控制模块402。
其中,分压模块401与VDD管脚相连,用于对VDD管脚的电压进行分压以输出分电压。启动控制模块402分别与分压模块401和COMP管脚相连,用于根据分压模块401输出的分电压控制COMP管脚生成关闭信号以控制第一MOS管M1关断。
具体地,如图4A所示,分压模块401进一步包括第二电阻R2和第三电阻R3。第二电阻R2的一端与VDD管脚相连,第三电阻R3的一端与第二电阻R2的另一端相连,第三电阻R3的另一端接地。
并且,如图4A所示,启动控制模块402进一步包括比较器CMP、反相器403、第二PMOS管M2、处理单元404和第三PMOS管M3。其中,比较器CMP的第一输入端与第二电阻R2的另一端相连,比较器CMP的第二输入端与基准电压端REF相连。反相器403的输入端与比较器CMP的输出端相连。第二PMOS管M2的漏极与VDD管脚相连,第二PMOS管M2的栅极与反相器403的输出端相连。处理单元404的输入端与比较器CMP的输出端相连,用于对比较器CMP的输出信号进行处理以生成脉冲信号。第三PMOS管M3的栅极与处理单元404的输出端相连,第三PMOS管M3的漏极与第二PMOS管M2的源极相连,第三PMOS管M3的源极接地。
此外,如图4A所示,电源控制芯片304还包括延时单元405、第四PMOS管M4和线补模块406。其中,延时单元405的输入端与比较器CMP的输出端相连,用于将比较器CMP的输出信号进行延时。第四PMOS管M4的栅极与延时单元405相连,第四PMOS管M4的漏极与线补模块406相连,第四PMOS管M4的源极与COMP管脚相连,第四PMOS管M4在延时单元405的输出信号控制下导通以使线补模块406开始工作。
具体地,如图4A所示,电源控制芯片304开启过程中,VDD管脚的电压从0V开始上升,图4A中分压模块401的输出端A点的电压也开始从0V开始上升,在电源控制芯片304开启之前,A点的电压VA<VREF,比较器CMP输出得到EN信号为低电平,再经过反相器403转换后,得到ENR信号为高电平,第二PMOS管M2打开,COMP管脚的电压跟随VDD管脚的电压上升。当VDD管脚的电压上升到电源控制芯片304的开启值(例如16V),VA>VREF,比较器CMP翻转,此时EN信号为高电平,ENR信号就翻转为低电平,从而关断第二PMOS管M2,切断COMP管脚和VDD管脚之间的联系,COMP管脚的电压不会再跟随VDD而变动。此时的高电平信号EN经过处理单元404进行处理过后,将EN的高电平信号转化为一个脉冲信号ENS(例如一个宽度很窄的高电平脉冲),ENS信号将第三PMOS管M3打开一小段时间,作用是将COMP管脚的电压拉低(拉低前,COMP管脚的电压大概为电源控制芯片304的开启电压值16V),使COMP管脚的电压值几乎为0V,在上述动作结束后,EN信号经过延时单元405进行延时得到延时信号END(即将原本的EN上升沿信号推迟一小段时间)打开第四PMOS管M4,使COMP管脚与线补模块406连通,从而完成COMP管脚的功能转换,在第一MOS管的门极电容的情况下,使线补模块406正常稳定的工作。在整个转换的过程中,内部三个开关管的动作依次如下:M2先从打开状态变为关闭状态,然后M3打开一小段时间,最后M4从关闭状态变为打开状态。
也就是说,在本发明的一个示例中,电源控制芯片304在启动过程中,VDD管脚的电压从0V开始往上增加,此过程中,COMP管脚的电压跟随VDD,直到电源控制芯片304开启(大概为16V)。电源控制芯片304开启之后,COMP管脚的电压会立即降为0V,而VDD管脚的电压会保持在13V左右工作,从而使第一MOS管M1的VGS电压压差保持在-13V左右,使M1从导通状态变为关断状态,从而关断外围启动电路的通路,减小开关电源的待机损耗。进一步地,电源控制芯片304的结构如图5A所示,在电源控制芯片304启动前,启动控制模块402和线补模块406之间断开,且COMP端的电压跟随着VDD的电压,电源控制芯片304开启后,COMP的电压不再跟随VDD,先被瞬间拉为0电位,然后启动控制模块402和线补模块406之间建立连接关系,相当于COMP端通过启动控制模块402链接到线补模块406。其中,采样保持模块1采样开关电源的电压输出的反馈信号,经过误差放大器2进行比较放大,然后和消磁时间采样模块3采样的开关电源的次级消磁时间一起发送至控制模块4。控制模块4根据消磁时间和误差放大的电压反馈信号输出开关电源的功率开关管的基准电压信号至线补模块406,并输出开关信号以控制外部功率开关管的导通时间和工作频率。开关信号再经过逻辑处理模块5进行处理后发送至驱动模块6,以生成驱动信号经过DRI端控制外部功率开关管的导通和关闭。
此外,前馈模块7将反馈信号发送至控制模块4和峰值电流检测端CS。启动单元8给定开启与关断的电源VDD阈值,并实现电源欠压保护功能。基准偏置模块9给出低压部分电路工作电源及使能信号,提供基准和偏置。
如图5B所示,电源控制芯片304在启动前,VDD=0,COMP=0。在电源控制芯片304启动过程中,管脚VDD的电压缓慢上升,当VDD的电压小于16V时,输出使能信号=0,即低电平,VDD的电压继续上升,此时启动控制模块402控制COMP管脚的电压跟随VDD管脚的电压,并且COMP=VDD。当管脚VDD的电压大于等于16V时,输出使能信号=1,即高电平,此时电源控制芯片304已经开启,COMP管脚的电压迅速下降到0V,即COMP=0,线补模块406进入正常线补工作状态。因此,启动控制模块402负责控制COMP管脚的电压,从而来控制第一MOS管M1的开关,而线补模块406则负责在正常工作时提供线电压补偿。VDD管脚与COMP管脚的工作电压时序如图6所示。COMP管脚的电压在电源控制芯片304开启后迅速被拉为0电压,而后会根据负载情况,从而变化COMP管脚的电压,进而变化不同负载下对线电压补偿的量,但最大补偿情况下,COMP管脚的电压也只不会超过1V,故此时COMP管脚的电压的微小变化不会影响M1(即外接耗尽管)的正常关闭,在电源控制芯片304开启之后,外接耗尽管就会一直关闭,直到开关电源关闭,电源控制芯片304停止工作。
其中,VDD管脚和COMP管脚的电压时序如图6所示。横坐标为时间轴T,纵坐标分别为VDD管脚和COMP管脚的电压值,COMP管脚的电压在电源控制芯片304开启过程中跟随VDD上升,而当电源控制芯片304开启之后,VDD回到正常工作值,而COMP管脚的电压被瞬间拉为0V,并缓慢上升到一定电压值,并且电压值的大小根据开关电源输出电流而定。优选地,在本发明的一个示例中,如图6所示,0.5V为某一负载下的典型值。
优选地,在本发明的一个实施例中,一个经典的反激式AC/DC转换电路的开关电源如图7所示。其中,该开关电源还包括外接电容C2,并且外接电容C2的一端分别与COMP管脚和第一MOS管M1的栅极相连,外接电容C2的另一端接地,用于通过对外接电容C2进行充放电以实现线电压补偿。例如,该开关电源应用于手机充电器,具体而言,在电源控制芯片304启动过程中,COMP管脚的电压跟随VDD的电压,故第一MOS管M1的栅极和源极的电位相同,VGS约等于0,M1正常打开,电流通过M1给VDD管脚处的第一电容C1充电,VDD管脚的电压线性上升,直到电源控制芯片304开启,VDD回到正常工作值,并开始进入正常工作状态。而此时,COMP管脚的电压被下拉到零电位,从而使第一MOS管M1的VGS电压变为负值,大概在-13V左右,关闭M1,使得M1的源漏极之间处于关闭状态,从而关闭启动电流,而此后VDD管脚的电压由变压器模块次级反馈回来的电压提供,COMP管脚的电压缓缓上升到线补电压电位,给电源控制芯片304提供正常的线电压补偿。并且,考虑到第一MOS管M1的门极电容的容值太小的原因,增加一个外接电容C2,使线补更加稳定。
综上所述,根据本发明实施例的开关电源,采用了更高的集成度,将更多的功能集成到电源控制芯片304内部,并提高了管脚的利用度,打破了一个管脚一个功能的传统模式。同时,在保持原有芯片功能和性能的基础上,开发了新的功能,而且并没有因增加新功能而增大封装形式和封装管脚数量,依然保持了原有的SOT23-6的小封装。
因此,与传统方案一相比,本发明实施例的开关电源不会因为启动功耗的限制而开机时间过长,更不会因为启动电阻过大而无法开机,在降低功耗的同时开机时间变的非常短。
与传统方案二相比,本发明实施例的开关电源减少了很多元器件,包括外围的电阻、稳压管等等,所以体积变的更小,并不会像传统方案那样拘泥于外围元器件的个数。在如今的市场局势面前,充电器和适配器的体积已经越做越小,而且这还将会以后发展的趋势,所以本发明实施例的开关电源在小体积方面有更大的优势。
与传统方案三相比,本发明实施例的开关电源不用增加封装形式,不用增加封装管脚数量,而依然采用原来的SOT23-6的封装,这样,在不增加成本的情况下而增加了芯片的功能,在价格方面具有优势。
下面参照附图描述本发明实施例还提出的一种电源控制芯片304。
如图4A所示,该电源控制芯片304包括分压模块401、线补模块406和启动控制模块402。
其中,分压模块401用于在电源控制芯片304开启后对电源控制芯片的电源端VDD管脚的电压进行分压以输出分电压。线补模块406用于对电源控制芯片内部的电压进行稳压滤波,并对开关电源的输出进行线电压补偿。启动控制模块402分别与分压模块401、线补模块406和电源控制芯片的线补和外围耗尽管控制端COMP管脚相连,用于根据分压模块401输出的分电压控制COMP管脚输出关闭信号以关断开关电源的外围开关管M1,以及控制线补模块406开始工作。
具体地,在本发明的一个实施例中,如图4A所示,分压模块401进一步包括第二电阻R2和第三电阻R3。第二电阻R2的一端与VDD管脚相连,第三电阻R3的一端与第二电阻R2的另一端相连,第三电阻R3的另一端接地。
并且,如图4A所示,启动控制模块402进一步包括比较器CMP、反相器403、第二PMOS管M2、处理单元404和第三PMOS管M3。其中,比较器CMP的第一输入端与第二电阻R2的另一端相连,比较器CMP的第二输入端与基准电压端REF相连。反相器403的输入端与比较器CMP的输出端相连。第二PMOS管M2的漏极与VDD管脚相连,第二PMOS管M2的栅极与反相器403的输出端相连。处理单元404的输入端与比较器CMP的输出端相连,用于对比较器CMP的输出信号进行处理以生成脉冲信号。第三PMOS管M3的栅极与处理单元404的输出端相连,第三PMOS管M3的漏极与第二PMOS管M2的源极相连,第三PMOS管M3的源极接地。
此外,如图4A所示,电源控制芯片304还包括延时单元405、第四PMOS管M4和线补模块406。其中,延时单元405的输入端与比较器CMP的输出端相连,用于将比较器CMP的输出信号进行延时。第四PMOS管M4的栅极与延时单元405相连,第四PMOS管M4的漏极与线补模块406相连,第四PMOS管M4的源极与COMP管脚相连,第四PMOS管M4在延时单元405的输出信号控制下导通以使线补模块406开始工作。
也就是说,如图4A所示,电源控制芯片304开启过程中,VDD管脚的电压从0V开始上升,图4A中分压模块401的输出端A点的电压也开始从0V开始上升,在电源控制芯片304开启之前,A点的电压VA<VREF,比较器CMP输出得到EN信号为低电平,再经过反相器403转换后,得到ENR信号为高电平,第二PMOS管M2打开,COMP管脚的电压跟随VDD管脚的电压上升。当VDD管脚的电压上升到电源控制芯片304的开启值(例如16V),VA>VREF,比较器CMP翻转,此时EN信号为高电平,ENR信号就翻转为低电平,从而关断第二PMOS管M2,切断COMP管脚和VDD管脚之间的联系,COMP管脚的电压不会再跟随VDD而变动。此时的高电平信号EN经过处理单元404进行处理过后,将EN的高电平信号转化为一个脉冲信号ENS(例如一个宽度很窄的高电平脉冲),ENS信号将第三PMOS管M3打开一小段时间,作用是将COMP管脚的电压拉低(拉低前COMP管脚的电压大概为电源控制芯片304的开启电压值16V),使COMP管脚的电压值几乎为0V,在上述动作结束后,EN信号经过延时单元405进行延时得到延时信号END(即将原本的EN上升沿信号推迟一小段时间)打第四PMOS管M4,使COMP管脚与线补模块406连通,从而完成COMP管脚的功能转换,在第一MOS管的门极电容的情况下,使线补模块406正常稳定的工作。在整个转换的过程中,内部三个开关管的动作依次如下:M2先从打开状态变为关闭状态,然后M3打开一小段时间,最后M4从关闭状态变为打开状态。
根据本发明实施例的电源控制芯片,对COMP管脚进行复用,大大减少了待机功耗,同时也加快了开机速度。此外,还具有体积小,成本低,封装容易的优点。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同限定。