CN111324191A - 一种sram模块的电源管理系统及电源管理方法、fpga芯片 - Google Patents

一种sram模块的电源管理系统及电源管理方法、fpga芯片 Download PDF

Info

Publication number
CN111324191A
CN111324191A CN202010095846.3A CN202010095846A CN111324191A CN 111324191 A CN111324191 A CN 111324191A CN 202010095846 A CN202010095846 A CN 202010095846A CN 111324191 A CN111324191 A CN 111324191A
Authority
CN
China
Prior art keywords
module
power management
power
sram
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010095846.3A
Other languages
English (en)
Other versions
CN111324191B (zh
Inventor
田磊
廖英豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Pango Microsystems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Pango Microsystems Co Ltd filed Critical Shenzhen Pango Microsystems Co Ltd
Priority to CN202010095846.3A priority Critical patent/CN111324191B/zh
Publication of CN111324191A publication Critical patent/CN111324191A/zh
Priority to PCT/CN2020/129082 priority patent/WO2021159797A1/zh
Priority to US17/732,491 priority patent/US11853145B2/en
Application granted granted Critical
Publication of CN111324191B publication Critical patent/CN111324191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供了一种SRAM模块的电源管理系统及电源管理方法、FPGA芯片，该电源管理系统应用于FPGA芯片中。该电源管理系统包括电源管理模块、电源管理控制器及振荡器。电源管理模块用于给SRAM模块供电，供电电压包括内核电压及模拟输入输出电压。电源管理模块具有用于判断内核电压及模拟输入输出电压是否完成上电的上电复位模块。电源管理控制器及振荡器用于在上电复位模块判断内核电压及模拟输入输出电压完成上电后，控制电源管理模块对SRAM模块上电。电源管理控制器及振荡器还用于在SRAM模块完成上电后，控制电源管理电路对SRAM模块清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免导致内部逻辑混乱的情形，从而减小芯片的功耗。

Description

一种SRAM模块的电源管理系统及电源管理方法、FPGA芯片
技术领域
本发明涉及半导体技术领域，尤其涉及一种SRAM模块的电源管理系统及电源管理方法、FPGA芯片。
背景技术
目前FPGA(Field Programmable Gate Array，现场可编程门阵列，下文简称FPGA)芯片中有大量的SRAM(Static Radom Access Memory，静态随机访问存储器，下文简称SRAM)模块。在FPGA芯片完成上电之前，需要对SRAM模块进行清零。在FPGA芯片的设计中，为了使FPGA芯片的处理速度更快，通常会单独给SRAM模块进行供电，且给SRAM模块供电的供电电压通常会高于正常的FPGA芯片内的CORE(内部核心，简称内核)模块的电源电压，其中，CORE模块的供电电压(简称CORE电压)是根据工艺提供的标准电压。
现有技术设计中，在上电时，各个电源上电顺序没有固定要求。在应用过程中，如果SRAM电压上电过快，而CORE电压上电较慢，则无法在SRAM模块上电完成之前及时对各个SRAM模块进行清零，内部逻辑容易出现混乱，从而产生较大的功耗。
发明内容
本发明提供了一种SRAM模块的电源管理系统及电源管理方法、FPGA芯片，用以确定在FPGA芯片上电过程中各个电源的上电顺序，使内部逻辑清晰，减小功耗。
第一方面，本发明提供了一种SRAM模块的电源管理系统，该电源管理系统应用于FPGA芯片中。该电源管理系统包括电源管理模块、电源管理控制器及振荡器。其中，电源管理模块用于给SRAM模块供电，且电源管理模块的供电电压包括内核电压及模拟输入输出电压。电源管理模块具有用于判断内核电压及模拟输入输出电压是否完成上电的上电复位模块。电源管理控制器及振荡器用于在上电复位模块判断内核电压及模拟输入输出电压完成上电后，控制电源管理模块对SRAM模块上电。电源管理控制器及振荡器还用于在SRAM模块完成上电后，控制电源管理电路对SRAM模块清零。
在上述的方案中，通过设置上电复位模块判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块判断内核电压及模拟输入输出电压完成上电后，电源管理控制器及振荡器控制电源管理模块对SRAM模块上电；在SRAM模块完成上电后，控制电源管理电路对SRAM模块清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
在一个具体的实施方式中，SRAM模块包括SRAM阵列、字线驱动模块及位线驱动模块；电源管理模块对SRAM模块上电具体为：电源管理控制器及振荡器控制电源管理模块以内核电压对字线驱动模块上电；电源管理控制器及振荡器在字线驱动模块完成上电后，控制电源管理模块以设定电压对SRAM阵列上电；其中，设定电压大于内核电压。通过采用SRAM阵列的供电电压(设定电压)大于内核电压，提高SRAM模块的运行效率。且通过采用先对字线驱动模块先供电，后对SRAM阵列后供电的方式，保证SRAM阵列在上电过程中不会出现大电流的现象，便于将数据锁存到SRAM阵列中。
在一个具体的实施方式中，电源管理控制器及振荡器还用于对SRAM阵列上电完成后，对SRAM阵列清零前，控制电源管理模块上拉字线驱动模块的供电电压至不小于设定电压；且电源管理模块对SRAM阵列清零时，字线驱动模块的供电电压不小于设定电压。通过在清零前，上拉字线驱动模块的供电电压不小于设定电压，保证SRAM模块的字线驱动模块的输出状态稳定。
在一个具体的实施方式中，设定电压的大小随FPGA芯片的结温的升高而降低，保证FPGA芯片的运行速度和可靠性。
在一个具体的实施方式中，电源管理模块还包括：带隙基准模块，其中带隙基准模块的供电电压为模拟输入输出电压，上电复位模块与带隙基准模块的输出端连接；与带隙基准模块的输出端连接且用于给字线驱动模块供的第一LDO(Low Dropout Regulator低压差线性稳压器)；与带隙基准模块连接且用于给SRAM阵列供电的第二LDO。设计了两套LDO分别给SRAM模块中的WLDR(字线驱动模块)和SRAM阵列提供不同可配置的电源电压。且两套LDO从带隙基准模块获得精准的基准参考电压，产生出精准的输出电源，提高SRAM模块的运行速度。
在一个具体的实施方式中，电源管理控制器及振荡器还用于在SRAM模块完成清零后，控制电源管理模块对SRAM模块编程；且电源管理模块对SRAM模块编程时，字线驱动模块的供电电压不小于设定电压，保证SRAM可以正常写入。
在一个具体法实施方式中，电源管理控制器及振荡器还用于在电源管理模块对SRAM模块编程后，控制电源管理模块对SRAM模块读取；电源管理控制器及振荡器还用于在电源管理模块对SRAM模块编程后且读取前，控制电源管理模块下拉字线驱动模块的供电电压至内核电压。保证SRAM模块能够正常读取。
第二方面，本发明还提供了一种FPGA芯片，该FPGA芯片包括SRAM模块及上述任意一种电源管理系统。通过设置上电复位模块判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块判断内核电压及模拟输入输出电压完成上电后，电源管理控制器及振荡器控制电源管理模块对SRAM模块上电；在SRAM模块完成上电后，控制电源管理电路对SRAM模块清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
第三方面，本发明还提供了一种上述SRAM模块的电源管理系统对应的电源管理方法，该电源管理方法包括：在上电复位模块判断内核电压及模拟输入输出电压完成上电后，电源管理控制器及振荡器控制电源管理模块对SRAM模块上电；在电源管理模块对SRAM模块完成上电后，电源管理控制器及振荡器控制电源管理模块对SRAM模块清零。
通过设置上电复位模块判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块判断内核电压及模拟输入输出电压完成上电后，电源管理控制器及振荡器控制电源管理模块对SRAM模块上电；在SRAM模块完成上电后，控制电源管理电路对SRAM模块清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
在一个具体的实施方式中，SRAM模块包括SRAM阵列、字线驱动模块及位线驱动模块。电源管理模块对SRAM模块上电具体为：电源管理控制器及振荡器控制电源管理模块以内核电压对字线驱动模块上电；电源管理控制器及振荡器在字线驱动模块完成上电后，控制电源管理模块以设定电压对SRAM阵列上电；其中，设定电压大于内核电压。通过采用SRAM阵列的供电电压(设定电压)大于内核电压，提高SRAM模块的运行效率。且通过采用先对字线驱动模块先供电，后对SRAM阵列后供电的方式，保证SRAM阵列在上电过程中不会出现大电流的现象，便于将数据锁存到SRAM阵列中。
在一个具体的实施方式中，电源管理控制器及振荡器控制电源管理模块以设定电压对SRAM阵列上电具体为：电源管理控制器及振荡器控制电源管理模块的第二LDO以设定电压对SRAM阵列上电，以便于对SRAM阵列上电，及保证对SRAM阵列供应稳定的电压电源，提高SRAM模块的运行速度。
在一个具体的实施方式中，上述电源管理方法还包括：在电源管理模块对SRAM阵列上电完成后，对SRAM阵列清零前，电源管理控制器及振荡器控制电源管理模块上拉字线驱动模块的供电电压至不小于设定电压；且电源管理模块对SRAM阵列清零时，字线驱动模块的供电电压不小于设定电压。通过在清零前，上拉字线驱动模块的供电电压不小于设定电压，保证SRAM模块的字线驱动模块的输出状态稳定。
在一个具体的实施方式中，电源管理控制器及振荡器控制电源管理模块上拉字线驱动模块的供电电压至不小于设定电压具体为：电源管理控制器及振荡器控制电源管理模块的第一LDO上拉字线驱动模块的供电电压至不小于设定电压。以便于对字线驱动模块上电，及保证对字线驱动模块供应稳定的电压电源，提高SRAM模块的运行速度。
在一个具体的实施方式中，上述电源管理方法还包括：在电源管理模块对SRAM模块清零后，电源管理控制器及振荡器控制电源管理模块对SRAM阵列编程；且电源管理模块对SRAM模块编程时，字线驱动模块的供电电压不小于设定电压，保证SRAM可以正常写入。
在一个具体的实施方式中，上述电源管理方法还包括：在电源管理模块对SRAM模块编程后，电源管理控制器及振荡器控制电源管理模块下拉字线驱动模块的供电电压至内核电压；电源管理控制器及振荡器控制电源管理模块对SRAM阵列进行读取，且电源管理模块对SRAM阵列进行读取时，字线驱动模块的供电电压等于内核电压。保证SRAM模块能够正常读取。
附图说明
图1为本发明实施例提供的FPGA芯片的结构示意图；
图2为本发明实施例提供的FPGA芯片中的SRAM电源管理系统的结构示意图；
图3为本发明实施例提供的FPGA芯片中的SRAM电源管理系统工作时的时序示意图。
附图标记：
10-FPGA芯片 20-电源管理系统 21-电源管理模块
211-带隙基准模块 212-上电复位模块 213-第一LDO
214-开关模块 215-第二LDO 22-电源管理控制器
221-延时单元 222-逻辑控制单元 23-振荡器
30-SRAM模块 31-字线驱动模块
32-位线驱动模块 33-SRAM阵列
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
为了方便理解本发明实施例提供的SRAM模块的电源管理系统，下面首先说明一下本发明实施例提供的SRAM模块的电源管理系统的应用场景，该SRAM模块的电源管理系统应用于FPGA芯片中以对FPGA芯片中的SRAM模块的供电方式进行管理。其中，FPGA芯片包括SRAM模块及SRAM模块的电源管理系统。下面结合附图对该SRAM模块的电源管理系统进行详细的叙述。
参考图1及图2，本发明实施例提供的SRAM模块30的电源管理系统20包括电源管理模块21、电源管理控制器22及振荡器23，以对FPGA芯片10中的SRAM模块30的供电方式进行管理。其中，电源管理模块21用于给SRAM模块30供电，电源管理模块21的供电电压包括内核电压及模拟输入输出电压。上述内核电压及模拟输入输出电压为现有技术中FPGA芯片10中常用的电压类型。如图2所示，电源管理模块21具有用于判断内核电压及模拟输入输出电压是否完成上电的上电复位模块212。电源管理控制器22及振荡器23用于在上电复位模块212判断内核电压及模拟输入输出电压完成上电后，控制电源管理模块21对SRAM模块30上电。电源管理控制器22及振荡器23还用于在SRAM模块30完成上电后，控制电源管理电路对SRAM模块30清零。
在上述的方案中，通过设置上电复位模块212判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块212判断内核电压及模拟输入输出电压完成上电后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30上电；在SRAM模块30完成上电后，控制电源管理电路对SRAM模块30清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
参考图2，电源管理模块21具有带隙基准模块211，带隙基准模块211的供电电压为模拟输入输出电压。上电复位模块212与带隙基准模块211的输出端连接，以判断FPGA芯片10中的内核电压与模拟输入输出电压是否完成上电。通过设置带隙基准模块211，以给电源管理模块21提供稳定的基准电压，以提高SRAM模块30的运行速度。应当理解的是，带隙基准模块211并不是电源管理模块21中的必要部件，也可以采用模拟输入输出电压直接与上电复位模块212连接的方式。
参考图1及图2，SRAM模块30包括SRAM阵列33、字线驱动模块31及位线驱动模块32。其中，SRAM阵列33用于存储数据，字线驱动模块31及位线驱动模块32用于读写数据。在具体设置时，SRAM阵列33、字线驱动模块31及位线驱动模块32均为现有技术中常规使用的结构。
在电源管理模块21对SRAM模块30具体上电时，其采用先对字线驱动模块31上电，之后对SRAM阵列33进行上电的方式，即采用分时上电，保证SRAM阵列33在上电过程中不会出现大电流的现象，便于将数据锁存到SRAM阵列33中。如图3所示，可以将先对字线驱动模块31上电，之后对SRAM阵列33上电的过程称为预清零阶段。
在电源管理模块21对字线驱动模块31上电时，电源管理控制器22及振荡器23控制电源管理模块21以上述内核电压对字线驱动模块31上电。即在电源管理模块21中的上电复位模块212判断到内核电压及模拟输入输出电压上电完成后，上电复位模块212向电源管理控制器22及振荡器23传送一个上电复位完成的信号(可以por_n信号表示)，电源管理控制器22及振荡器23收到por_n信号后，通过采用振荡器23的定时功能，在延迟时间T1后，启动电源管理模块21对字线驱动模块31的上电，且采用内核电压的大小对字线驱动模块31上电。
在具体设置时，参考图2，电源管理模块21还可以包括与带隙基准模块211的输出端连接且用于给字线驱动模块31供的第一LDO213，其中，第一LDO213用于给字线驱动模块31提供不同的电压信号，且第一LDO213与带隙基准模块211的输出端连接，从而获得精准的基准参考电压，产生出精准的输出电源，从而提高SRAM模块30的运行速度。应当注意的是，上述第一LDO213模块并不限于与带隙基准模块211的输出端连接的方式，其还可以直接与模拟输入输出电压的输出端连接。
继续参考图1及图2，电源管理模块21还包括与第一LDO213的输出端连接的开关模块214，开关模块214的供电电压之一为内核电压，以给字线驱动模块31提供稳定的内核电压。其中，第一LDO213为现有技术中常规的低压差线性稳压器。在需要调整字线驱动模块31的输入电压(可以VCC_WLDR表示)，电源管理控制器22可以向第一LDO213传送改变字线驱动模块31的输入电压(VCC_WLDR)，使第一LDO213与开关模块214及内核电压共同配合，以提供给字线驱动模块31不同的输入电压。参考图2及图3，电源管理控制器22及振荡器23收到por_n信号后，通过采用振荡器23的定时功能，在延迟时间T1后，先第一LDO213传送一个启动电源管理模块21对字线驱动模块31的上电的信号(可以por_erase_n表示)。应当理解的是，上述仅仅示出了电源管理模块21给字线驱动模块31供电的一种方式，除此之外，还可以采用其他的方式。
参考图1、图2及图3，在电源管理控制器22及振荡器23在控制电源管理模块21对字线驱动模块31完成上电后，电源管理控制器22及振荡器23控制电源管理模块21以设定电压(可以VCC_SRAM表示)对SRAM阵列33上电；其中，设定电压(以图3中的V2表示设定电压)大于内核电压(以图3中的VCC表示内核电压)。通过采用SRAM阵列33的供电电压(设定电压)大于内核电压，提高SRAM模块30的运行速度。
在具体实现电源管理模块21对SRAM阵列33供电时，参考图2，电源管理模块21还包括与带隙基准模块211连接且用于给SRAM阵列33供电的第二LDO215。具体的，第二LDO215与带隙基准模块211的输出端连接，且第二LDO215的输出端与SRAM阵列33连接，以给SRAM阵列33供电。参考图2，电源管理控制器22可以先第二LDO215传送改变第二LDO215的输出电压的信号，以打开第二LDO215或关闭第二LDO215，以实现对SRAM模块30的打开与关闭。甚至还可以传送改变第二LDO215的输出电压的信号，以改变SRAM阵列33的输入电压。在具体确定SRAM阵列33的输入电压时，设定电压的大小可以随FPGA芯片10的结温的升高而降低(其中，FPGA芯片10的结温是指FPGA芯片10内部的温度)，从而保证FPGA芯片10的运行速度和可靠性。通过在电源管理模块21中设计了两套LDO分别给SRAM模块30中的WLDR(字线驱动模块31)和SRAM阵列33提供不同可配置的电源电压。且两套LDO从带隙基准模块211获得精准的基准参考电压，产生出精准的输出电源，提高SRAM模块30的运行速度。具体的过程如图2及图3所示，在电源管理模块21对字线驱动模块31上电完成后，电源管理控制器22及振荡器23通过采用定时功能的方式，在延时T3后向第二LDO215传送一个启动电源管理模块21对SRAM阵列33上电的信号(可以por_sram_n表示)。
参考图2及图3，电源管理控制器22及振荡器23还用于对SRAM阵列33上电完成后，对SRAM阵列33清零前，控制电源管理模块21上拉字线驱动模块31的供电电压至不小于设定电压；且电源管理模块21对SRAM阵列33清零时，字线驱动模块31的供电电压不小于设定电压。具体的，参考图2及图3，在电源管理模块21对SRAM阵列33上电完成后，也即预清零阶段结束，此时，电源管理控制器22及振荡器23运用其时钟控制功能，在延时T3后，向第一LDO213传送一个确定预清零阶段结束的信号(可以rst_n表示)。如图2及图3所示，在电源管理模块21对SRAM阵列33上电完成后，第一LDO213收到预清零阶段完成的信号后，上拉字线驱动模块31的供电电压不小于设定电压，以图3中的V1表示上拉后的电压，其中，V1≥V2。具体的，可以使字线驱动模块31的供电电压等于设定电压，也可以使字线驱动模块31的供电电压大于设定电压。保证SRAM模块30的字线驱动模块31的输出状态稳定。
另外，在预清零阶段结束时，电路管理模块21也完成了对位线驱动模块32的上电，使位线驱动模块32内部的寄存器复位。
参考图1、图2及图3，电源管理控制器22及振荡器23还与FPGA芯片10中的控制电路连接，FPGA芯片10中的控制电路可以给电源管理控制器22及振荡器23发送清零信号(可以erase表示)、编程信号(可以prog_on表示)、以及读取信号(可以read_on表示)。
以图2及图3为例，在电源管理控制器22及振荡器23收到FPGA芯片10中的控制电路发出的清零信号时，此时，电源管理控制器22及振荡器23距离预清零阶段完成具有T4时间的延迟，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30进行清零。在清零时，由于字线驱动模块31的供电电压不小于SRAM阵列33的设定电压，其相对现有技术中仍然采用内核电压作为清零电压的方式，运行速度较快。
参考图2及图3，电源管理控制器22及振荡器23还用于在SRAM模块30完成清零后，控制电源管理模块21对SRAM模块30编程；且电源管理模块21对SRAM模块30编程时，字线驱动模块31的供电电压不小于设定电压，具体的，字线驱动模块31的供电电压可以等于设定电压，也可以大于设定电压，以保证SRAM可以正常写入。具体的，在电源管理控制器22及振荡器23收到FPGA芯片10的控制电路传送的编程信号后，电源管理控制器22控制电源管理电路对SRAM阵列33进行编程。
继续参考图2及图3，电源管理控制器22及振荡器23还用于在电源管理模块21对SRAM模块30编程后，控制电源管理模块21对SRAM模块30读取；电源管理控制器22及振荡器23还用于在电源管理模块21对SRAM模块30编程后且读取前，控制电源管理模块21下拉字线驱动模块31的供电电压至内核电压。保证SRAM模块30能够正常读取。具体的，如图2及图3所示，在电源管理控制器22及振荡器23收到FPGA芯片10的控制电路传送的编程信号后，电源管理控制器22控制电源管理电路对SRAM阵列33进行编程。在电源管理控制器22及振荡器23收到FPGA芯片10的控制电路传送的读写信号后，电源管理控制器22及振荡器23向电源管理模块21传送一个vddt_n信号，以控制电源管理模块21下拉字线驱动模块31的供电电压至内核电压。在延迟时间T5后，字线驱动模块31的供电电压下降至内核电压，保证SRAM模块30能够正常读取。
在设置上述的电源管理控制器22时，参考图2，电源管理控制器22包括有三个延时单元221及一个逻辑控制单元222，逻辑控制单元222还与FPGA芯片10中的控制电路连接，以接收FPGA芯片10的控制电路传送过来的不同的控制信号(具体可以为清零信号、编程信号、读取信号)。继续参考图2，三个延时单元221及逻辑控制单元222分别与振荡器23连接，以在不同的时间向电源管理模块21传送不同的控制信号，具体的控制信号参考上电的描述，在此不再赘述。应当理解的是，图2仅仅示出了设置电源管理控制器22的一种方式，除此之外，还可以采用其他可以接收FPGA芯片10的控制电路传送的控制信号，且可以在不同时间向电源管理模块21传送不同的控制信号的装置。
通过设置上电复位模块212判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块212判断内核电压及模拟输入输出电压完成上电后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30上电；在SRAM模块30完成上电后，控制电源管理电路对SRAM模块30清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
另外，本发明实施例还提供了一种FPGA芯片10，该FPGA芯片10包括SRAM模块30及上述任意一种电源管理系统20。通过设置上电复位模块212判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块212判断内核电压及模拟输入输出电压完成上电后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30上电；在SRAM模块30完成上电后，控制电源管理电路对SRAM模块30清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
此外，本发明实施例还提供了一种上述SRAM模块30的电源管理系统20对应的电源管理方法，该电源管理方法包括：在上电复位模块212判断内核电压及模拟输入输出电压完成上电后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30上电；在电源管理模块21对SRAM模块30完成上电后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30清零。具体的步骤以及供电方式参考上述关于电源管理系统20的描述，在此不再赘述。
通过设置上电复位模块212判断内核电压及模拟输入输出电压是否完成上电；并在上电复位模块212判断内核电压及模拟输入输出电压完成上电后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM模块30上电；在SRAM模块30完成上电后，控制电源管理电路对SRAM模块30清零。通过采用先上电，之后再清零的方式，使内部各个电源的上电顺序明确，可避免上电与清零同时进行时，不能同时完成，导致内部逻辑混乱的情形，从而减小芯片的功耗。
在对SRAM模块30供电时，电源管理控制器22及振荡器23控制电源管理模块21以内核电压对字线驱动模块31上电；电源管理控制器22及振荡器23在字线驱动模块31完成上电后，控制电源管理模块21以设定电压对SRAM阵列33上电；其中，设定电压大于内核电压。具体法供电方式参考上述的描述，在此不再赘述。通过采用SRAM阵列33的供电电压(设定电压)大于内核电压，提高SRAM模块30的运行效率。且通过采用先对字线驱动模块31先供电，后对SRAM阵列33后供电的方式，保证SRAM阵列33在上电过程中不会出现大电流的现象，便于将数据锁存到SRAM阵列33中。
其中电源管理控制器22及振荡器23控制电源管理模块21以设定电压对SRAM阵列33上电具体为：电源管理控制器22及振荡器23控制电源管理模块21的第二LDO215以设定电压对SRAM阵列33上电，以便于对SRAM阵列33上电，及保证对SRAM阵列33供应稳定的电压电源，提高SRAM模块30的运行速度。具体的步骤参考上述的描述，在此不再赘述。
上述电源管理方法还包括：在电源管理模块21对SRAM阵列33上电完成后，对SRAM阵列33清零前，电源管理控制器22及振荡器23控制电源管理模块21上拉字线驱动模块31的供电电压至不小于设定电压；且电源管理模块21对SRAM阵列33清零时，字线驱动模块31的供电电压不小于设定电压。具体的设置方式及流程参考上述的描述，在此不再赘述。通过在清零前，上拉字线驱动模块31的供电电压不小于设定电压，保证SRAM模块30的字线驱动模块31的输出状态稳定。
电源管理控制器22及振荡器23控制电源管理模块21上拉字线驱动模块31的供电电压至不小于设定电压具体为：电源管理控制器22及振荡器23控制电源管理模块21的第一LDO213上拉字线驱动模块31的供电电压至不小于设定电压。具体的设置方式参考上述的描述，在此不再赘述。以便于对字线驱动模块31上电，及保证对字线驱动模块31供应稳定的电压电源，提高SRAM模块30的运行速度。
上述电源管理方法还包括：在电源管理模块21对SRAM模块30清零后，电源管理控制器22及振荡器23控制电源管理模块21对SRAM阵列33编程；且电源管理模块21对SRAM模块30编程时，字线驱动模块31的供电电压不小于设定电压，保证SRAM可以正常写入。具体的实现方式参考上述的描述，在此不再赘述。
上述电源管理方法还包括：在电源管理模块21对SRAM模块30编程后，电源管理控制器22及振荡器23控制电源管理模块21下拉字线驱动模块31的供电电压至内核电压；电源管理控制器22及振荡器23控制电源管理模块21对SRAM阵列33进行读取，且电源管理模块21对SRAM阵列33进行读取时，字线驱动模块31的供电电压等于内核电压。保证SRAM模块30能够正常读取。具体的方式参考上述的描述，在此不再赘述。

Claims (15)

1.一种SRAM模块的电源管理系统，应用于FPGA芯片中，其特征在于，所述电源管理系统包括：
用于给所述SRAM模块供电的电源管理模块，所述电源管理模块的供电电压包括内核电压和模拟输入输出电压，所述电源管理模块包括用于判断所述内核电压及所述模拟输入输出电压是否完成上电的上电复位模块；
电源管理控制器及振荡器，用于在所述上电复位模块判断所述内核电压及所述模拟输入输出电压完成上电后，控制所述电源管理模块对所述SRAM模块上电；所述电源管理控制器及振荡器还用于在所述SRAM模块完成上电后，控制所述电源管理电路对所述SRAM模块清零。
2.如权利要求1所述的电源管理系统，其特征在于，所述SRAM模块包括SRAM阵列、字线驱动模块及位线驱动模块；
所述电源管理模块对所述SRAM模块上电具体为：
所述电源管理控制器及振荡器控制所述电源管理模块以所述内核电压对所述字线驱动模块上电；
所述电源管理控制器及振荡器在所述字线驱动模块完成上电后，控制所述电源管理模块以设定电压对所述SRAM阵列上电；其中，所述设定电压大于所述内核电压。
3.如权利要求2所述的电源管理系统，其特征在于，所述电源管理控制器及振荡器还用于对所述SRAM阵列上电完成后，对所述SRAM阵列清零前，控制所述电源管理模块上拉所述字线驱动模块的供电电压至不小于所述设定电压；
且所述电源管理模块对所述SRAM阵列清零时，所述字线驱动模块的供电电压不小于所述设定电压。
4.如权利要求3所述的电源管理系统，其特征在于，所述设定电压的大小随所述FPGA芯片的结温的升高而降低。
5.如权利要求3所述的电源管理系统，其特征在于，所述电源管理模块还包括：
供电电压为所述模拟输入输出电压的带隙基准模块，所述上电复位模块与所述带隙基准模块的输出端连接；
与所述带隙基准模块的输出端连接且用于给所述字线驱动模块供的第一LDO；
与所述带隙基准模块连接且用于给所述SRAM阵列供电的第二LDO。
6.如权利要求3～5任一项所述的电源管理系统，其特征在于，所述电源管理控制器及振荡器还用于在所述SRAM模块完成清零后，控制所述电源管理模块对所述SRAM模块编程；
且所述电源管理模块对所述SRAM模块编程时，所述字线驱动模块的供电电压不小于所述设定电压。
7.如权利要求6所述的电源管理系统，其特征在于，所述电源管理控制器及振荡器还用于在所述电源管理模块对所述SRAM模块编程后，控制所述电源管理模块对所述SRAM模块读取；
所述电源管理控制器及振荡器还用于在所述电源管理模块对所述SRAM模块编程后且读取前，控制所述电源管理模块下拉所述字线驱动模块的供电电压至所述内核电压。
8.一种FPGA芯片，其特征在于，包括：
SRAM模块；
以及如权利要求1～7任一项所述的SRAM模块的电源管理系统。
9.一种如权利要求1所述的SRAM模块的电源管理系统对应的电源管理方法，其特征在于，包括：
在所述上电复位模块判断所述内核电压及所述模拟输入输出电压完成上电后，所述电源管理控制器及振荡器控制电源管理模块对所述SRAM模块上电；
在所述电源管理模块对所述SRAM模块完成上电后，所述电源管理控制器及振荡器控制所述电源管理模块对所述SRAM模块清零。
10.如权利要求9所述的电源管理方法，其特征在于，所述SRAM模块包括SRAM阵列、字线驱动模块及位线驱动模块；
所述电源管理模块对所述SRAM模块上电具体为：
所述电源管理控制器及振荡器控制所述电源管理模块以所述内核电压对所述字线驱动模块上电；
所述电源管理控制器及振荡器在所述字线驱动模块完成上电后，控制所述电源管理模块以设定电压对所述SRAM阵列上电；其中，所述设定电压大于所述内核电压。
11.如权利要求10所述的电源管理方法，其特征在于，所述电源管理控制器及振荡器控制所述电源管理模块以设定电压对所述SRAM阵列上电具体为：
所述电源管理控制器及振荡器控制所述电源管理模块的第二LDO以设定电压对所述SRAM阵列上电。
12.如权利要求10或11所述的电源管理方法，其特征在于，还包括：
在所述电源管理模块对所述SRAM阵列上电完成后，对所述SRAM阵列清零前，所述电源管理控制器及振荡器控制所述电源管理模块上拉所述字线驱动模块的供电电压至不小于所述设定电压；且所述电源管理模块对所述SRAM阵列清零时，所述字线驱动模块的供电电压不小于所述设定电压。
13.如权利要求12所述的电源管理方法，其特征在于，所述电源管理控制器及振荡器控制所述电源管理模块上拉所述字线驱动模块的供电电压至不小于所述设定电压具体为：
所述电源管理控制器及振荡器控制所述电源管理模块的第一LDO上拉所述字线驱动模块的供电电压至不小于所述设定电压。
14.如权利要求12所述的电源管理方法，其特征在于，还包括：
在所述电源管理模块对所述SRAM模块清零后，所述电源管理控制器及振荡器控制所述电源管理模块对所述SRAM阵列编程；且所述电源管理模块对所述SRAM模块编程时，所述字线驱动模块的供电电压不小于所述设定电压。
15.如权利要求14所述的电源管理方法，其特征在于，还包括：
在所述电源管理模块对所述SRAM模块编程后，所述电源管理控制器及振荡器控制所述电源管理模块下拉所述字线驱动模块的供电电压至所述内核电压；
所述电源管理控制器及振荡器控制所述电源管理模块对所述SRAM阵列进行读取，且所述电源管理模块对所述SRAM阵列进行读取时，所述字线驱动模块的供电电压等于所述内核电压。
CN202010095846.3A 2020-02-14 2020-02-14 一种sram模块的电源管理系统及电源管理方法、fpga芯片 Active CN111324191B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010095846.3A CN111324191B (zh) 2020-02-14 2020-02-14 一种sram模块的电源管理系统及电源管理方法、fpga芯片
PCT/CN2020/129082 WO2021159797A1 (zh) 2020-02-14 2020-11-16 一种sram模块的电源管理系统及电源管理方法、fpga芯片
US17/732,491 US11853145B2 (en) 2020-02-14 2022-04-28 Power source management system and power source management method for SRAM circuit, and FPGA chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010095846.3A CN111324191B (zh) 2020-02-14 2020-02-14 一种sram模块的电源管理系统及电源管理方法、fpga芯片

Publications (2)

Publication Number Publication Date
CN111324191A true CN111324191A (zh) 2020-06-23
CN111324191B CN111324191B (zh) 2022-05-31

Family

ID=71168915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010095846.3A Active CN111324191B (zh) 2020-02-14 2020-02-14 一种sram模块的电源管理系统及电源管理方法、fpga芯片

Country Status (3)

Country Link
US (1) US11853145B2 (zh)
CN (1) CN111324191B (zh)
WO (1) WO2021159797A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021159797A1 (zh) * 2020-02-14 2021-08-19 深圳市紫光同创电子有限公司 一种sram模块的电源管理系统及电源管理方法、fpga芯片

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114995550A (zh) * 2022-07-14 2022-09-02 西安交通大学 一种片上全集成温度调控系统构架

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060106990A1 (en) * 2004-11-18 2006-05-18 Benhase Michael T Apparatus, system, and method for flushing cache data
CN102034533A (zh) * 2011-01-11 2011-04-27 中国科学院半导体研究所 具有复位功能的静态随机存储单元
CN202475390U (zh) * 2011-10-24 2012-10-03 中兴通讯股份有限公司 一种实现多电源上电顺序控制的装置
CN105720958A (zh) * 2016-03-02 2016-06-29 深圳市同创国芯电子有限公司 Fpga芯片上电控制方法、电路及fpga芯片
CN108197063A (zh) * 2017-12-29 2018-06-22 西安智多晶微电子有限公司 Fpga的spi接口主动串行配置方法及装置
CN110135199A (zh) * 2019-05-09 2019-08-16 中国电子科技集团公司第五十八研究所 安全通用数字信号处理dsp芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097017A (zh) * 2014-05-20 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种sram存储单元、sram存储器及其控制方法
CN111324191B (zh) * 2020-02-14 2022-05-31 深圳市紫光同创电子有限公司 一种sram模块的电源管理系统及电源管理方法、fpga芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060106990A1 (en) * 2004-11-18 2006-05-18 Benhase Michael T Apparatus, system, and method for flushing cache data
CN102034533A (zh) * 2011-01-11 2011-04-27 中国科学院半导体研究所 具有复位功能的静态随机存储单元
CN202475390U (zh) * 2011-10-24 2012-10-03 中兴通讯股份有限公司 一种实现多电源上电顺序控制的装置
CN105720958A (zh) * 2016-03-02 2016-06-29 深圳市同创国芯电子有限公司 Fpga芯片上电控制方法、电路及fpga芯片
CN108197063A (zh) * 2017-12-29 2018-06-22 西安智多晶微电子有限公司 Fpga的spi接口主动串行配置方法及装置
CN110135199A (zh) * 2019-05-09 2019-08-16 中国电子科技集团公司第五十八研究所 安全通用数字信号处理dsp芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021159797A1 (zh) * 2020-02-14 2021-08-19 深圳市紫光同创电子有限公司 一种sram模块的电源管理系统及电源管理方法、fpga芯片

Also Published As

Publication number Publication date
US11853145B2 (en) 2023-12-26
CN111324191B (zh) 2022-05-31
WO2021159797A1 (zh) 2021-08-19
US20220283626A1 (en) 2022-09-08

Similar Documents

Publication Publication Date Title
KR100471185B1 (ko) 내부 공급 전압의 파워-업 기울기를 제어하기 위한 내부전압 변환기 구조
US11853145B2 (en) Power source management system and power source management method for SRAM circuit, and FPGA chip
CN101471127B (zh) 半导体存储器件和用于半导体存储器件的复位方法
US8184498B2 (en) Semiconductor memory device
US6031781A (en) Semiconductor memory device allowing high-speed activation of internal circuit
US7016250B2 (en) Voltage regulator and data path for a memory device
US9142280B1 (en) Circuit for configuring external memory
US20070086249A1 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
CN116364141A (zh) 空闲模式操作期间的低功耗时钟注入
US9455692B2 (en) Semiconductor device and semiconductor system including the same
JP2010192042A (ja) 半導体装置及びこれを備えるデータ処理システム
KR102300824B1 (ko) 반도체 기억 장치 및 플래쉬 메모리의 동작 방법
KR100825021B1 (ko) 내부전압 생성기
JP2015049920A (ja) 半導体装置
US6072723A (en) Method and apparatus for providing redundancy in non-volatile memory devices
CN110853684A (zh) 用于向包含易失性存储器单元的半导体芯片供应电力供应电压的设备
JP7490786B2 (ja) 制御回路及び半導体メモリ
KR102504288B1 (ko) 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법
CN109285578B (zh) 包括动态电压和频率缩放开关的存储器件及其操作方法
CN106935268B (zh) 一种非易失性存储器双电源管理电路
CN116662227A (zh) 与时钟同步有关的存储系统
KR20220139063A (ko) 클럭 신호 처리 회로, 반도체 장치 및 반도체 시스템
KR100630670B1 (ko) 소프트 이레이즈를 방지하는 워드라인 전압 발생기 및이를 구비하는 플래쉬 메모리 장치
CN116844601A (zh) 控制电路以及半导体存储器
KR20040091980A (ko) 반도체소자의 리프레시동작에서의 티알에이에스(ｔＲＡＳ)조절방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant