CN109684251A - 一种芯片io数据的处理方法及一种芯片 - Google Patents

一种芯片io数据的处理方法及一种芯片 Download PDF

Info

Publication number
CN109684251A
CN109684251A CN201910027162.7A CN201910027162A CN109684251A CN 109684251 A CN109684251 A CN 109684251A CN 201910027162 A CN201910027162 A CN 201910027162A CN 109684251 A CN109684251 A CN 109684251A
Authority
CN
China
Prior art keywords
chip
mode
data
interface
spi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910027162.7A
Other languages
English (en)
Inventor
黄苏芳
吴博强
李婷
周杨凡
付超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Hi Tech Ltd By Share Ltd
Original Assignee
Hangzhou Hi Tech Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Hi Tech Ltd By Share Ltd filed Critical Hangzhou Hi Tech Ltd By Share Ltd
Priority to CN201910027162.7A priority Critical patent/CN109684251A/zh
Publication of CN109684251A publication Critical patent/CN109684251A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Abstract

本申请提供一种芯片IO数据的处理方法，所述芯片包括UART模式和SPI模式，该处理方法包括：当接收到IO数据时，判断所述IO数据是否包括预设特定数据；若是，所述芯片维持预设模式不变并处理所述IO数据；所述预设模式为所述UART模式和所述SPI模式中任一模式；若否，所述芯片从所述预设模式切换至另一模式处理所述IO数据。通过在芯片分别内置UART模块和SPI模块，通过在芯片上电后根据接收到的IO数据识别相应的模式，从而无需使用2颗不同通讯接口的芯片，更易满足当下市场需求，方便计量芯片的库存管理，降低备货成本和管理成本。本申请还提供一种芯片，具有上述有益效果。

Description

一种芯片IO数据的处理方法及一种芯片
技术领域
本申请涉及计量芯片领域，特别涉及一种芯片IO数据的处理方法及一种芯片。
背景技术
目前，一些电能计量芯片(非SoC)，通讯接口主要有以下两种，UART与SPI。设计新一代电能计量芯片，希望同时支持UART与SPI，让芯片使用范围更加广，替代性更强。
技术背景：目前市面上计量芯片有SPI接口的，有UART接口的，不能统一。芯片厂家一般都分别设计这两种接口的芯片，以适应不同的市场需求。现在流片费用很高，设计两颗不同通讯接口的芯片，流片费用直接加倍。后期ATE测试、仓库备货等费用都是直接加倍。
发明内容
本申请的目的是提供一种芯片IO数据的处理方法及一种芯片，解决了现有计量芯片无法同时支持SPI接口和UART接口的问题。
为解决上述技术问题，本申请提供一种芯片IO数据的处理方法，所述芯片包括UART模式和SPI模式，所述处理方法包括：
当接收到IO数据时，判断所述IO数据是否包括预设特定数据；
若是，所述芯片维持预设模式不变并处理所述IO数据；所述预设模式为所述UART模式和所述SPI模式中任一模式；
若否，所述芯片从所述预设模式切换至另一模式处理所述IO数据。
其中，当所述预设模式为SPI模式时，还包括：
所述芯片向预设地址写第一预设指令，以便进入所述SPI模式。
其中，若所述IO数据不包括预设特定数据，且所述预设模式为所述SPI模式时，所述芯片从所述预设模式切换至另一模式处理所述IO数据包括：
所述芯片利用复位电路从所述SPI模式切换至UART模式后处理所述IO数据。
其中，还包括：
向预设寄存器写入第二预设指令，在第一预设时间后所述芯片复位至初始状态。
其中，还包括：
当所述芯片的MOSI引脚持续输入低电平时，在第二预设时间后所述芯片复位至初始状态。
其中，所述芯片处于所述SPI模式时，还包括：
判断每两个时钟信号的上升沿时间差是否大于第三预设时间；
若是，进行超时计数并禁止MOSI复位。
其中，若所述芯片为四线芯片，则所述芯片中TX接口与MISO接口均用于输出，RX接口与MOSI接口、A0接口与SPCK接口、A1接口与SPCS接口两两一组均用于输入。
其中，若所述芯片为三线芯片，所述A1接口和所述SPCS接口内部接地。
其中，若所述芯片为两线芯片，所述A1接口和所述SPCS接口内部接地，所述TX接口与所述RX接口内部短接，所述MISO与所述MOSI内部短接。
本申请还提供一种芯片，包括UART模块和SPI模块，所述SPI模块或所述UART模块用于判断所述芯片接收到的IO数据是否包括预设特定数据，并在判断为是时进入预设模块以处理所述IO数据；若所述SPI模块或所述UART模块判断为否时切换至另一模块后处理所述IO数据。
本申请所提供的一种芯片IO数据的处理方法，所述芯片包括UART模式和SPI模式，该处理方法包括：当接收到IO数据时，判断所述IO数据是否包括预设特定数据；若是，所述芯片维持预设模式不变并处理所述IO数据；所述预设模式为所述UART模式和所述SPI模式中任一模式；若否，所述芯片从所述预设模式切换至另一模式处理所述IO数据。
通过在芯片分别内置UART模块和SPI模块，通过在芯片上电后根据接收到的IO数据识别相应的模式，从而无需使用2颗不同通讯接口的芯片，更易满足当下市场需求，方便计量芯片的库存管理，降低备货成本和管理成本。本申请还提供一种芯片，具有上述有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种芯片IO数据的处理方法的流程图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参考图1，图1为本申请实施例所提供的一种芯片IO数据的处理方法的流程图，该处理方法包括：
S101：当接收到IO数据时，判断IO数据是否包括预设特定数据；若是，进入S102；若否，进入S103；
本步骤旨在芯片接收到IO数据时，先对IO数据进行读取，判断该IO数据是否包含一个预设特定数据。预设特定数据的作用是用于表示该IO数据应在何种模式下处理。在此对于该预设特定数据的具体内容和形式不作限定，例如以帧头的特别标志位或者其他数据帧作为预设特定数据。
未接收到IO数据时，芯片位于初始状态。芯片内部同时存在UART模块和SPI模块，二者在未接收到IO数据时，均处于工作状态，均可接收IO数据。
S102：芯片维持预设模式不变并处理所述IO数据；
预设模式为UART模式和SPI模式中任一模式；
芯片在封装时需要确定某一种模式为预设模式，该预设模式可以为UART模式，也可以为SPI模式，具体在封装芯片时可以确定，通常根据芯片的主要使用环境确定预设模式。预设模式也可以理解为默认模式。
SPI接口的全称是"Serial Peripheral Interface"，意为串行外围接口。SPI接口主要应用在EEPROM、FLASH、实时时钟、AD转换器，还有数字信号处理器和数字信号解码器之间。SPI接口是在CPU和外围低速器件之间进行同步串行数据传输，在主器件的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信，数据传输速度总体来说比I2C总线要快，速度可达到Mbps级别。计量芯片的SPI接口是一个标准的4线或3线SPI接口。SPI采用低字节先发，高位先发。SPI读取寄存器时，最大速度可为系统时钟的1/4。四线通过SPCN拉低，以便通讯开始。三线SPI通讯时，需要每次通信前，时钟线拉低大于400us，保证正确识别一帧数据的起始。
SPI接口通讯主要包括四种接口信号：(1)MOSI–主器件数据输出，从器件数据输入；(2)MISO–主器件数据输入，从器件数据输出；(3)SCLK–时钟信号，由主器件产生,最大为fPCLK/2，从模式频率最大为fCPU/2(4)NSS–从器件使能信号，由主器件控制，有的IC会标注为CS(Chip select)。
UART接口主要包括RX(接收数据pin)、TX(发送数据pin)、A1(供电pin)和A0(接地pin)。与步骤S103相同的是，本步骤中的UART模式同样指可进行UART通讯，意即指支持UART通信协议。
需要说明的是，IO数据是否包括预设特定数据，维持预设模式不变并处理IO数据。对于SPI模式而言，指此时可进行SPI通讯，进行SPI读写。具体的，可以在待机状态时向预设地址写第一预设指令，然后切换至SPI模式后处理IO数据。容易理解的是，预设地址和第一预设指令均不作限定，应由本领域技术人员基于SPI接口的标准根据实际通讯需求作相应设定，例如可以向0x7F地址写0x5A7896B4。
S103：芯片从预设模式切换至另一模式处理后所述IO数据。
当IO数据不包含预设特定数据时，意味着该IO数据无法以预设模式处理，需要切换至另一模式后处理IO数据。通常，可以利用复位电路切换至另一模式。
本申请实施例通过在芯片分别内置UART模块和SPI模块，通过在芯片上电后根据接收到的IO数据识别相应的模式，从而无需使用2颗不同通讯接口的芯片，更易满足当下市场需求，方便计量芯片的库存管理，降低备货成本和管理成本。
容易想到的是，当预设模式为SPI模式时，若此时接收到的IO数据需要以UART模式处理，即IO数据不包括预设特定数据，此时利用复位电路从SPI模式切换至UART模式后处理IO数据。
复位电路是一种用来使电路恢复到起始状态的电路结构，在此对于芯片中的复位电路的具体形式不作限定，通常复位电路可以利用电阻和电容组合得到，当然还可以采用包括三极管的复位电路，或是使用复位芯片实现复位，并在复位后切换模式。
基于本实施例和上述实施例，本申请提供的另一种芯片IO数据的处理方法，即将SPI模式设为预设模式，此时该处理方法可以如下：
S201：当接收到IO数据时，判断IO数据是否包括预设特定数据；若是，进入S203；若否，进入S202；
S202：芯片从UART模式切换至SPI模式后处理IO数据；
S203：直接处理IO数据。
可以看出，本实施例旨在强调若接收到IO数据时，芯片已经处于UART模式或者SPI模式时，通过预设特定数据判断IO数据是否需要以SPI模式处理，若是，则进一步确定当前芯片的模式。显然，若已经是SPI模式，则可以直接处理，若不是则还需要在复位后切换至UART模式后处理IO数据。
本申请提供的一种芯片可以选择支持上电复位、软件复位和IO口复位中的一种或任几种的组合，不必采用现有芯片的外部复位按键。上电复位为最基础的复位方式，在此不作赘述。容易理解的是，每一种复位方法均可应用至两种模式。
具体的，软件复位方法时，向预设寄存器写入第二预设指令，在第一预设时间后芯片复位至待机状态。在此对于第二预设指令和第一预设时间不作具体限定。例如，在进行实际软件复位时，可以通过外部MCU通过SPI通讯或UART通讯向寄存器SFTRST(0x01BF)写入0x4572BEAF，使芯片内部产生复位，650μs即第一预设时间后，系统退出复位状态，进入初始状态。
硬件复位，即IO口复位：通过拉低一个输入IO口。当芯片的MOSI引脚持续输入低电平时，在第二预设时间后芯片复位至待机状态。在此对于第二预设时间同样不作具体限定。例如，当RX(MOSI)引脚持续输入70ms的低电平时，计量芯片内部会产生复位。之后，RX引脚输入高电平，900μs后，系统退出复位状态，进入初始状态。利用RX(MOSI)管腿复位芯片，可以无需借助外部复位管腿，避免占用过多IO口。
UART RX下降沿开始接收数据，平时RX保持高电平。
进一步，芯片处于SPI模式时，还可以判断每两个时钟信号的上升沿时间差是否大于第三预设时间；若是，进行超时计数并禁止MOSI复位。
SPI的MOSI在空闲时，并不确定是高电平还是低电平。第三预设时间同样不作限定，通常对于SPI接口而言，第三预设时间为20ms。由于存在SPI的超时机制，通信时，每两个SPCK(串行时钟线)的上升沿之间的时间需小于20ms，否则认为发生一次SPI超时。超时发生后，SPI模块被复位，芯片恢复到待机状态。MOSI复位时候，需要保证SPCS拉低，每两个SPCK的上升沿之间的时间需小于20ms，MOSI拉低70ms。SPISC管腿为高电平的时，系统不会复位。SPI不通信时(每两个SPCK的上升沿之间的时间需大于20ms)，超时计数仍然工作，防止MOSI复位。
下面对于本申请提供的一种芯片进行说明：
本申请提供的一种芯片，包括UART模块和SPI模块，SPI模块或UART模块用于判断芯片接收到的IO数据是否包括预设特定数据，并在判断为是时进入预设模块以处理IO数据；若SPI模块或UART模块判断为否时切换至另一模块后处理IO数据。
优选的，该芯片中还可以包括复位电路，即当SPI模块或UART模块判断为否时通过复位电路切换至另一模块后处理IO数据。
本申请提供的一种芯片可以支持四线、三线和两线，下面分别对本申请提供的四线芯片、三线芯片和两线芯片进行说明：
参见下表1，若芯片为四线芯片，则芯片中TX接口与MISO接口均用于输出，RX接口与MOSI接口、A0接口与SPCK接口、A1接口与SPCS接口两两一组均用于输入。
表1计量芯片的SPI与UART的硬件接口四线设计表
UART接口 SPI接口 输入/输出
TX MISO 输出
RX MOSI 输入
A0 SPCK 输入
A1 SPCS 输入
参见下表2，若芯片为三线芯片，A1接口和SPCS接口需要内部接地，其他不作变化。
表2计量芯片的SPI与UART的硬件接口三线设计表
UART接口 SPI接口 输入/输出
TX MISO 输出
RX MOSI 输入
A0 SPCK 输入
A1(内部接地) SPCS(内部接地) 输入
参见下表3，若芯片为两线芯片，不仅A1接口和SPCS接口内部接地，还需要TX接口与RX接口内部短接，MISO与MOSI内部短接
表3计量芯片的SPI与UART的硬件接口两线设计表
UART接口 SPI接口 输入/输出
TX与RX内部短接 MISO与MOSI内部短接 输出/输入
A0 SPCK 输入
A1(内部接地) SPCS(内部接地) 输入
由上述内容可以看出，本申请提供的一种芯片，可以根据需求同时支持四线、三线和两线，当然，该芯片需要将两种接口封装。
容易理解的是，本申请的提供的芯片由于集成了UART接口和SPI接口，因此UART接口和SPI接口各自的通讯异常处理均与现有技术出现通讯异常时相同，在此不作赘述。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的系统而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种芯片IO数据的处理方法，其特征在于，所述芯片包括UART模式和SPI模式，所述处理方法包括：
当接收到IO数据时，判断所述IO数据是否包括预设特定数据；
若是，所述芯片维持预设模式不变并处理所述IO数据；所述预设模式为所述UART模式和所述SPI模式中任一模式；
若否，所述芯片从所述预设模式切换至另一模式处理所述IO数据。
2.根据权利要求1所述的处理方法，其特征在于，当所述预设模式为SPI模式时，还包括：
所述芯片向预设地址写第一预设指令，以便进入所述SPI模式。
3.根据权利要求2所述的处理方法，其特征在于，若所述IO数据不包括预设特定数据，且所述预设模式为所述SPI模式时，所述芯片从所述预设模式切换至另一模式处理所述IO数据包括：
所述芯片利用复位电路从所述SPI模式切换至所述UART模式后处理所述IO数据。
4.根据权利要求1所述的处理方法，其特征在于，还包括：
向预设寄存器写入第二预设指令，在第一预设时间后所述芯片复位至初始状态。
5.根据权利要求4所述的处理方法，其特征在于，还包括：
当所述芯片的MOSI引脚持续输入低电平时，在第二预设时间后所述芯片复位至初始状态。
6.根据权利要求1所述的处理方法，其特征在于，所述芯片处于所述SPI模式时，还包括：
判断每两个时钟信号的上升沿时间差是否大于第三预设时间；
若是，进行超时计数并禁止MOSI复位。
7.根据权利要求1所述的处理方法，其特征在于，若所述芯片为四线芯片，则所述芯片中TX接口与MISO接口均用于输出，RX接口与MOSI接口、A0接口与SPCK接口、A1接口与SPCS接口两两一组均用于输入。
8.根据权利要求7所述的处理方法，其特征在于，若所述芯片为三线芯片，所述A1接口和所述SPCS接口内部接地。
9.根据权利要求8所述的处理方法，其特征在于，若所述芯片为两线芯片，所述A1接口和所述SPCS接口内部接地，所述TX接口与所述RX接口内部短接，所述MISO与所述MOSI内部短接。
10.一种芯片，其特征在于，包括UART模块和SPI模块，所述SPI模块或所述UART模块用于判断所述芯片接收到的IO数据是否包括预设特定数据，并在判断为是时进入预设模块以处理所述IO数据；若所述SPI模块或所述UART模块判断为否时切换至另一模块后处理所述IO数据。
CN201910027162.7A 2019-01-11 2019-01-11 一种芯片io数据的处理方法及一种芯片 Pending CN109684251A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910027162.7A CN109684251A (zh) 2019-01-11 2019-01-11 一种芯片io数据的处理方法及一种芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910027162.7A CN109684251A (zh) 2019-01-11 2019-01-11 一种芯片io数据的处理方法及一种芯片

Publications (1)

Publication Number Publication Date
CN109684251A true CN109684251A (zh) 2019-04-26

Family

ID=66193265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910027162.7A Pending CN109684251A (zh) 2019-01-11 2019-01-11 一种芯片io数据的处理方法及一种芯片

Country Status (1)

Country Link
CN (1) CN109684251A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286854A (zh) * 2020-10-12 2021-01-29 杭州德旺信息技术有限公司 Uart接口和spi接口的复用系统、方法及存储介质
CN115017095A (zh) * 2022-08-05 2022-09-06 微传智能科技（常州）有限公司 电流输出型ak协议轮速芯片通信系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201917610U (zh) * 2010-12-28 2011-08-03 利尔达科技有限公司 一种电能计量装置
CN105182210A (zh) * 2015-09-29 2015-12-23 中国电力科学研究院 一种计量芯片测试装置的通用接口及其实现方法
CN105703487A (zh) * 2016-04-14 2016-06-22 苏州超盛智能科技有限公司 一种智能用电系统的智能控制器
CN106649166A (zh) * 2016-12-30 2017-05-10 湖北三江航天红峰控制有限公司 一种基于统一接口的通用型惯组数据处理系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201917610U (zh) * 2010-12-28 2011-08-03 利尔达科技有限公司 一种电能计量装置
CN105182210A (zh) * 2015-09-29 2015-12-23 中国电力科学研究院 一种计量芯片测试装置的通用接口及其实现方法
CN105703487A (zh) * 2016-04-14 2016-06-22 苏州超盛智能科技有限公司 一种智能用电系统的智能控制器
CN106649166A (zh) * 2016-12-30 2017-05-10 湖北三江航天红峰控制有限公司 一种基于统一接口的通用型惯组数据处理系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112286854A (zh) * 2020-10-12 2021-01-29 杭州德旺信息技术有限公司 Uart接口和spi接口的复用系统、方法及存储介质
CN115017095A (zh) * 2022-08-05 2022-09-06 微传智能科技（常州）有限公司 电流输出型ak协议轮速芯片通信系统及方法

Similar Documents

Publication Publication Date Title
CN101329663B (zh) 一种实现片上系统管脚分时复用的装置及方法
JP6074052B2 (ja) 仮想ｇｐｉｏ
CN103095855B (zh) I2c通信接口装置
CN102622044B (zh) 主机板及其pcie端口动态配置方法
CN100480923C (zh) I2c总线从控制器软实现方法
TWI443497B (zh) 主機裝置、ｕｓｂ的接口模組與其電源管理方法
US20200042034A1 (en) Using a stuttered clock signal to reduce self-induced voltage noise
CN109684251A (zh) 一种芯片io数据的处理方法及一种芯片
CN103870429A (zh) 基于嵌入式gpu的高速信号处理板
CN101183347A (zh) 一种自适应速率匹配总线的桥接电路
CN103488600A (zh) 通用从机同步串行接口电路
CN105512085A (zh) 一种信息处理方法与电子设备
CN107870884B (zh) 数据传输器件以及无线通信电路
CN101299207A (zh) 微处理器系统总线与微处理器接口总线转换装置及方法
CN205540550U (zh) 基于数字电源的atx电源转换结构
CN104077258A (zh) SPI与Localbus的互通方法及其应用
CN1879096A (zh) 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置
CN103678056A (zh) 一种pcie总线设备控制功能的测试方法
CN205809774U (zh) 一种服务器及其内部的服务器主板
CN104679123A (zh) 主机板及其数据烧录方法
WO2021042836A1 (zh) 一种去除毛刺的方法、装置及状态机
CN201378316Y (zh) 通用输入/输出接口扩展电路和具有该电路的移动终端
CN204706031U (zh) 串行外设接口spi总线电路以及电子设备
CN107948747A (zh) 电源管理方法及单元、电视机
KR101139135B1 (ko) Ｉ２ｃ 또는 단일 와이어 브로드캐스트 인터페이스를 위한구성 가능한 데이터 포트

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190426

RJ01 Rejection of invention patent application after publication