CN1879096A - 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置 - Google Patents

从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置 Download PDF

Info

Publication number
CN1879096A
CN1879096A CNA2003801107063A CN200380110706A CN1879096A CN 1879096 A CN1879096 A CN 1879096A CN A2003801107063 A CNA2003801107063 A CN A2003801107063A CN 200380110706 A CN200380110706 A CN 200380110706A CN 1879096 A CN1879096 A CN 1879096A
Authority
CN
China
Prior art keywords
bus
ahb
signal
ebi
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801107063A
Other languages
English (en)
Inventor
熊小昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Publication of CN1879096A publication Critical patent/CN1879096A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

本发明提供了一种从AMBA AHB总线协议到i960－like总线协议的总线接口转换装置，包括：AHB接口，用于完成AMBA AHB总线协议的接口处理；i960－like接口，用于完成i960－like总线协议的接口处理；主控制器，用于完成所述AHB接口和所述i960－like接口之间的总线协议的转换。其中，所述AHB接口包括：AHB总线信号寄存模块，用于完成对来自AMBA AHB总线的控制信号进行判断和寄存；及AHB总线信号响应模块，用于产生相应的AMBAAHB总线协议的应答指示信号。

Description

从 AMBA AHB总线协议到 i 960- 1 i ke总线协议 的总线接口转换装置
技术领域
本发明涉及集成电路设计领域中的数字接口转换的设计， 尤其涉及基 于 ARM 嵌入式微处理器应用设计领域中的 AMBA AHB 总线协议到 i960-Iike总线协议的总线接口转换装置。 背景技术
在集成电 域， 每颗芯片或者设备均具有和外界通讯的接口， 由于 技术、 市场和其他历史原因， 各种芯片设备遵循不同的协议标准或者总线 规范。 当具有不同接口的芯片或者设备需要相互连接通讯时， 接口转换或 者协议转换成为必不可少的步骤。 AMBA AHB总线协议由于自身固有的 优点，现在已经随着嵌入式 CPU核的提供者 ARM公司在嵌入式 RISC微 处理器领域的异军突起而在业界迅速流行开来， AMBA AHB总线协议是 一个开放标准， 已成为片上系统 SoC构建和 IP库开发的事实标准。 i960 是 Intel公司为嵌入式应用而提供的一系列微处理器，现在已经有众多.的接 口设备基于 i960或者 i960-Hke总线接口协议。 现在业界早已有从 PCI协 议到 i960(或者 i960-like )的接口总线协议转换桥，但目前还没有从 AMBA AHB到 i960-like的接口总线协议的并且同时支持同频和不同频时钟的转 换控制器。
AMBA AHB总线协议基本传输方式见图 1， 图 2， 图 3。 其中图 1是 最基本的读写情况； 图 2是含等待的情况； 图 3是连续几个读写的情况。 i960-like总线协议见图 4, 图 5。 图 4是读操作情况， 图 5是写操作情况。 发明内容
本发明的目的在于提供一种从 AMBA AHB总线协议到 i960-Hke总线 协议的总线接口转换装置， 完成从 AMBAAHB总线到 i960-like总线的转 换， 支持 AMBAAHB总线接口和 i960-like总线接口在同频时钟下工作和 在不同频时钟下工作两种工作模式。
为了实现本发明的以上目的， 所采取的技术方案为：
一种从 AMBA AHB总线协议到 i960-like总线协议的总线接口转换装 置，包括: AHB接口，用于完成 AMBA AHB总线协试的接口处理； i960-like 接口， 用于完成 i960-like总线协议的接口处理; 主控制器， 用于完成所述 AHB接口和所述 i960-like接口之间的总线协议的转换。 其中， 所述 AHB 接口包括： AHB总线信号寄存模块，用于完成对来自 AMBA AHB总线的 控制信号的判断和寄存； AHB总线信号响应模块，用于产生相应的 AMBA AHB总线协议的应 旨示信号； 所述 i960-like接口包括： 总线接口复用 请求模块， 用于产生总线接口复用请求信号； 总线复用模块， 用于完成从 AHB输出到 i960-like的地址总线和从 AHB输出到 i960-like的数据总线的 复用。
优选地，所述 AHB总线信号寄存模块还包括： AHB总线写緩冲模块， 用于对来自 AHB总线的写数据和写地址进行緩存；所述 AHB总线写緩沖 模块包括两个緩冲区： 地址区和数据区； 所述 AHB总线写緩冲模块具有 使能端，可通过 AHB总线来配置所述 AHB总线写緩冲模块的地址区和数 据区的緩冲区大小。
优选地， 所述 AHB总线信号响应模块用于产生 AMBA AHB总线回 馈信号 HREADYout和 HRESP。
优选地， 所述 i960-like接口具有访问外部总线请求和响应的功能， 其 可以与一个总线接口复用控制器相连， 进行总线复用后再与 i960-like总线 相连； 所述 i960-like接口可以直接与 i960-Hke总线相连。
优选地， 所述总线接口复用请求模块根据来自所述主控制器的状态指 示信号确定是否向所述总线接口复用控制器发送总线请求信号， 并根据来 自 i960-like总线的应答信号决定是否停止向所述总线接口复用控制器发送 总线请求信号。 优选地， 所述总线复用模块的地址数据复用输出总线连接到所述顶层 互连逻辑模块， 并同 ADS-IN信号通过三态门复用为三态双向地址数据总 线信号。
优选地， 所述主控制器具有两个分别与 AHB总线时钟和 i960-like总 线时钟同频的时钟。
优选地， 所述 AHB总线的时钟频率可以是 i960-Iike总线时钟频率的 N倍， N为大于等于 1的自然数。
优选地， 所述主控制器具有一个状态机， 用于指示所述主控制器的当 前状态， 所述状态机具有三个状态： 空闲态、 读操作态和写操作态。
优选地，所述 i960-like接口的时钟可以配置为正常模式和低功耗模式， 在低功耗模式下， 所述 i960-like接口的时钟由所述总线接口复用请求模块 发送的总线请求信号动态控制， 在有从 AHB总线到 i960-Hke总线的通讯 时， 所述 i960-like接口的时钟有效， 在没有从 AHB总线到 i960-like总线 的通讯时， 将所述 i960-like接口的总线时钟恒置高停止掉。
本发明所提供的从 AMBAAHB总线协议到 i96( ike总线协议的总线 接口转换装置， 由于采用了支持同频时钟和不同频时钟的技术， 使得 AMBA AHB总线时钟可以是 i960-like总线时钟频率的 N倍（ N是大于等 于 1的自然数）， 从而可以使 AHB总线一侧的 CPU核的性能得以充分完 全的发挥和利用， 不完全受限于 i96( ike接口一侧的时钟频率。 附图说明
相信通过以下结合附图对本发明具体实现方式的说明， 能够使人们更 好地了解本发明上述的特点、 优点和目的。 '
图 1是 AMBAAHB总线的基本的读写时序图；
图 2是 AMBAAHB总线含等待的读写时序图；
图 3是 AMBAAHB总线含连续几个读写周期的时序图；
图 4是 i960-like总线的读操作时序图；
图 5是 i960-like总线的写操作时序图； 图 6是根据本发明的实施例的从 AMBAAHB总线协议到 i960-like总 线协议的总线接口转换装置的系统功能框图；
图 7是根据本发明的实施例的从 AMBAAHB总线协议到 i960-like总 线协议的总线接口转换装置的模块图；
图 8是 AMBAAHB总线的错误响应时序图；
图 9 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like总线协议的总线接口转换装置实现 i960-Hke总线协议的 ALE信 号产生时序图；
图 10 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like总线协议的总线接口转换装置中地址和数据信号复用总线、 输入 和输出信号复用总线电路图。 具体实施方式
下面结合附图对本发明的优选实施例进行详细的说明。
图 1是 AMBA AHB总线的基本的读写时序图。 其中 AMBA AHB总 线是二级流水线操作。
图 2 是 AMBA AHB 总线含等待的读写时序图。 如图 2 所示， 在 HREADY信号为低时控制信号和数据总线的数值保持不变， 直到 HCLK 时钟信号采到 HREADY信号变高为止。
图 3是 AMBA AHB总线含连续几个读写周期的时序图。 从图 3可以 更明显的看出， AMBA AHB总线是二级流水线操作， 同时可以得知两个 相邻的操作中间不一定有 IDLE状态过渡。
图 4是 i%0-like总线的读操作时序图。从图 4可以看出， ALE信号有 效时（高电平）信号宽度为 PCLK时钟周期的一半； BLAST信号就是片 选信号，可以根据实际需要进行扩展，从而决定本实施例的从 AMBAAHB 总线协议到 i960-like总线协议的总线接口转换装置所带 i960-like接口的路 数； RDYRCV信号相对本实施例为三态输入信号， 低有效， 该信号进入 芯片管脚时需要加上拉电阻， 否则本实施例不能正常工作； wait等待周期 由 i960-like总线另外一端何时返回 RDYRCV信号决定； ADS信号为三态 数据地址总线，上面标的 ADDR相对本实施例为输出地址总线信号， 而后 面的 DATAin相对本实施例是输入数据总线信号； BE1信号就是 ADDR地 址总线的第 1比特， 即 ADDR[1】。
图 5是 i960-Hke总线的写操作时序图。从图 5可以看出， ALE信号有 效时 (高电平)信号宽度为 PCLK时钟周期的一半； BLAST信号就是片选信 号， 可以根据实际需要进行扩展， 从而决定本实施例所带 i960-like接口的 路数； RDYRCV信号相对本实施例为三态输入信号， 低有效， 该信号进 入芯片管脚时需要加上拉电阻， 否则本实施例不能正常工作； wait等待周 期由 i960-like总线另外一端何时返回 RDYRCV信号决定； ADS信号为三 态数据地址总线，上面标的 ADDR相对本实施例为输出地址总线信号， 而 后面的 DATAout相对本实施例也是输出数据总线信号； BE1 信号就是 ADDR地址总线的第 1比特， 即 ADDR[1】。
图是 6根据本发明的实施例的从 AMBAAHB总线协议到 i960-like总 线协议的总线接口转换装置的系统功能框图。 如图 6所示， 本实施例的从 AMBA AHB总线协议到 i960-like总线协议的总线接口转换装置由以下几 个功能部分組成：
AHB接口 602: AHB接口一侧和 AMBA AHB总线相接， 实现 AHB SLAVE接口， 完全符合 AMBAV2.0规范， 另一侧和主控制器相接； 主控制器 604: 主控制器完成绝大部分协议转换；
i960-like接口 606: i960-like接口一侧和主控制器相接， 另一侧和 i960-Iike总线相连， 值得注意的是 i960-like接口具备访问外部总线请求和 响应功能， 既可以直接和 i960-like总线直接相接， 也可以和其他接口控制 器进行总线复用后再与 i960-like总线相接来达到节省芯片引脚资源， 降低 成本的目地， 两种不同的连接方式增加了使用的灵活性；
顶层互连逻辑模块 608, 把上述几个功能部分组合在一起， 完成模块 的封装， 同时完成从 AHB输出到 i960-like的输出总线和从 i960-like输入 到 AHB的输入总线的复用。 图 7是根据本发明的实施例的从 AMBAAHB总线协议到 i960-like总 线协议的总线接口转换装置的模块图。 如图 7所示， 本实施例的从 AMBA AHB总线协议到 i960-like总线协议的总线接口转换装置具体包括 5个功 能一级子模块和一个二级子模块。
其中， 实现 AHB接口功能的包括：
AHB总线信号寄存模块 702, 用于完成对来自 AMBA AHB总线的控 制信号进行判断和寄存；
AHB总线信号响应模块 704, 用于产生相应的 AMBA AHB总线协议 的应答指示信号；
其中， AHB总线信号寄存模块 702还包括：
AHB总线写緩冲模块 706, 用于对来自 AHB总线的写数据和写地址 进行緩存；
实现主控制器功能的包括： 主控制器模块 708, 完成大部分协议转换； 实现 i960-like接口功能的包括：
总线接口复用请求模块 710, 用于产生总线接口复用请求信号； 总线复用模块 712, 用于完成从 AHB输出到 i960-like的地址总线和 从 AHB输出到 i960-like的数据总线的复用。
所述每个模块的具体功能、 构建方法和相互联系如下：
AHB接口的 AHB总线信号寄存模块 702完成对来自 AMBA AHB总 线的控制信号（HTRANS, HSEL, HREADYJN )进行判断确认是否有 来自 AMBAAHB总线的访问指示的功能; 在确定有来自 AMBA一 AHB总 线的访问指示后， 寄存来自 AMBA AHB总线的控制信号和地址信号。 如 果来自 AMBA— AHB总线的访问是写操作，就会产生一个时钟周期宽度的 写指示信号， 判断系统的写緩冲设置， 如果写緩冲使能， 就将寄存的地址 和对应写数据存入写緩冲模块。 并根据实际需要对地址信号进行译码， 生 成用于产生 i960-like总线协议对应的 BLAST信号的内部信号。
AHB总线写緩冲模块 706的深度 CJ0EPTH可以通过 AHB总线配置， 配置值为 2的幂， 最大为 128。 一共有两个緩冲区， 分别是地址区和数据 区， ——对应。 緩冲区的写入和读出时钟均采用 AHB总线同频时钟。 写 緩冲具有满标识 FifoFull和空标识 FifoEmpty输出。 AHB总线信号寄存模 块 702控制写緩冲模块 706, 只要写緩冲的空标识 FifoEmpty为低电平， 即写緩冲中有待转换的写数据， AHB总线信号寄存模块 702会自动产生一 个时钟周期的读指示， 将写緩冲中的数据送至主控制器模块 708进行总线 协议转换传输，等待收到 i960-like总线时钟的 RDYRCV—reg (用 i960-like 总线时钟对 RDY CY信号寄存了一拍）信号为低后产生下一个读指示从 写緩冲中读数据到主控制器模块 708, 只到写緩沖的空标识 FifoEmpty变 为高电平为止， 即写緩冲中没有待转换的写数据了。 写緩冲模块 706具有 使能端， 可以通过 AHB总线配置。 当写緩冲模块 706配置为无效时， 写 数据就直接送达到主控制器模块 708, 写緩冲被旁路掉。
AHB接口的 AHB总线信号响应模块 704完成 AMBA AHB总线回馈 信号 HREADYout 和 HRESP信号的生成。 其中 HREADYout信号由 NONHSIZE_HREADYout and HSIZE— HREADYout两个信号组合而成， NONHSIZE— HREADYout的产生逻辑是：对来自 AMBAAHB总线控制信 号 (HTRANS , HSEL , HREADY— IN)进行判断确认。 首先确定有来自 AMBA一 AHB总线的访问指示并判断是读操作还是写操作，如果是读操作， 立即就将 NONHSIZE_HREADYou信号拉低；如果是写操作，判断从 AHB 总线信号寄存模块 702送来的写緩冲的状态，如果写緩沖使能并且没有满， 就将 NONHSIZE—HREADYou信号置高， 如果写緩冲没有使能或者使能 但已经满了， 就将 NONHSIZE—HREADYou 信号拉低。 然后对来自 i960-like 总线的 RDYRCV 信号和来自 主控制器模块 708 的 AD_GEN_wrbusy_re 信号 (其产生方式在后面的主控制器模块中讲)进行 判断确认，如果是 AHB总线的读操作使 NONHSIZE_HREADYou信号变 低的， 就在确定 AD—GEN—wrbusy—reg 信号为低即表示空闲并且同时 RDYRCV信号变低有效后才把 NONHSIZE一 HREADYout信号拉高，这时 写緩沖的数据全部转换完成已经处在空闲状态，从 i960-like读入的数据也 已经经过转换后送达了 AHB 读总线； 如果是 AHB 总线的写操作使 NONHSIZE_HREADYou信号变低的 ,写緩冲是使能的情况就在写緩冲的 已经满状态信号从高变低后将 NO HSIZE_HREADYout信号拉高， 写緩 冲是没有使能的情况下就在确定来自 i960-like总线的 RDYRCV信号变低 有效后将 NONHSIZE_HREADYout信号拉高。 HSIZE— HREADYout针对 有 HSIZE 错误 时 产 生 两 个 时 钟 周 期 的 等 待 ， 再 和 NONHSIZE— HREADYout逻辑与组合成信号 HREADYout,形成两个时钟 周期的等待， 从而符合该情况下的 AMBA AHB总线协议标准 (见图 8); HRESP信号一般情况下回馈 OKAY响应， 只是在 HSIZE不是表示要求 的比特位宽访问时回馈 ERROR响应，其时序符合该情况下的 AMBA AHB 总线协议标准 (见图 8)。
i960-like接口的总线接口复用请求模块 710判断写緩冲是否使能， 如 果写緩冲没有使能， 在确定有来自 AMBA—AHB 总线的访问指示 (包括读 和写两种操作指示)就向总线接口复用控制器 (Bus Interface Unit)发送总线 申请请求信号 REQUEST— BIU， 然后对来自 AMBA AHB总线控制信号 HREADYJ 进行判断检测， 如果检测到 HREADY—IN为逻辑高电平， 就停止向总线接口复用控制器 BIU 发送总线申请请求信号 REQUEST一 BIU;如果写緩沖使能，就确定来自主控制器的 AD—GEN— state 状态指示信号指示为读或者写时就向总线接口复用控制器 BIU发送总线 申请请求信号 REQUEST— BIU,然后对来自 i960-like总线的 RDYRCV—reg 信号进行判断检测， 如果检测到 RDYRCV—reg信号为逻辑低电平， 就停 止向总线接口复用控制器 BIU发送总线申请请求信号 REQUEST—BIU。 如果本实施例不和其他类似总线接口控制器复用总线而直接同 i960-Hke总 线相接， 则可将顶层来自总线接口复用控制器 BIU 的输入信号 GRANT—BIU恒置为有效， 即逻辑高电平， 这样转换控制器的工作就不会 受本模块发出的总线请求信号 REQUEST—BIU 的影响； 另外根据来自 AHB 总线的初始化配置信息可以将本模块发出的总线请求信号 REQUEST—BIU 作为控制信号， 动态控制本接口转换控制器输出的 i960-Iike总线时钟， 在有从 AHB到 i960-like的通讯时 i960-like总线时钟 有效， 无通讯时自动将 i960-like 总线时钟恒置高停止掉， 从而节省通过 i960-like总线和本实施例相接的芯片或者模块的功耗。
主控制器模块 708 实现绝大部分协议转换的功能， 对寄存的 AMBA AHB总线控制信号进行逆辑和时序转换， 产生用于控制 i960-Iike总线协 议信号生成的内部控制信号 , 因为 i960-like总线除了数据地址复用总线， 而且输入输出也是复用总线的， 另外还要考虑 AMBA AHB 总线时钟和 i960-like总线时钟同频和不同频（即 N倍频 )的切换， 这些因素导制控制 信号的时序必须严格， 否则要产生总线冲突或者逻辑不稳定； 主控制器模 块 708 有一个状态机， 共有三个状态， 空闲态（IDLE)、 读操作态 (READ一 STATE)和写操作态 (WRITE一 STATE)。 AD— GEN— state状态指示 信号指示是空闲态、 读操作态或者写操作态。 一旦有来自 AHB总线信号 寄存模块 702的读写指示， 状态机便从空闲态变化到读操作态或者写操作 态， 一 J§> r测到来自 i960-like总线的 RDYRCV—reg信号为低， 状态机便 从读操作态或者写操作态变化到空闲态。 从读操作态或者写操作态到下一 次读操作态或者写操作态都要经过空闲态 , 这是为了在和其它接口控制器 通过总线接口复用控制器 BIU复用总线时不一直连续不间断地占用外部 总线， 从而使其它可能的优先级更高的 AHB SLAVE模块可以及时的获得 外部总线占用权。 从空闲态^写操作态的优先级高于从空闲态^读操 作态， 从而保证在写緩冲使能的情况下读操作总是在写緩冲为空的情况下 完成的， 也就是说如果写緩冲里有数据， 这时从 AHB来的读操作需要等 到写緩沖里的数据^转换完后再进 转换， 这样做的原因是为了保持 存储一致性。 当状态机处于写操作状态时， AD—GEN—wrbusy信号为高电 平，用 i960-like总线时钟对此信号寄存一拍生成 AD—GEN— wrbusy_reg信 号， 提供给 AHB总线信号响应模块 704。 本模块中用到两个时钟， 分别和 AHB总线时钟和 i960-like总线时钟同频。状态机逻辑使用和 AHB总线时 钟， 而产生用于控制 i960-like 总线协议信号生成的内部控制信号用 i960-like总线时钟。 当这两个时钟不同频时， 在两个时钟域逆辑交接处， 采用 AHB总线的高频时钟同步 i960-like总线的低频时钟域逆辑的方式实 现同步。
i960-like接口的总线复用模块 712完成输出地址总线和输出数据总线 的复用功能， 其控制信号就是主控制器产生的 AD_ADDNOTDATA (高电 平时指示地址，低电平时指示数据)控制信号;'生成的地址数据复用输出总 线 ADS一 OUT连接到本实施例的顶层模块， 同 ADS一 IN信号通过三态门复 用为三态双向地址数据总线信号 ADS, 其控制信号就是主控制器产生的 AD一 OUT— EN (高电平时指示输出， 低电平时指示输入)控制信号。
图 8是 AMBAAHB总线的 HRESP^:响应时序图，可以看出 HREPS 是两个时钟周期的 ERROR响应， HREADY信号为低的时间也是两个时 钟周期。
图 9 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-like总线协议的总线接口转换装置实现 i960-like总线协议的 ALE信 号产生时序图。 FBCLK—N是 FBCLK的反相时钟（ FBCLK时钟和 i960-like 总线时钟同频），该图所示为 AMBAAHB总线接口的时钟和 i960-like总线 接口的时钟同频的情况。
图 10 是根据本发明的一个实施例的从 AMBA AHB 总线协议到 i960-Iike总线协议的总线接口转换装置中地址和数据信号复用总线、 输入 和输出信号复用总线电路图。 其中 MUX是个 2选 1的选择器组， 完成对 输出地址总线和输出数据总线的复用， 这部分逻辑在图 7所示的 i960-like 接口的总线复用模块 712中完成； IOBUF是个双向三态緩冲器组，将输出 总线信号 ADS— OUT和输入总线信号 ADS_IN复用为 i960-like总线协议的 三态双向地址数据总线信号 ADS， 由于包含高阻态， 这部分逻辑在顶层模 块 608中完成。
以上虽然通过一些示例性的实施例对本发明的从 AMBA AHB总线协 议到 i960-like总线协议的总线接口转换装置进行了详细的描述，但是以上 这些实施例并不是穷举的， 本领域技术人员可以在本发明的精神和范围内 实现各种变化和修改。 因此， 本发明并不限于这些实施例， 本发明的范围 仅由所附权利要求为准。

Claims (13)

  1. 权 利 要 求
    1. 一种从 AMBA AHB总线协议到 i960-like总线协议的总线接口转 换装置， 其特征在于， 该装置包括：
    AHB接口， 用于完成 AMBA AHB总线协议的接口处理；
    i960-Iike接口， 用于完成 i960-like总线协议的接口处理；
    主控制器， 用于完成所述 AHB接口和所述 i960-Hke接口之间的总线 协议的转换。
    其中， 所述 AHB接口包括：
    AHB总线信号寄存模块，用于完成对来自 AMBA AHB总线的控制信 号的判断和寄存；
    AHB总线信号响应模块，用于产生相应的 AMBA AHB总线协议的应 答指示信号；
    所述 i960-like接口包括：
    总线接口复用请求模块， 用于产生总线接口复用请求信号； 总线复用模块， 用于完成从 AHB输出到 i960-like 的地址总线和从 AHB输出到 i960-like的数据总线的复用。
  2. 2. 如权利要求 1所述的装置， 其特征在于， 所述 AHB总线信号寄存 模块还包括：
    AHB总线写緩冲模块， 用于对来自 AHB总线的写数据和写地址进行 緩存。
  3. 3. 如权利要求 2所述的装置， 其特征在于， 所述 AHB总线写緩冲模 块包括两个緩冲区： 地址区和数据区。
  4. 4. 如权利要求 2所述的装置， 其特征在于， 所述 AHB总线写緩沖模 块具有使能端，可通过 AHB总线来配置所述 AHB总线写緩冲模块的地址 区和数据区的緩冲区大小。
  5. 5. 如权利要求 1所述的装置， 其特征在于， 所述 AHB总线信号响应 模块用于产生 AMBA AHB总线回馈信号 HREA Yout和 HRESP。
  6. 6. 如权利要求 1所述的装置， 其特征在于， 所述 i960-like接口具有 访问外部总线请求和响应的功能， 其可以与一个总线接口复用控制器相 连， 进行总线复用后再与 i960-like总线相连。
  7. 7. 如权利要求 1所述的装置， 其特征在于， 所述 i960-like接口可以 直接与 i960-like总线相连。
  8. 8. 如权利要求 1所述的装置，其特征在于， 所述总线接口复用请求模 块根据来自所述主控制器的状态指示信号确定是否向所述总线接口复用 控制器发送总线请求信号， 并根据来自 i960-like总线的应答信号决定是否 停止向所述总线接口复用控制器发送总线请求信号。
  9. 9. 如权利要求 1所述的装置，其特征在于， 所述总线复用模块的地址 数据复用输出总线连接到所述顶层互连逗辑模块， 并同 ADS-IN信号通过 三态门复用为三态双向地址数据总线信号。
  10. 10. 如权利要求 1所述的装置， 其特征在于， 所述主控制器具有两个 分别与 AHB总线时钟和 i960-like总线时钟同频的时钟。
  11. 11. 如权利要求 1所述的装置， 其特征在于， 所述 AHB总线的时钟 频率可以是 i960-like总线时钟频率的 N倍， N为大于等于 1的自然数。
  12. 12. 如权利要求 1所述的装置， 其特征在于， 所述主控制器具有一个 状态机， 用于指示所述主控制器的当前状态， 所述状态机具有三个状态： 空闲态、 读操作态和写操作态。
  13. 13. 如权利要求 1所述的装置， 其特征在于， 所述 i960-like接口的时 钟可以配置为正常模式和低功耗模式， 在低功耗模式下， 所述 i960-like接 口的时钟由所述总线接口复用请求模块发送的总线请求信号动态控制， 在 有从 AHB总线到 i960-like总线的通讯时，所述 i960-like接口的时钟有效， 在没有从 AHB总线到 i960-like总线的通讯时， 将所述 i960-like接口的总 线时钟恒置高停止掉。
CNA2003801107063A 2003-12-18 2003-12-18 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置 Pending CN1879096A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2003/001085 WO2005059765A1 (fr) 2003-12-18 2003-12-18 Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960

Publications (1)

Publication Number Publication Date
CN1879096A true CN1879096A (zh) 2006-12-13

Family

ID=34683147

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801107063A Pending CN1879096A (zh) 2003-12-18 2003-12-18 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置

Country Status (5)

Country Link
US (1) US7975092B2 (zh)
CN (1) CN1879096A (zh)
AU (1) AU2003289615A1 (zh)
GB (1) GB2424104A (zh)
WO (1) WO2005059765A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250280B1 (en) * 2008-07-15 2012-08-21 Marvell Israel (M.I.S.L.) Ltd. Bus transaction maintenance protocol
KR20110080524A (ko) * 2010-01-06 2011-07-13 삼성전자주식회사 프로토콜 인터페이스 변환장치 및 방법
CN102722457B (zh) * 2012-05-30 2014-12-31 中国科学院微电子研究所 总线接口转换方法及总线桥接装置
US8793411B1 (en) 2013-03-05 2014-07-29 Apple Inc. Bridge circuit reorder buffer for transaction modification and translation
US9495318B2 (en) 2013-11-25 2016-11-15 Apple Inc. Synchronizing transactions for a single master over multiple busses
CN104484298B (zh) * 2014-12-03 2017-10-24 中国航空工业集团公司第六三一研究所 基于pci接口的apb总线访问方法
CN107085560B (zh) * 2017-04-28 2019-12-03 西安微电子技术研究所 一种emif接口与ahb/apb时序桥接电路及其控制方法
US10372646B2 (en) * 2017-06-30 2019-08-06 Western Digital Technologies, Inc. Programmable adapter between slow peripherals and network on-chip interfaces
CN114064548B (zh) * 2021-11-18 2024-05-24 中车大连电力牵引研发中心有限公司 一种用于实现exmc与vme通信的总线桥装置
CN116662240A (zh) * 2023-05-12 2023-08-29 珠海妙存科技有限公司 一种协议转换电路及方法、芯片、测试装置、存储介质
CN117370231B (zh) * 2023-12-07 2024-04-12 芯动微电子科技(武汉)有限公司 实现gpu核内片上网络总线访问的协议转换模块及方法
CN117389931B (zh) * 2023-12-12 2024-05-03 芯动微电子科技(武汉)有限公司 适用于总线访问gpu核内存储器的协议转换模块及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603051A (en) * 1995-06-06 1997-02-11 Hewlett-Packard Company Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus
NO961248D0 (no) * 1996-03-28 1996-03-28 Vmetro As Anordning for dataoverföring
US6112241A (en) * 1997-10-21 2000-08-29 International Business Machines Corporation Integrated network interconnecting device and probe
US6122670A (en) * 1997-10-30 2000-09-19 Tsi Telsys, Inc. Apparatus and method for constructing data for transmission within a reliable communication protocol by performing portions of the protocol suite concurrently
US6065087A (en) * 1998-05-21 2000-05-16 Hewlett-Packard Company Architecture for a high-performance network/bus multiplexer interconnecting a network and a bus that transport data using multiple protocols
US6161161A (en) * 1999-01-08 2000-12-12 Cisco Technology, Inc. System and method for coupling a local bus to a peripheral component interconnect (PCI) bus
US6442642B1 (en) * 1999-09-30 2002-08-27 Conexant Systems, Inc. System and method for providing an improved synchronous operation of an advanced peripheral bus with backward compatibility
US6571308B1 (en) * 2000-01-31 2003-05-27 Koninklijke Philips Electronics N.V. Bridging a host bus to an external bus using a host-bus-to-processor protocol translator
KR100345309B1 (ko) * 2000-06-24 2002-07-25 주식회사 큐리텔 칩외부 접속 및 에러복구 가능한 메모리/주변장치의제어장치 및 그 방법
US6829669B2 (en) * 2000-09-08 2004-12-07 Texas Instruments Incorporated Bus bridge interface system
US6789153B1 (en) * 2001-02-20 2004-09-07 Lsi Logic Corporation Bridge for coupling digital signal processor to on-chip bus as slave
GB0204144D0 (en) * 2002-02-22 2002-04-10 Koninkl Philips Electronics Nv Transferring data between differently clocked busses
US6996659B2 (en) * 2002-07-30 2006-02-07 Lsi Logic Corporation Generic bridge core

Also Published As

Publication number Publication date
WO2005059765A8 (fr) 2006-07-06
US7975092B2 (en) 2011-07-05
WO2005059765A1 (fr) 2005-06-30
GB0611994D0 (en) 2006-07-26
GB2424104A (en) 2006-09-13
AU2003289615A8 (en) 2005-07-05
AU2003289615A1 (en) 2005-07-05
US20070198762A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
EP1688847B1 (en) Die-to-die interconnect interface and protocol for stacked semiconductor dies
CN101706552B (zh) 支持芯片不同引脚封装的可配置式片上测试模块
CN100492334C (zh) 串行周边接口装置
US20050177664A1 (en) Bus system and method thereof
US7353315B2 (en) Bus controller with virtual bridge
EP1337922B1 (en) Extension for the advanced microcontroller bus architecture (amba)
US20080059669A1 (en) Method and Apparatus for Enhancing Data Rate of Advanced Micro-Controller Bus Architecture
CN100557589C (zh) 功耗减少的先进微控制器总线架构系统及其驱动方法
CN1879096A (zh) 从AMBAAHB总线协议到i960－like总线协议的总线接口转换装置
CN101000597A (zh) 一种基于AMBA总线的嵌入式Java处理器IP核
CN101436171B (zh) 模块化通信控制系统
CN104714907B (zh) 一种pci总线转换为isa和apb总线设计方法
CN106951381A (zh) 一种uart扩展芯片及实现方法
CN102169470A (zh) 一种ahb总线到bvci总线的转换桥
EP1535169A2 (en) Improved inter-processor communication system for communication between processors
CN100517283C (zh) 先进高性能系统总线连接装置及先进高性能系统总线装置
CN100461066C (zh) 多层系统和时钟控制方法
US20020078282A1 (en) Target directed completion for bus transactions
CN219574799U (zh) 一种基于amba总线的多总线桥接器及其片上系统
CN102722457A (zh) 总线接口转换方法及总线桥接装置
CN100375074C (zh) 8位嵌入式cpu的ambatm外围接口电路
Li et al. Research on Improvement of Configurable I2C controller IP Core
CN106326172A (zh) 一种APB总线slave接口扩展电路及其使用方法
CN100514971C (zh) 一种ip核接口标准化方法
CN100395745C (zh) 计算机系统以及外围装置的控制系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication