CN114064548B - 一种用于实现exmc与vme通信的总线桥装置 - Google Patents
一种用于实现exmc与vme通信的总线桥装置 Download PDFInfo
- Publication number
- CN114064548B CN114064548B CN202111370651.6A CN202111370651A CN114064548B CN 114064548 B CN114064548 B CN 114064548B CN 202111370651 A CN202111370651 A CN 202111370651A CN 114064548 B CN114064548 B CN 114064548B
- Authority
- CN
- China
- Prior art keywords
- bus
- exmc
- vme
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 23
- 238000003079 width control Methods 0.000 claims abstract description 21
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 5
- 230000003993 interaction Effects 0.000 claims description 13
- 238000013507 mapping Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000009897 systematic effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种用于实现EXMC与VME通信的总线桥装置,包括CPU模块和FPGA模块;FPGA模块包括顶层模块、时钟管理模块、寄存器管理模块、EXMC总线控制模块、数据宽度控制模块和数据流控制模块。利用顶层模块、时钟管理模块、寄存器管理模块、EXMC总线控制模块、数据宽度控制模块和数据流控制模块的模块拼接进而完成对EXMC总线和VME总线接口信号的实例化,实现EXMC总线和VME总线双向数据流的控制。
Description
技术领域
本发明涉及通信技术领域,尤其涉及一种用于实现EXMC与VME通信的总线桥装置。
背景技术
EXMC总线是国产CPU特有的总线访问控制机制。VME总线是一种并行总线,主从访问机制,通常用于背板通信和异步数据传输,有多个总线周期。国产FPGA芯片采用较先进的CMOS工艺和结构,低功耗、低成本,为我国工业技术发展提供可靠支撑和保障。
常用的VME总线桥芯片全由国外芯片公司生产,主要有TSI148、VICx系列、SCV64等,存在通用性差、价格昂贵和卡脖子问题,并且不支持EXMC总线接口,同时国内芯片不具备通过EXMC总线按字访问或按字节访问VME设备的功能,因而需要研制基于国产FPGA芯片的EXMC与VME通信的总线桥装置,实现CPU通过EXMC总线按字访问或按字节访问VME设备的功能。
发明内容
本发明提供一种用于实现EXMC与VME通信的总线桥装置,以克服国内芯片不具备通过EXMC总线按字访问或按字节访问VME设备的功能。
为了实现上述目的,本发明的技术方案是:
一种用于实现EXMC与VME通信的总线桥装置,包括CPU模块和FPGA模块;所述FPGA模块包括TOP顶层模块和子模块,所述子模块包括时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL;
所述TOP顶层模块用于对EXMC总线和VME总线接口信号映射,同时完成对时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL各子模块的逻辑连接及调用;
所述时钟管理模块PLL用于时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL的时钟管理,完成对FPGA输入时钟的分频和倍频,向时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL输出所需时钟信号;
所述寄存器管理模块REG用于实现总线桥装置寄存器的配置,包括总线桥配置和VME总线复位信号的输出;其中总线桥配置包括数据位宽配置、地址位宽配置和时序配置;
所述EXMC总线控制模块EXMC_CTRL用于采集并判断EXMC总线时序,输出NWAIT信号从而完成与EXMC总线通信交互;
所述数据控制模块bit_CTRL用于EXMC总线与VME总线桥接,实现对VME总线设备按字或按字节访问;
所述数据流控制模块Data_CTRL用于实现EXMC总线和VME总线双向数据流向的判断,即当EXMC总线发起读操作时,数据流向从VME总线指向EXMC总线,当EXMC总线发起写操作时,则数据流向从EXMC总线指向VME总线。
进一步的,所述数据控制模块bit_CTRL包括8位VME数据控制模块M8bit_CTRL和16位VME数据控制模块W16bit_CTRL,CPU通过数据控制模块bit_CTRL实现EXMC总线按字访问或按字节访问VME设备;
所述8位VME数据控制模块M8bit_CTRL用于完成EXMC总线与8位VME总线桥接,实现对VME总线设备按字节读写访问;
所述16位VME数据控制模块W16bit_CTRL用于完成EXMC总线与16位VME总线桥接,实现对VME总线设备按字读写访问。
进一步的,所述TOP顶层模块包括EXMC总线接口和VME总线接口;
所述EXMC总线接口用于采集输入的EXMC总线信号和输出EXMC信号,实现FPGA模块与EXMC总线交互;
所述VME总线接口用于采集输入的VME总线信号和输出VME信号,实现FPGA模块与VME总线交互。
进一步的,所述16位VME数据控制模块M16bit_CTRL通过采集并判断EXMC总线输入信号,控制VME总线输出信号,采集VME总线的输入信号完成与VME设备交互,实现EXMC总线与VME总线桥接,即EXMC总线对VME总线设备按字读写,具体步骤为:
步骤1、若采集VME总线输入BREE信号为0时,装置回到初始状态,不进行按字读写操作;若采集VME总线输入BREE信号为1时,装置对VME设备进行按字读或写操作,执行步骤2或3;
步骤2、当采集EXMC总线信号判断为16位写有效,则输出valid信号进入写空闲状态,并在写空闲状态输出ready信号为1时进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线输入的DTACK信号为0时恢复到初始状态;
步骤3、当采集EXMC总线信号判断为16位读有效,则输出valid信号进入读空闲状态,并在读空闲状态输出ready信号为1时进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线输入的DTACK信号为0时恢复到初始状态。
进一步的,所述8位VME数据控制模块M8bit_CTRL通过采集并判断EXMC总线输入信号,控制VME总线输出信号,采集VME总线的输入信号完成与VME设备交互,实现EXMC总线与VME总线桥接,即EXMC总线对VME总线设备按字节读写,具体步骤为:
步骤4、若采集VME总线输入BREE信号为0时,装置回到初始状态,不进行按字节读写操作;若采集VME总线输入BREE信号为1时,装置对VME设备进行按字节读写操作,8位高字节读写执行步骤5或6,8位低字节读写执行步骤7或8;
步骤5、当采集EXMC总线信号判断为8位高字节写有效时进入高8位写有效状态,输出valid信号为1进入写空闲状态,在写空闲状态输出ready信号为1进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
步骤6、当采集EXMC总线信号判断为8位高字节读有效时进入高8位读有效状态,输出valid信号为1进入读空闲状态,在读空闲状态输出ready信号为1进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
步骤7、当采集EXMC总线信号判断为8位低字节写有效时进入低8位写有效状态,输出valid信号为1进入写空闲状态,在写空闲状态输出ready信号为1进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
步骤8、当采集EXMC总线信号判断为8位低字节读有效时进入低8位读有效状态,输出valid信号为1进入读空闲状态,在读空闲状态输出ready信号为1进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态。
进一步的,若VME总线输入BERR信号为0则装置跳转至起始状态,不进行写和读的操作。
有益效果:
(1)通过利用顶层模块、时钟管理模块、寄存器管理模块、EXMC总线控制模块、数据宽度控制模块和数据流控制模块,完成对EXMC总线和VME总线接口信号的实例化,实现EXMC总线和VME总线双向数据流的控制,即利用国产FPGA芯片可实现EXMC总线和VME总线桥接;
(2)CPU模块通过EXMC总线可以按字(16bit)或按字节(8bit)访问VME从设备;
(3)本装置采用国产芯片和开发软件,避免芯片卡脖子等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为EXMC与VME通信的总线桥装置结构图;
图2为顶层模块接口信号结构图;
图3为W16bit_CTRL模块EXMC总线16位访问控制流程图;
图4为M8bit_CTRL模块EXMC总线8位访问控制流程图;
图5为数据流控制模块结构图;
图6为EXMC总线控制模块结构图;
图7为寄存器管理模块结构图;
图8为时钟管理模块结构图;
图9为CPU板卡VME通信示意图;
图10为CPU板卡EXMC与VME通信桥装置功能框图。
其中,1、VME背板接口;2、前面板接口;3、VME背板总线。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本实施例提供了一种用于实现EXMC与VME通信的总线桥装置,如图1,一种用于实现EXMC与VME通信的总线桥装置,包括CPU模块和FPGA模块;所述FPGA模块包括TOP顶层模块和子模块,所述子模块包括时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL;
所述TOP顶层模块用于对EXMC总线和VME总线接口信号映射,同时完成对时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL各子模块的逻辑连接及调用;
所述时钟管理模块PLL用于时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL的时钟管理,完成对FPGA输入时钟的分频和倍频,向时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL输出所需时钟信号;
所述寄存器管理模块REG用于实现总线桥装置寄存器的配置,包括总线桥配置和VME总线复位信号的输出;其中总线桥配置包括数据位宽配置、地址位宽配置和时序配置;
所述EXMC总线控制模块EXMC_CTRL用于采集并判断EXMC总线时序,输出NWAIT信号从而完成与EXMC总线通信交互;
所述数据控制模块bit_CTRL用于EXMC总线与VME总线桥接,实现对VME总线设备按字或按字节访问;
所述数据流控制模块Data_CTRL用于实现EXMC总线和VME总线双向数据流向的判断,即当EXMC总线发起读操作时,数据流向从VME总线指向EXMC总线,当EXMC总线发起写操作时,则数据流向从EXMC总线指向VME总线。
在具体实施例中,所述数据控制模块bit_CTRL包括8位VME数据控制模块M8bit_CTRL和16位VME数据控制模块W16bit_CTRL;
所述8位VME数据控制模块M8bit_CTRL用于完成EXMC总线与8位VME总线桥接,实现对VME总线设备按字节读写访问;包括高8位BYTE(0)和低8位BYTE(1)的VME总线数据读写;
所述16位VME数据控制模块W16bit_CTRL用于完成EXMC总线与16位VME总线桥接,实现对VME总线设备按字读写访问。
在具体实施例中,所述TOP顶层模块包括EXMC总线接口和VME总线接口;
所述EXMC总线接口用于采集输入的EXMC总线信号和输出EXMC信号,实现FPGA模块与EXMC总线交互;
所述VME总线接口用于采集输入的VME总线信号和输出VME信号,实现FPGA模块与VME总线交互。
在具体实施例中,TOP顶层模块接口信号结构如图2所示,图2左侧为EXMC总线信号,图2右侧为VME总线信号,VME总线各信号含义如下表1所示。TOP模块为FPGA设计顶层模块,用于实现对EXMC总线和VME总线接口信号的实例化,同时完成对各子模块拼接。其中EXMC总线接口用于采集EXMC总线信号包括EXMC地址线、EXMC数据线和EXMC控制线,输出NWAIT信号。
表1
信号名称 | 含义 |
VAM_OUT_OEn | 地址修改码输出使能 |
VAM_OUT_DIR | 地址修改码方向 |
VAMB | 地址修改码 |
VDB | VME数据总线 |
VAB | VME地址总线 |
LWORD | VME字节使能 |
VDB_OUT_DIR | 数据总线方向控制 |
ADB_OUT_OEn | 地址和数据线使能 |
DS_OUT_OE | 数据选通使能 |
DS0 | 数据选通0 |
DS1 | 数据选通1 |
VAB_OUT_DIR | 地址总线方向控制 |
AS_OUT_OE | 地址选通使能 |
AS | 地址选通 |
WRITEL | 低电平为写,高电平为读 |
DTACK | 数据传送确认 |
BERR | 总线错误 |
SYSRESET_OUT | 复位 |
AS_IN_OE | 地址选通 |
SYSFAIL_OUT | 系统错误 |
SYSFAIL_IN | 系统错误 |
SYSRESET_IN | 复位 |
VACFAIL | 供电失败 |
IRQ1 | 中断请求1 |
IRQ2 | 中断请求2 |
IACK_IN | 中断确认 |
在具体实施例中,W16bit_CTRL模块EXMC总线16位访问控制流程如图3所示,从起始状态开始,判断EXMC总线的读写情况,若采集VME总线输入BREE信号为0时则回到起始状态,否则进入读写判断。当采集判断EXMC总线为写时状态进入16位写有效状态,输出valid信号为1并进入写空闲状态,在写空闲状态输出ready信号为1时进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;当采集判断EXMC总线为读时状态进入16位读有效状态,输出valid信号为1并进入读空闲状态,在读空闲状态输出ready信号为1时进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态。在上述的任一状态中若采集VME总线输入BERR信号为0则跳转至起始状态。
在具体实施例中,W8bit_CTRL模块EXMC总线8位访问控制流程如图4所示,从起始状态开始,判断EXMC总线的读写情况,若采集VME总线输入BREE信号为0时则回到起始状态,否则进行读写判断。当采集EXMC总线判断为8位高字节BYTE(0)写有效时进入8位BYTE(0)写有效状态,输出valid信号为1并进入写空闲状态,在写空闲状态输出ready信号为1时进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;当采集EXMC总线判断为8位高字节BYTE(0)读有效时进入8位BYTE(0)读有效状态,输出valid信号为1并进入读空闲状态,在读空闲状态输出ready信号为1时进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;当采集EXMC总线判断为8位低字节BYTE(1)写有效时进入8位BYTE(1)写有效状态,输出valid信号为1并进入写空闲状态,在写空闲状态输出ready信号为1时进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;当采集EXMC总线判断为8位低字节BYTE(1)读有效时进入8位BYTE(1)读有效状态,输出valid信号为1并进入读空闲状态,在读空闲状态输出ready信号为1时进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;在上述的任一状态中若采集VME总线输入BERR信号为0则跳转至起始状态。
在具体实施例中,数据流控制模块结构如图5所示,信号含义如下表2所示。该模块通过采集EXMC信号实现EXMC总线和VME总线数据流向的控制。当采集EXMC_NWCS信号(或EXMC_NMCS信号)和EXMC_NWR信号为低,且EXMC_NBL0信号和EXMC_NBL1信号(或EXMC_NBL0信号和EXMC_NBL1信号之一)为低,则数据由EXMC流向VME;当采集EXMC_NWCS信号(或EXMC_NMCS信号)和EXMC_NRD信号为低,且EXMC_NBL0信号和EXMC_NBL1信号(或EXMC_NBL0信号和EXMC_NBL1信号之一)为低,则数据由VME流向EXMC。
表2
信号名称 | 含义 |
EXMC_NMCS | EXMC总线片选(8位) |
EXMC_NWCS | EXMC总线片选(16位) |
EXMC_NWR | EXMC总线写 |
EXMC_NRD | EXMC总线读 |
EXMC_NBL0 | EXMC总线低8位选通 |
EXMC_NBL1 | EXMC总线高8位选通 |
EXMC_D | EXMC总线数据线 |
dataout | EXMC总线输出数据 |
datain | EXMC总线输入数据 |
vdatain | VME总线输入数据 |
vdataout | VME总线输出数据 |
VDB | VME总线数据线 |
在具体实施例中,EXMC总线控制模块结构如图6所示,信号含义如下表3所示。该模块通过判断EXMC总线时序并输出NWAIT信号从而完成与EXMC总线通信握手。当RES为高电平,当采集EXMC_NWCS信号(或EXMC_NMCS信号)为低,输出NWAIT信号为0,若再采集DTACK信号为低,则输出NWAIT信号为1,完成与EXMC总线握手。
表3
信号名称 | 含义 |
RES | 复位 |
EXMC_NMCS | EXMC总线片选(8位) |
EXMC_NWCS | EXMC总线片选(16位) |
DTACK | VME确认 |
NWAIT | EXMC等待 |
在具体实施例中,寄存器管理模块结构如图7所示,用于总线桥装置读写寄存器功能实现,包括总线桥配置功能(数据位宽配置、地址位宽配置、时序配置)和VME总线复位信号的输出。通过采集EXMC地址线、EXMC数据线、读/写信号、W16/M8片选信号,实现总线桥配置和RES复位信号的输出。
在具体实施例中,时钟管理模块结构如图8所示,用于各子模块的时钟管理,完成对FPGA输入时钟的分频和倍频,向各子模块输出所需时钟。通过采集FPGA的32M输入时钟,进行倍频生成96M时钟;同时对采集的32时钟倍频生成400M时钟,再对400M时钟16分频生成25M时钟,再对25M时钟倍频生成50M时钟。生成的96M时钟和50M时钟作为其余子模块时钟基准。
国产MVB/WTB网关用于实现MVB协议和WTB协议转换,完成不同编组列车的重联。MVB/WTB网关的CPU板卡通过VME背板分别与MVB板卡和WTB板卡通信,CPU板卡作为VME主设备,而MVB板卡和WTB板卡为从设备。其中,CPU板卡按字(16bit)访问WTB板卡,按字节(8bit)访问MVB板卡。VME通信示意如图9所示。本发明是在CPU板卡的国产FPGA芯片实现EXMC总线和VME总线通信协议桥接,解决CPU板卡的ARM芯片通过EXMC总线按字(16bit)访问或按字节(8bit)访从设备问题。
本装置原理如图10所示。在国产FPGA芯片实现EXMC至VME通信的总线桥接。ARM芯片型号GD32F450的EXMC总线是GD32系列(兆易创新)特有的总线访问控制机制;FPGA采用PGL25(紫光同创)芯片,用来实现EXMC总线和VME总线桥接,并通过VME驱动电路访问VME总线从设备,完成VME总线设备间通信控制。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (2)
1.一种用于实现EXMC与VME通信的总线桥装置,其特征在于:包括CPU模块和FPGA模块;所述FPGA模块包括TOP顶层模块和子模块,所述子模块包括时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL;
所述TOP顶层模块用于对EXMC总线和VME总线接口信号映射,同时完成对时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL各子模块的逻辑连接及调用;
所述TOP顶层模块包括EXMC总线接口和VME总线接口;
所述EXMC总线接口用于采集输入的EXMC总线信号和输出EXMC信号,实现FPGA模块与EXMC总线交互;
所述VME总线接口用于采集输入的VME总线信号和输出VME信号,实现FPGA模块与VME总线交互
所述时钟管理模块PLL用于时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL的时钟管理,完成对FPGA输入时钟的分频和倍频,向时钟管理模块PLL、寄存器管理模块REG、EXMC总线控制模块EXMC_CTRL、数据宽度控制模块bit_CTRL和数据流控制模块Data_CTRL输出所需时钟信号;
所述寄存器管理模块REG用于实现总线桥装置寄存器的配置,包括总线桥配置和VME总线复位信号的输出;其中总线桥配置包括数据位宽配置、地址位宽配置和时序配置;
所述EXMC总线控制模块EXMC_CTRL用于采集并判断EXMC总线时序,输出NWAIT信号从而完成与EXMC总线通信交互;
所述数据宽度控制模块bit_CTRL用于EXMC总线与VME总线桥接,实现对VME总线设备按字或按字节访问;
所述数据宽度控制模块bit_CTRL包括8位VME数据宽度控制模块M8bit_CTRL和16位VME数据宽度控制模块W16bit_CTRL,CPU通过数据宽度控制模块bit_CTRL实现EXMC总线按字访问或按字节访问VME设备;
所述16位VME数据宽度控制模块W16bit_CTRL用于完成EXMC总线与16位VME总线桥接,实现对VME总线设备按字读写访问;
所述16位VME数据宽度控制模块M16bit_CTRL通过采集并判断EXMC总线输入信号,控制VME总线输出信号,采集VME总线的输入信号完成与VME设备交互,实现EXMC总线与VME总线桥接,即EXMC总线对VME总线设备按字读写,具体步骤为:
步骤1、若采集VME总线输入BREE信号为0时,装置回到初始状态,不进行按字读写操作;若采集VME总线输入BREE信号为1时,装置对VME设备进行按字读或写操作,执行步骤2或3;
步骤2、当采集EXMC总线信号判断为16位写有效,则输出valid信号进入写空闲状态,并在写空闲状态输出ready信号为1时进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线输入的DTACK信号为0时恢复到初始状态;
步骤3、当采集EXMC总线信号判断为16位读有效,则输出valid信号进入读空闲状态,并在读空闲状态输出ready信号为1时进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线输入的DTACK信号为0时恢复到初始状态;
所述8位VME数据宽度控制模块M8bit_CTRL用于完成EXMC总线与8位VME总线桥接,实现对VME总线设备按字节读写访问;
所述8位VME数据宽度控制模块M8bit_CTRL通过采集并判断EXMC总线输入信号,控制VME总线输出信号,采集VME总线的输入信号完成与VME设备交互,实现EXMC总线与VME总线桥接,即EXMC总线对VME总线设备按字节读写,具体步骤为:
步骤4、若采集VME总线输入BREE信号为0时,装置回到初始状态,不进行按字节读写操作;若采集VME总线输入BREE信号为1时,装置对VME设备进行按字节读写操作,8位高字节读写执行步骤5或6,8位低字节读写执行步骤7或8;
步骤5、当采集EXMC总线信号判断为8位高字节写有效时进入高8位写有效状态,输出valid信号为1进入写空闲状态,在写空闲状态输出ready信号为1进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
步骤6、当采集EXMC总线信号判断为8位高字节读有效时进入高8位读有效状态,输出valid信号为1进入读空闲状态,在读空闲状态输出ready信号为1进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
步骤7、当采集EXMC总线信号判断为8位低字节写有效时进入低8位写有效状态,输出valid信号为1进入写空闲状态,在写空闲状态输出ready信号为1进入写状态向VME总线写数据,完成数据写操作后进入写等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
步骤8、当采集EXMC总线信号判断为8位低字节读有效时进入低8位读有效状态,输出valid信号为1进入读空闲状态,在读空闲状态输出ready信号为1进入读状态从VME总线读数据,完成数据读操作后进入读等待状态,等待VME总线的DTACK信号为0时恢复到初始状态;
所述数据流控制模块Data_CTRL用于实现EXMC总线和VME总线双向数据流向的判断,即当EXMC总线发起读操作时,数据流向从VME总线指向EXMC总线,当EXMC总线发起写操作时,则数据流向从EXMC总线指向VME总线。
2.如权利要求1所述的一种用于实现EXMC与VME通信的总线桥装置,其特征在于:若VME总线输入BERR信号为0则装置跳转至起始状态,不进行写和读的操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111370651.6A CN114064548B (zh) | 2021-11-18 | 2021-11-18 | 一种用于实现exmc与vme通信的总线桥装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111370651.6A CN114064548B (zh) | 2021-11-18 | 2021-11-18 | 一种用于实现exmc与vme通信的总线桥装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114064548A CN114064548A (zh) | 2022-02-18 |
CN114064548B true CN114064548B (zh) | 2024-05-24 |
Family
ID=80277976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111370651.6A Active CN114064548B (zh) | 2021-11-18 | 2021-11-18 | 一种用于实现exmc与vme通信的总线桥装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114064548B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2112001A1 (en) * | 1992-12-21 | 1994-06-22 | Shabtai Evan | Universal Protocol Programmable Communications Interface |
US6201829B1 (en) * | 1998-04-03 | 2001-03-13 | Adaptec, Inc. | Serial/parallel GHZ transceiver with pseudo-random built in self test pattern generator |
WO2005059765A1 (fr) * | 2003-12-18 | 2005-06-30 | Zte Corporation | Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960 |
CN102647320A (zh) * | 2012-04-09 | 2012-08-22 | 中国电子科技集团公司第五十八研究所 | 适用于高速1553总线协议控制的集成电路 |
KR20130010607A (ko) * | 2011-07-19 | 2013-01-29 | 국방과학연구소 | Vmecpu 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈 |
CN103324596A (zh) * | 2013-03-19 | 2013-09-25 | 中国科学院声学研究所 | 一种基于x86体系结构处理器的VME单板计算机装置 |
CN203966118U (zh) * | 2014-06-19 | 2014-11-26 | 甘肃交通职业技术学院 | 一种fpga的vme总线多串口卡 |
CN105242768A (zh) * | 2015-10-09 | 2016-01-13 | 天津国芯科技有限公司 | 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置 |
CN106681951A (zh) * | 2015-11-11 | 2017-05-17 | 中车大连电力牵引研发中心有限公司 | 用于mvb网卡与pci总线接口通信的设备及系统 |
WO2017143641A1 (zh) * | 2016-02-25 | 2017-08-31 | 邦彦技术股份有限公司 | 一种基于fpga实现pcm音频播放装置及系统及方法 |
CN211043559U (zh) * | 2019-09-03 | 2020-07-17 | 中国长江电力股份有限公司 | 一种基于臭氧浓度的高压电气设备局放监测装置 |
CN214151691U (zh) * | 2021-03-05 | 2021-09-07 | 北京和利时智能技术有限公司 | 串口通信电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3831396B2 (ja) * | 2002-08-30 | 2006-10-11 | 株式会社ルネサステクノロジ | データ処理装置及びicカード |
-
2021
- 2021-11-18 CN CN202111370651.6A patent/CN114064548B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2112001A1 (en) * | 1992-12-21 | 1994-06-22 | Shabtai Evan | Universal Protocol Programmable Communications Interface |
US6201829B1 (en) * | 1998-04-03 | 2001-03-13 | Adaptec, Inc. | Serial/parallel GHZ transceiver with pseudo-random built in self test pattern generator |
WO2005059765A1 (fr) * | 2003-12-18 | 2005-06-30 | Zte Corporation | Convertisseur a interface bus apte a convertir un protocole de bus amba ahb en protocole de bus de type i960 |
KR20130010607A (ko) * | 2011-07-19 | 2013-01-29 | 국방과학연구소 | Vmecpu 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈 |
CN102647320A (zh) * | 2012-04-09 | 2012-08-22 | 中国电子科技集团公司第五十八研究所 | 适用于高速1553总线协议控制的集成电路 |
CN103324596A (zh) * | 2013-03-19 | 2013-09-25 | 中国科学院声学研究所 | 一种基于x86体系结构处理器的VME单板计算机装置 |
CN203966118U (zh) * | 2014-06-19 | 2014-11-26 | 甘肃交通职业技术学院 | 一种fpga的vme总线多串口卡 |
CN105242768A (zh) * | 2015-10-09 | 2016-01-13 | 天津国芯科技有限公司 | 可分时钟控制的低功耗高速ahb总线访问多块sram的桥装置 |
CN106681951A (zh) * | 2015-11-11 | 2017-05-17 | 中车大连电力牵引研发中心有限公司 | 用于mvb网卡与pci总线接口通信的设备及系统 |
WO2017143641A1 (zh) * | 2016-02-25 | 2017-08-31 | 邦彦技术股份有限公司 | 一种基于fpga实现pcm音频播放装置及系统及方法 |
CN211043559U (zh) * | 2019-09-03 | 2020-07-17 | 中国长江电力股份有限公司 | 一种基于臭氧浓度的高压电气设备局放监测装置 |
CN214151691U (zh) * | 2021-03-05 | 2021-09-07 | 北京和利时智能技术有限公司 | 串口通信电路 |
Non-Patent Citations (2)
Title |
---|
IMA航电系统中基于AFDX网络的远程数据集中器的设计与实现;严希青;硕士电子期刊;20200315(第3期);全文 * |
李宾 ; 马晓川 ; 鄢社锋 ; 杨力 ; 王敏 ; .基于x86体系结构处理器的VME主控模块设计.声学技术.2013,(02),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN114064548A (zh) | 2022-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2619540C1 (ru) | Преобразователь протоколов между шиной cpci и шиной isa и соответствующий ему способ преобразования | |
CN102929836B (zh) | 一种航天专用asic芯片系统 | |
CN110471872B (zh) | 一种基于zynq芯片实现m-lvds总线数据交互系统和方法 | |
CN107145430A (zh) | 一种基于I2C接口通过CPLD来实现NVMe SSD点灯的方法 | |
US20020156954A1 (en) | Apparatus and methods for identifying bus protocol violations | |
CN211427190U (zh) | 一种基于飞腾处理器2000+的服务器电路和主板 | |
CN111061663B (zh) | 一种数据传输方法、装置及相关组件 | |
CN113872796B (zh) | 服务器及其节点设备信息获取方法、装置、设备、介质 | |
CN112564882B (zh) | 一种基于ahb总线的单线数字通讯接口 | |
CN114265872B (zh) | 一种用于总线的互联装置 | |
CN110597745A (zh) | 一种交换机系统多主多从i2c通信实现方法和装置 | |
CN104714907A (zh) | 一种pci总线转换为isa和apb总线设计方法 | |
CN102053898A (zh) | 针对主机pcie插槽上总线接口的测试方法及其读写测试方法 | |
CN114064548B (zh) | 一种用于实现exmc与vme通信的总线桥装置 | |
CN219574799U (zh) | 一种基于amba总线的多总线桥接器及其片上系统 | |
CN102722457A (zh) | 总线接口转换方法及总线桥接装置 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
CN105068962A (zh) | I2c控制器访问方法及系统 | |
CN111208892B (zh) | 一种用串行i2c信号对芯片系统实现复位的方法 | |
RU194084U1 (ru) | Плата для построения цифровых систем | |
CN104965468A (zh) | 一种适用于cpci多功能采集控制装置的通用接口模块 | |
CN216901645U (zh) | 一种iic转spi接口装置 | |
US11609876B1 (en) | USB multiplexing single-wire interface unit, chip and communication system | |
CN115033172B (zh) | 一种存储模块管控方法、装置、设备及存储介质 | |
CN118210750B (zh) | 一种基于通信性能优化的多总线互联架构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |