CN116662240A - 一种协议转换电路及方法、芯片、测试装置、存储介质 - Google Patents

一种协议转换电路及方法、芯片、测试装置、存储介质 Download PDF

Info

Publication number
CN116662240A
CN116662240A CN202310537605.3A CN202310537605A CN116662240A CN 116662240 A CN116662240 A CN 116662240A CN 202310537605 A CN202310537605 A CN 202310537605A CN 116662240 A CN116662240 A CN 116662240A
Authority
CN
China
Prior art keywords
chip
signal
protocol conversion
conversion circuit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310537605.3A
Other languages
English (en)
Inventor
付本涛
刘弋波
赖鼐
龚晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Miaocun Technology Co ltd
Original Assignee
Zhuhai Miaocun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Miaocun Technology Co ltd filed Critical Zhuhai Miaocun Technology Co ltd
Priority to CN202310537605.3A priority Critical patent/CN116662240A/zh
Publication of CN116662240A publication Critical patent/CN116662240A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

本申请公开了一种协议转换电路及方法、芯片、测试装置、存储介质，其中所述电路设置于芯片外部系统与内部电路之间，用于调整所述芯片外部系统与所述内部电路的传输协议，电路包括：私有协议转换电路以及AHB协议生成电路。本电路可以通过少数几根信号线和AHB协议转换电路，即可输出标准AHB信号，可以简化测试控制的操作，提高测试的效率，降低成本。本申请可广泛应用于芯片测试技术领域内。

Description

一种协议转换电路及方法、芯片、测试装置、存储介质
技术领域
本申请涉及芯片测试技术领域，尤其是一种协议转换电路及方法、芯片、测试装置、存储介质。
背景技术
现有技术中，在大规模SOC芯片内部，一般通过AHB BUS访问内部SRAM和寄存器。而在芯片CP/FT测试时，外部测试机台需要访问芯片内部SRAM或寄存器，但是由于AHB BUS信号很多，有100多条，导致通常芯片管脚不够，而且AHB BUS协议比较复杂，测试控制比较麻烦，不利于对芯片的批量测试。因此，亟需一种新的协议转换电路及方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本申请实施例的一个目的在于提供一种协议转换电路及方法、芯片、测试装置、存储介质，该电路及方法、芯片、测试装置可以简化测试控制的操作，提高测试的效率，降低成本。
为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种协议转换电路，所述电路设置于芯片外部系统与内部电路之间，用于调整所述芯片外部系统与所述内部电路的传输协议，包括：私有协议转换电路，用于根据接收到的芯片外部系统与芯片之间传输的信号集；所述信号集包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号；以及，用于根据接收的所述WR_REQ信号以及所述WR_TYPE信号，确定芯片处于写访问模式或者读访问模式；以及用于在所述芯片处于写访问模式时，根据串行的所述ADDR信号以及DATA信号，确定并行的写地址和并行的写数据；以及用于在所述芯片处于读访问模式时，根据串行的所述ADDR信号，得到并行的读地址，并将AHB协议生成电路反馈的读数据串行输出；AHB协议生成电路，用于在所述芯片处于写访问模式时，根据所述写地址以及所述写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址；以及用于在所述芯片处于读访问模式时，根据所述读地址，转换生成标准的AHB协议信号，并将读数据读出，反馈给私有协议转换电路。
另外，根据本发明中上述实施例的一种协议转换电路，还可以有以下附加的技术特征：
进一步地，本申请实施例中，所述私有协议转换电路还用于将所述读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。
进一步地，本申请实施例中，所述私有协议转换电路还用于提供标志读数据有效的RD_VLD信号，以使外部电路及时有效地抓取读数据。
进一步地，本申请实施例中，所述用于根据接收的所述WR_REQ信号以及所述WR_TYPE信号，确定芯片处于写访问模式或者读访问模式这一步骤，具体包括：在WR_REQ为高时，检测所述WR_TYPE信号的电平；确定所述WR_TYPE信号的电平为高电平，所述芯片处于写访问模式；确定所述WR_TYPE信号的电平为低电平，所述芯片处于读访问模式。
另一方面，本申请实施例还提供一种协议转换方法，通过上述实施例任一项的协议转换电路实现，包括：私有协议转换电路接收的芯片外部系统与芯片之间传输的信号集；所述信号集包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号；私有协议转换电路接收到WR_REQ脉冲信号时，根据所述WR_TYPE信号确定芯片处于写访问模式或者读访问模式；在所述芯片处于写访问模式时，私有协议转换电路根据串行的所述ADDR信号以及DATA信号，确定并行的写地址和并行的写数据；AHB协议生成电路根据所述写地址以及所述写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址；在所述芯片处于读访问模式时，私有协议转换电路根据串行的所述ADDR信号，得到并行的读地址；AHB协议生成电路根据所述读地址，转换生成标准的AHB协议信号，并将读数据读出，反馈给私有协议转换电路；私有协议转换电路将读数据进行并串转换后，串行输出到芯片外部。
进一步地，本申请实施例中，所述方法还包括私有协议转换电路所述读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。
另一方面，本申请还提供一种内存芯片，其特征在于，包括至少一个上述实施例任一项所述的一种协议转换电路。
另一方面，本申请还提供一种测试装置，其特征在于，包括至少一个上述实施例所述的一种内存芯片。
此外，本申请还提供一种存储介质，其中存储有处理器可执行的指令，所述处理器可执行的指令在由处理器执行时用于执行如上述任一项所述一种协议转换方法。
本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本申请可以根据WR_REQ脉冲信号以及所述WR_TYPE信号确定芯片处于写访问模式或者读访问模式，在写访问模式下可以根据串行的ADDR信号以及DATA信号，得到并行的写地址和并行的写数据；根据写地址以及所述读地址，转换生成标准的AHB协议信号，并将所述写数据写入对应的所述写地址，在读访问模式下，可以根据串行的所述ADDR信号，得到并行的读地址；根据所述读地址，转换生成标准的AHB协议信号将所述写数据读出，本电路可以通过少数几根信号线和AHB协议转换电路，即可输出标准AHB信号，可以简化测试控制的操作，提高测试的效率，降低成本。
附图说明
图1为本发明中一种具体实施例中一种协议转换电路的结构示意图；
图2为本发明中一种具体实施例中一种协议转换方法的步骤示意图；
图3为本发明中一种具体实施例中另一种协议转换电路的结构示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的一种协议转换电路及方法、芯片、测试装置、存储介质的原理和过程作以下说明。
参照图1，本发明提供一种协议转换电路，其中协议转换电路可以设置在芯片外部系统与内部电路和内部存储器之间，协议转换电路可以调整芯片外部系统与所述内部电路的传输协议，协议转换电路可以包括：私有协议转换电路1和AHB协议生成电路2；其中私有协议电路1与AHB协议生成电路2连接，AHB协议生成电路2可以与芯片内部的SRAM和寄存器连接，AHB协议生成电路2也可以与芯片内部的SRAM和寄存器集成在同一个芯片或者集成电路系统中。私有协议转换电路1可以与芯片外部系统连接，私有协议转换电路1可以与芯片外部系统实现信号的传输。
私有协议转换电路1可以根据接收到的芯片外部系统与芯片之间传输的信号集确定芯片处于写访问模式或者读访问模式；其中信号集可以至少包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号。
当芯片处于写访问模式时，私有协议转换电路1可以根据串行的所述ADDR信号以及DATA信号，确定并行的写地址和并行的写数据。当芯片处于读访问模式时，私有协议转换电路1根据串行的ADDR信号，得到并行的读地址。
当芯片处于写访问模式时，AHB协议生成电路2可以根据写地址以及写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址；当芯片处于读访问模式时，AHB协议生成电路2可以根据读地址，转换生成标准的AHB协议信号，并将读数据读出，需要说明的是，本实施例的写入数据以及读出数据可以不为同一个地址的数据，写入的地址依次是A和B，读出的地址可以是先读出A再读出B，也可以是先读出B再读出A。
进一步地，在本申请的一些实施例中，私有协议转换电路还可以将所述读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。具体地，在读出数据后，私有协议转换电路还可以将读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。
进一步地，在本申请的一些实施例中，私有协议转换电路还可以提供标志读数据有效的RD_VLD信号，以使芯片外部的电路可以及时有效地抓取读数据。具体地，本实施例可以根据提供标志读数据有效的RD_VLD信号的电平确定是否有效，若RD_VLD信号的电平为高电平，则芯片外部的电路可以及时有效地抓取读数据，若RD_VLD信号的电平为低电平则芯片外部的电路不能抓取读数据。
进一步地，在本申请的一些实施例中，所述AHB协议生成电路可以反馈读数据私有协议转换电路。具体地，当AHB协议生成电路从对应的读地址将数据读出时可以同时反馈给读数据私有协议转换电路。
此外、参照图2，与图1的电路相对应，本申请的实施例中还提供一种协议转换方法，该方法可以通过上述实施例任一项的协议转换电路实现，方法可以包括：
S1、私有协议转换电路接收的芯片外部系统与芯片之间传输的信号集；所述信号集包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号。
S2、私有协议转换电路根据所述WR_TYPE信号确定芯片处于写访问模式或者读访问模式。S3、在所述芯片处于写访问模式时，私有协议转换电路根据串行的所述ADDR信号以及DATA信号，确定并行的写地址和并行的写数据；AHB协议生成电路根据所述写地址以及所述写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址。
S4、在所述芯片处于读访问模式时，私有协议转换电路根据串行的所述ADDR信号，得到并行的读地址；AHB协议生成电路根据所述读地址，转换生成标准的AHB协议信号，并将读数据读出，反馈给私有协议转换电路输出到芯片外部。
在本实施例中，当私有协议转换电路接收到芯片外部系统与芯片之间传输的信号集；其中信号集至少包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号，私有协议转换电路根据接收到WR_TYPE信号判断芯片处于读访问模式还是写访问模式。当确定芯片处于写访问模式，私有协议转换电路可以根据串行的所述ADDR信号以及DATA信号，通过内部的逻辑设计将串行的所述ADDR信号以及DATA信号调整为并行的写地址和并行的写数据；AHB协议生成电路根据WR_TYPE信号、并行的写地址以及写数据，通过芯片内部的逻辑设计转换生成标准的AHB协议信号，并将写数据写入对应的写地址。当通过接收到的WR_TYPE信号判断芯片正处于读访问模式时，私有协议转换电路可以根据接收到的串行的所述ADDR信号，得到并行的读地址；AHB协议生成电路可以根据所述读地址，通过内部的电路逻辑将读地址和WR_TYPE信号转换生成标准的AHB协议信号，并将读数据读出。
进一步地，在本申请的一些实施例中，根据所述WR_TYPE信号，确定芯片处于写访问模式或者读访问模式这一步骤，具体可以包括：
S21、检测所述WR_TYPE信号的电平。
S22、确定所述WR_TYPE信号的电平为高电平，所述芯片处于写访问模式。
S23、确定所述WR_TYPE信号的电平为低电平，所述芯片处于读访问模式。
在本实施例中，当私有协议转换电路接收到的WR_TYPE信号的电平为高电平则芯片处于写访问模式，当私有协议转换电路接收到的WR_TYPE信号的电平为低电平则芯片处于读访问模式。
进一步地，在本申请的一些实施例中，方法还可以包括私有协议转换电路所述读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。
下面结合图3，对本申请的协议转换电路进行说明：
在图3中，芯片外部与协议转换电路的私有协议转换之间的传输信号有EXT_CLK、WR_REQ、WR_TYPE、ADDR、DATA、RD_VLD信号。
写访问工作过程：当转换电路接收到WR_REQ脉冲信号，且WR_TYPE为高，私有协议转换电路就判定为写访问请求；同时，私有协议转换电路将串行的ADDR和DATA信号转成并行的写地址和写数据；AHB协议生成电路根据写访问请求、并行写地址、并行写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址。
读访问工作过程：当转换电路接收到WR_REQ脉冲信号，且WR_TYPE为低，私有协议转换电路就判定为读访问请求；同时，私有协议转换电路将串行的ADDR转换成并行的读地址；AHB协议生成电路根据读访问请求和并行读地址，转换生成标准的AHB协议信号，从对应的读地址将数据读出，并反馈给私有协议转换电路；私有协议转换电路将读数据进行并串转换后，串行输出到芯片外部；同时转换电路还需提供标志读数据有效的RD_VLD信号，便于外部电路及时有效地抓取读数据。
此外、与图1的电路相对应，本申请的实施例中还提供一种内存芯片，可以包括至少一个上述实施例任一项所述的一种协议转换电路。上述的协议转换电路实施例中的内容均适用于本内存芯片实施例中，本内存芯片实施例所具体实现的功能与上述的协议转换电路实施例相同，并且达到的有益效果与上述的协议转换电路实施例所达到的有益效果也相同。
此外，本申请的实施例中还提供一种测试装置，可以至少一个上述实施例所述的一种内存芯片。
上述内存芯片实施例中的内容均适用于本装置实施例中，本装置实施例所具体实现的功能与上述内存芯片实施例相同，并且达到的有益效果与上述内存芯片实施例所达到的有益效果也相同。
与图2的方法相对应，本申请实施例还提供了一种存储介质，其中存储有处理器可执行的指令，所述处理器可执行的指令在由处理器执行时用于执行所述的协议转换方法。
上述的协议转换方法实施例中的内容均适用于本存储介质实施例中，本存储介质实施例所具体实现的功能与上述的协议转换方法实施例相同，并且达到的有益效果与上述的协议转换方法实施例所达到的有益效果也相同。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本申请，但应当理解的是，除非另有相反说明，功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本申请的范围，本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干程序用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行程序的定序列表，可以具体实现在任何计算机可读介质中，以供程序执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从程序执行系统、装置或设备取程序并执行程序的系统)使用，或结合这些程序执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行系统、装置或设备或结合这些程序执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的程序执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种协议转换电路，其特征在于，所述电路设置于芯片外部系统与内部电路之间，用于调整所述芯片外部系统与所述内部电路的传输协议，包括：
私有协议转换电路，用于根据接收到的芯片外部系统与芯片之间传输的信号集；所述信号集包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号；以及，用于根据接收的所述WR_REQ信号以及所述WR_TYPE信号，确定芯片处于写访问模式或者读访问模式；
以及用于在所述芯片处于写访问模式时，根据串行的所述ADDR信号以及DATA信号，确定并行的写地址和并行的写数据；以及用于在所述芯片处于读访问模式时，根据串行的所述ADDR信号，得到并行的读地址，并将AHB协议生成电路反馈的读数据串行输出；
AHB协议生成电路，用于在所述芯片处于写访问模式时，根据所述写地址以及所述写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址；
以及用于在所述芯片处于读访问模式时，根据所述读地址，转换生成标准的AHB协议信号，并将读数据读出，反馈给私有协议转换电路。
2.根据权利要求1所述一种协议转换电路，其特征在于，所述私有协议转换电路还用于将所述读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。
3.根据权利要求1所述一种协议转换电路，其特征在于，所述私有协议转换电路还用于提供标志读数据有效的RD_VLD信号，以使外部电路及时有效地抓取读数据。
4.根据权利要求1所述一种协议转换电路，其特征在于，所述用于根据接收的所述WR_REQ信号以及所述WR_TYPE信号，确定芯片处于写访问模式或者读访问模式这一步骤，具体包括：当收到WR_REQ脉冲信号时，检测所述WR_TYPE信号的电平；
确定所述WR_TYPE信号的电平为高电平，所述芯片处于写访问模式；
确定所述WR_TYPE信号的电平为低电平，所述芯片处于读访问模式。
5.一种协议转换方法，其特征在于，通过上述权利要求1-5任一项的协议转换电路实现，包括：
私有协议转换电路接收的芯片外部系统与芯片之间传输的信号集；所述信号集包括WR_REQ信号，WR_TYPE信号，ADDR信号以及DATA信号；
私有协议转换电路接收到WR_REQ脉冲信号时，根据所述WR_TYPE信号确定芯片处于写访问模式或者读访问模式；
在所述芯片处于写访问模式时，私有协议转换电路根据串行的所述ADDR信号以及DATA信号，确定并行的写地址和并行的写数据；AHB协议生成电路根据所述写地址以及所述写数据，转换生成标准的AHB协议信号，将写数据写入对应的写地址；
在所述芯片处于读访问模式时，私有协议转换电路根据串行的所述ADDR信号，得到并行的读地址；AHB协议生成电路根据所述读地址，转换生成标准的AHB协议信号，并将读数据读出，反馈给私有协议转换电路；私有协议转换电路将读数据进行并串转换后，串行输出到芯片外部。
6.根据权利要求5所述一种协议转换方法，其特征在于，所述方法还包括私有协议转换电路所述读数据进行并行与串行之间的转换后，通过串行输出到所述芯片外部系统。
7.一种内存芯片，其特征在于，包括至少一个上述权利要求1-5任一项所述的一种协议转换电路。
8.一种存储介质，其中存储有处理器可执行的指令，其特征在于，所述处理器可执行的指令在由处理器执行时用于执行如权利要求5-6任一项所述一种协议转换方法。
9.一种测试装置，其特征在于，包括至少一个上述权利要求7所述的一种内存芯片。
CN202310537605.3A 2023-05-12 2023-05-12 一种协议转换电路及方法、芯片、测试装置、存储介质 Pending CN116662240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310537605.3A CN116662240A (zh) 2023-05-12 2023-05-12 一种协议转换电路及方法、芯片、测试装置、存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310537605.3A CN116662240A (zh) 2023-05-12 2023-05-12 一种协议转换电路及方法、芯片、测试装置、存储介质

Publications (1)

Publication Number Publication Date
CN116662240A true CN116662240A (zh) 2023-08-29

Family

ID=87714516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310537605.3A Pending CN116662240A (zh) 2023-05-12 2023-05-12 一种协议转换电路及方法、芯片、测试装置、存储介质

Country Status (1)

Country Link
CN (1) CN116662240A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116860536A (zh) * 2023-09-05 2023-10-10 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法
CN117573588A (zh) * 2023-12-04 2024-02-20 上海合芯数字科技有限公司 并行apb协议转串行scom协议的装置、方法及芯片

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070198762A1 (en) * 2003-12-18 2007-08-23 Xiaokun Xiong A bus interface converter capable of converting amba ahb bus protocol into i960-like bus protocol
CN101377763A (zh) * 2007-08-31 2009-03-04 株式会社瑞萨科技 数据处理系统
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN109800193A (zh) * 2019-01-14 2019-05-24 浙江大学 一种ahb总线访问片上sram的桥接装置
CN209640846U (zh) * 2019-03-28 2019-11-15 上海磐启微电子有限公司 一种串行总线转ahb总线的转换电路
CN114168503A (zh) * 2021-11-25 2022-03-11 山东云海国创云计算装备产业创新中心有限公司 一种接口ip核控制方法、接口ip核、装置及介质
CN115587059A (zh) * 2022-10-11 2023-01-10 基合半导体（宁波）有限公司 一种数据转换系统
CN115757229A (zh) * 2022-11-11 2023-03-07 西安紫光国芯半导体有限公司 接口电路、存储芯片及存储器的数据访问方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070198762A1 (en) * 2003-12-18 2007-08-23 Xiaokun Xiong A bus interface converter capable of converting amba ahb bus protocol into i960-like bus protocol
CN101377763A (zh) * 2007-08-31 2009-03-04 株式会社瑞萨科技 数据处理系统
CN107577635A (zh) * 2017-08-29 2018-01-12 西安微电子技术研究所 一种兼容ahb协议的非握手式jtag调试链路及其调试方法
CN109800193A (zh) * 2019-01-14 2019-05-24 浙江大学 一种ahb总线访问片上sram的桥接装置
CN209640846U (zh) * 2019-03-28 2019-11-15 上海磐启微电子有限公司 一种串行总线转ahb总线的转换电路
CN114168503A (zh) * 2021-11-25 2022-03-11 山东云海国创云计算装备产业创新中心有限公司 一种接口ip核控制方法、接口ip核、装置及介质
CN115587059A (zh) * 2022-10-11 2023-01-10 基合半导体（宁波）有限公司 一种数据转换系统
CN115757229A (zh) * 2022-11-11 2023-03-07 西安紫光国芯半导体有限公司 接口电路、存储芯片及存储器的数据访问方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116860536A (zh) * 2023-09-05 2023-10-10 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法
CN116860536B (zh) * 2023-09-05 2023-11-28 武汉凌久微电子有限公司 Gpu芯片的快速ft测试系统、测试设备及测试方法
CN117573588A (zh) * 2023-12-04 2024-02-20 上海合芯数字科技有限公司 并行apb协议转串行scom协议的装置、方法及芯片

Similar Documents

Publication Publication Date Title
CN116662240A (zh) 一种协议转换电路及方法、芯片、测试装置、存储介质
CN1155967C (zh) 输出数据的方法、存储器装置和设备
CN101458971A (zh) 一种嵌入式存储器的测试系统及测试方法
CN101079326A (zh) 测试片上端接电路通断状态的半导体存储器件及测试方法
JPWO2007114373A1 (ja) テスト方法、テストシステムおよび補助基板
US20110126081A1 (en) Request-command encoding for reduced-data-rate testing
US7765442B2 (en) Memory device testable without using data and dataless test method
CN104424995A (zh) 半导体器件及其操作方法
CN112463700A (zh) 一种控制axi总线带宽的方法和装置
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
US8015329B2 (en) Data transfer coherency device and methods thereof
US8392768B2 (en) Memory test system with advance features for completed memory system
CN101493759B (zh) 一种任意容量异步先入先出存储器的地址控制方法
EP1220077A2 (en) Data processing apparatus and memory card using the same
CN110750406B (zh) 一种检测方法、装置和soc芯片
JP4520942B2 (ja) 試験装置及び設定方法
JP2005276317A (ja) 試験装置及び試験方法
CN108665937B (zh) 一种存储部件测试方法和装置
CN115985358A (zh) 共享命令移位器系统及方法
CN115376606A (zh) 动态随机存储器通道测试方法、系统、装置及存储介质
CN1220264C (zh) 半导体集成电路及其制造方法
US6976195B1 (en) Method and apparatus for testing a memory device with compressed data using a single output
US7516290B2 (en) Memory controller
CN107545918A (zh) 存储器控制电路单元与存储装置及参考电压产生方法
WO2023019658A1 (zh) 一种存储器测试方法、设备及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination