CN209640846U - 一种串行总线转ahb总线的转换电路 - Google Patents

一种串行总线转ahb总线的转换电路 Download PDF

Info

Publication number
CN209640846U
CN209640846U CN201920406373.7U CN201920406373U CN209640846U CN 209640846 U CN209640846 U CN 209640846U CN 201920406373 U CN201920406373 U CN 201920406373U CN 209640846 U CN209640846 U CN 209640846U
Authority
CN
China
Prior art keywords
bus
conversion circuit
ahb bus
universal serial
ahb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920406373.7U
Other languages
English (en)
Inventor
孙永琦
辛建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI PANCHIP MICROELECTRONICS Co Ltd
Original Assignee
SHANGHAI PANCHIP MICROELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI PANCHIP MICROELECTRONICS Co Ltd filed Critical SHANGHAI PANCHIP MICROELECTRONICS Co Ltd
Priority to CN201920406373.7U priority Critical patent/CN209640846U/zh
Application granted granted Critical
Publication of CN209640846U publication Critical patent/CN209640846U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Communication Control (AREA)

Abstract

本实用新型公开了一种串行总线转AHB总线的转换电路,涉及SOC设计领域,包括串并/并串转换电路、同步双向FIFO、包解析状态机和AHB总线转换电路;所述串并/并串转换电路、所述同步双向FIFO、所述包解析状态机和所述AHB总线转换电路之间依照次序相互连接;所述串并/并串转换电路与所述串行总线进行连接,所述AHB总线转换电路与所述AHB总线进行连接。本实用新型提供的串行总线转AHB总线的转换电路,对有广泛的主机支持的I2C、SPI和UART的串行通讯协议提供支持,方便于灵活地选择使用,并支持可定义长度的数据读写,最大支持127个字节。

Description

一种串行总线转AHB总线的转换电路
技术领域
本实用新型涉及SOC设计领域,尤其涉及一种串行总线转AHB总线的转换电路。
背景技术
I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。
SPI(Serial Peripheral Interface--串行外设接口)总线系统是一种同步串行、全双工外设接口。通过四根数据线进行实现数据的高速传输。
UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。
目前在SOC设计中,外部设备对SOC内部总线访问,有ARM的SWD,以及JTAG协议等,都需要专用软件和硬件配合。其中JTAG需要五根数据线,芯片引脚不足时无法使用;SWD是ARM的内核调试协议,非ARM内核的SOC无法使用。
因此,本领域的技术人员致力于开发一种应用于SOC设计领域的新的内部总线转换电路,克服SWD及JTAG的局限。
实用新型内容
有鉴于现有技术的上述缺陷,本实用新型所要解决的技术问题是如何设计一种串行总线转AHB总线的转换电路,实现外部串行总线和SOC内部AHB总线的数据通讯。
为实现上述目的,本实用新型提供了一种串行总线转AHB总线的转换电路,包括串并/并串转换电路、同步双向FIFO、包解析状态机和AHB总线转换电路;
所述串并/并串转换电路、所述同步双向FIFO、所述包解析状态机和所述AHB总线转换电路之间依照次序相互连接;
所述串并/并串转换电路与所述串行总线进行连接,所述AHB总线转换电路与所述AHB总线进行连接。
进一步地,所述串行总线包括I2C、SPI和UART。
进一步地,所述串并/并串转换电路包括协议选择器、串并转换电路和并串转换电路。
进一步地,所述协议选择器,用于控制选择当前协议;在所述协议选择器未选择特定协议前,所述转换电路不工作。
进一步地,所述串并转换电路,包括I2C、SPI和UART的串并转换,用于将接收到的串行数据转换为单字节的数据,存入所述同步双向FIFO中。
进一步地,所述并串转换电路,包括I2C、SPI和UART的并串转换,用于将所述同步双向FIFO中的单字节数据读出,按照所述协议选择器所选择的协议发送出去。
进一步地,所述同步双向FIFO,用于存储所述串行总线和所述AHB总线之间的信息。
进一步地,所述信息包括控制信息、地址信息和数据信息。
进一步地,所述包解析状态机用于解析接收的所述串行总线的数据包,产生控制信号,控制所述AHB总线转换电路,同时把所述AHB总线的数据写回所述同步双向FIFO中。
进一步地,所述AHB总线转换电路,用于产生实现所述AHB总线的地址、数据和控制信号,将所述AHB总线上的外围设备资源信息和数据传给所述包解析状态机。
本实用新型提供的串行总线转AHB总线的转换电路,对有广泛的主机支持的I2C、SPI和UART的串行通讯协议提供支持,方便于灵活地选择使用,并支持可定义长度的数据读写,最大支持127个字节。
以下将结合附图对本实用新型的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本实用新型的目的、特征和效果。
附图说明
图1是本实用新型的一个较佳实施例的整体结构示意图;
图2是本实用新型的一个较佳实施例的控制包示意图;
图3是本实用新型的一个较佳实施例的写数据包示意图;
图4是本实用新型的一个较佳实施例的读写数据包示意图;
图5是图2中的包控制信息示意图。
具体实施方式
以下参考说明书附图介绍本实用新型的多个优选实施例,使其技术内容更加清楚和便于理解。本实用新型可以通过许多不同形式的实施例来得以体现,本实用新型的保护范围并非仅限于文中提到的实施例。
如图1所示,为一种串行总线转AHB总线的转换电路,包括串并/并串转换电路、同步双向FIFO、包解析状态机和AHB总线转换电路;
其中,串并/并串转换电路、同步双向FIFO、包解析状态机和AHB总线转换电路之间依照次序相互连接;在串并/并串转换电路与同步双向FIFO之间、同步双向FIFO与包解析状态机之间,分别通过数据包进行双向的传输;在包解析状态机与AHB总线转换电路之间,双向地传输控制信号数据。
串并/并串转换电路与串行总线进行连接,AHB总线转换电路与AHB总线进行连接。串行总线包括I2C、SPI和UART。
图2为控制包,由包控制信息和AHB总线地址组成,其中AHB总线地址3左移24位,加上AHB总线地址2左移16位,加上AHB总线地址1左移8位,加上AHB总线地址0,组成32位的AHB总线地址。
图3为写数据包。
图4为读数据包。
图5为图2中的包控制信息,其中读/写标志接下来的包为写数据包,或者读数据包;读写字节个数标志将要读写的数据字节个数。
一次写操作,由控制包和写数据包组成。
一次读操作,由控制包和读数据包组成。
串并/并串转换电路包括协议选择器、串并转换电路和并串转换电路。
协议选择器,用于控制选择当前协议;在协议选择器未选择特定协议前,转换电路不工作。协议选择器,通过串行总线,产生特定的时序,选择后续所使用的通讯协议。
串并转换电路,包括I2C、SPI和UART的串并转换,根据选定的通讯协议,解析串行总线上的数据,用于将接收到的串行数据转换为单字节的数据,存入同步双向FIFO中。
并串转换电路,包括I2C、SPI和UART的并串转换,用于将同步双向FIFO中的单字节数据读出,按照协议选择器所选择的协议发送出去。
同步双向FIFO,在上位机写操作时,作为数据缓存,存储来自上位机的控制包和写数据包数据。在上位机读操作时,作为数据缓存,先存储来自上位机的控制包,后存储来自AHB总线读出的数据。
包解析状态机,在上位机写操作时,读取同步双口FIFO中的控制包,解析控制信息和地址信息,产生控制信号给AHB总线转换电路,同时将写数据包的数据给内部总线转换电路。在上位机读操作时,读取同步双向FIFO中的控制包,解析控制信息和地址信息,产生控制信号给AHB总线转换电路,AHB总线转换电路将读取的数据通过包解析状态机存入同步双向FIFO。
AHB总线转换电路,接收来自包解析状态机的控制信号和数据,按照AHB总线的时序,产生AHB总线的读写操作。
以上详细描述了本实用新型的较佳具体实施例。应当理解,本领域的普通技术无需创造性劳动就可以根据本实用新型的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本实用新型的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种串行总线转AHB总线的转换电路,其特征在于,包括串并/并串转换电路、同步双向FIFO、包解析状态机和AHB总线转换电路;
所述串并/并串转换电路、所述同步双向FIFO、所述包解析状态机和所述AHB总线转换电路之间依照次序相互连接;
所述串并/并串转换电路与所述串行总线进行连接,所述AHB总线转换电路与所述AHB总线进行连接。
2.如权利要求1所述的串行总线转AHB总线的转换电路,其特征在于,所述串行总线包括I2C、SPI和UART。
3.如权利要求1所述的串行总线转AHB总线的转换电路,其特征在于,所述串并/并串转换电路包括协议选择器、串并转换电路和并串转换电路。
4.如权利要求3所述的串行总线转AHB总线的转换电路,其特征在于,所述协议选择器,用于控制选择当前协议;在所述协议选择器未选择特定协议前,所述转换电路不工作。
5.如权利要求3所述的串行总线转AHB总线的转换电路,其特征在于,所述串并转换电路,包括I2C、SPI和UART的串并转换,用于将接收到的串行数据转换为单字节的数据,存入所述同步双向FIFO中。
6.如权利要求3所述的串行总线转AHB总线的转换电路,其特征在于,所述并串转换电路,包括I2C、SPI和UART的并串转换,用于将所述同步双向FIFO中的单字节数据读出,按照所述协议选择器所选择的协议发送出去。
7.如权利要求1所述的串行总线转AHB总线的转换电路,其特征在于,所述同步双向FIFO,用于存储所述串行总线和所述AHB总线之间的信息。
8.如权利要求7所述的串行总线转AHB总线的转换电路,其特征在于,所述信息包括控制信息、地址信息和数据信息。
9.如权利要求1所述的串行总线转AHB总线的转换电路,其特征在于,所述包解析状态机用于解析接收的所述串行总线的数据包,产生控制信号,控制所述AHB总线转换电路,同时把所述AHB总线的数据写回所述同步双向FIFO中。
10.如权利要求1所述的串行总线转AHB总线的转换电路,其特征在于,所述AHB总线转换电路,用于产生实现所述AHB总线的地址、数据和控制信号,将所述AHB总线上的外围设备资源信息和数据传给所述包解析状态机。
CN201920406373.7U 2019-03-28 2019-03-28 一种串行总线转ahb总线的转换电路 Active CN209640846U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920406373.7U CN209640846U (zh) 2019-03-28 2019-03-28 一种串行总线转ahb总线的转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920406373.7U CN209640846U (zh) 2019-03-28 2019-03-28 一种串行总线转ahb总线的转换电路

Publications (1)

Publication Number Publication Date
CN209640846U true CN209640846U (zh) 2019-11-15

Family

ID=68496920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920406373.7U Active CN209640846U (zh) 2019-03-28 2019-03-28 一种串行总线转ahb总线的转换电路

Country Status (1)

Country Link
CN (1) CN209640846U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131168A (zh) * 2020-09-02 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种多芯片组及控制方法
CN114564427A (zh) * 2022-03-01 2022-05-31 四川创安微电子有限公司 一种ahb总线到i2c总线的总线桥、系统及方法
CN116049047A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 一种eeprom访问结构及访问方法
CN116662240A (zh) * 2023-05-12 2023-08-29 珠海妙存科技有限公司 一种协议转换电路及方法、芯片、测试装置、存储介质

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112131168A (zh) * 2020-09-02 2020-12-25 山东云海国创云计算装备产业创新中心有限公司 一种多芯片组及控制方法
CN112131168B (zh) * 2020-09-02 2022-06-14 山东云海国创云计算装备产业创新中心有限公司 一种多芯片组及控制方法
CN114564427A (zh) * 2022-03-01 2022-05-31 四川创安微电子有限公司 一种ahb总线到i2c总线的总线桥、系统及方法
CN114564427B (zh) * 2022-03-01 2023-06-23 四川创安微电子有限公司 一种ahb总线到i2c总线的总线桥、系统及方法
CN116049047A (zh) * 2022-12-30 2023-05-02 成都电科星拓科技有限公司 一种eeprom访问结构及访问方法
CN116049047B (zh) * 2022-12-30 2024-04-12 成都电科星拓科技有限公司 一种eeprom访问方法
CN116662240A (zh) * 2023-05-12 2023-08-29 珠海妙存科技有限公司 一种协议转换电路及方法、芯片、测试装置、存储介质

Similar Documents

Publication Publication Date Title
CN209640846U (zh) 一种串行总线转ahb总线的转换电路
CN101504633B (zh) 一种多通道dma控制器
CN103106169B (zh) 基于aurora协议的高速总线接口的扩展架构
CN111984562A (zh) 寄存器突发访问控制的方法、电子设备及存储介质
CN113961494B (zh) 一种pcie总线与axi总线的桥接系统
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
US7191262B2 (en) High-throughput UART interfaces
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN116719755B (zh) 一种多应用内存访问的方法、装置、设备
WO2009000794A1 (en) Data modification module in a microcontroller
CN114153775A (zh) 一种基于AXI总线的FlexRay控制器
CN117971740B (zh) 一种内存拓展板卡和内存拓展方法
CN114327975A (zh) 片上系统
CN117009276B (zh) 一种基于axi总线的信号压缩传输的方法、装置及系统
CN112947156A (zh) 一种基于fpga的分布式数据传输系统及方法
CN107704407A (zh) 一种用于spi和uart之间数据处理的系统和方法
CN116629176A (zh) 一种面向异构加速卡的多功能dma设计方法及系统
CN103226531A (zh) 一种双端口外设配置接口电路
CN215376139U (zh) 基于arm和fpga的高效数据采集系统
CN215006296U (zh) 一种基于fpga的分布式数据传输系统
CN212541067U (zh) 一种基于sam9x60的物联网人机界面系统
CN112835834B (zh) 数据传输系统
CN207037638U (zh) 一种多节点服务器扩展卡动态分配装置
CN106528466B (zh) 一种星载计算机内部处理器单元和io单元之间的数据交换系统及方法
CN207976877U (zh) 数据传输系统

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant