CN115017095A - 电流输出型ak协议轮速芯片通信系统及方法 - Google Patents

电流输出型ak协议轮速芯片通信系统及方法 Download PDF

Info

Publication number
CN115017095A
CN115017095A CN202210935076.8A CN202210935076A CN115017095A CN 115017095 A CN115017095 A CN 115017095A CN 202210935076 A CN202210935076 A CN 202210935076A CN 115017095 A CN115017095 A CN 115017095A
Authority
CN
China
Prior art keywords
array
signal
chip
data
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210935076.8A
Other languages
English (en)
Other versions
CN115017095B (zh
Inventor
宗茜茜
黄�良
万虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vtran Intelligent Technology Changzhou Co ltd
Original Assignee
Vtran Intelligent Technology Changzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vtran Intelligent Technology Changzhou Co ltd filed Critical Vtran Intelligent Technology Changzhou Co ltd
Priority to CN202210935076.8A priority Critical patent/CN115017095B/zh
Publication of CN115017095A publication Critical patent/CN115017095A/zh
Application granted granted Critical
Publication of CN115017095B publication Critical patent/CN115017095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明属于通信技术领域，揭示了一种电流输出型AK协议轮速芯片通信系统及方法，所述芯片通信系统包括：主控模块、采集模块及处理模块；所述主控模块连接芯片，用以向芯片发送时序信号，控制采集模块触发动作来采集芯片的输出信号，并获取所述采集模块采集的信号；所述采集模块连接芯片，用以接收芯片输出的信号，并将采集到的信号发送至所述主控模块；所述处理模块连接所述主控模块，用以获取采集模块采集到的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。本发明提出的电流输出型AK协议轮速芯片通信系统及方法，可实现与特定芯片的通信。

Description

电流输出型AK协议轮速芯片通信系统及方法
技术领域
本发明属于微电子技术领域，涉及一种通信系统，尤其涉及一种电流输出型AK协议轮速芯片通信系统及方法。
背景技术
轮速传感器是用来测量汽车车轮转速的传感器。对于现代汽车而言，轮速信息是必不可少的，汽车动态控制系统(VDC)、汽车电子稳定程序(ESP)、防抱死制动系统（ABS）、自动变速器的控制系统等都需要轮速信息。所以轮速传感器是现代汽车中最为关键的传感器之一。
传统的轮速大部分位霍尔式轮速传感器，只能提供单一的轮速信息。随着现在汽车行业朝着新能源和智能化发展，轮速传感器需要提供更多的信息给ECU比如带诊断功能的气隙识别，正反转识别，轮速信息等，这些也可用于被动式胎压的监测功能。
最新的轮速传感器运用的AMR磁阻式原理，能通过AK协议精确输出气隙大小，正反转方向，轮速信息等信号，但国内没有现成的平台或底层驱动可以直接和轮速芯片进行通讯来进行配置或访问OTP。
有鉴于此，如今迫切需要设计一种新的芯片通信方式，以便克服现有芯片通信方式存在的上述至少部分缺陷。
发明内容
本发明提供一种电流输出型AK协议轮速芯片通信系统及方法，可实现与电流输出型AK协议轮速芯片的通信，提升数据读取的智能性，提高工作效率。
为解决上述技术问题，根据本发明的一个方面，采用如下技术方案：
一种电流输出型AK协议轮速芯片通信系统，所述芯片通信系统包括：主控模块、采集模块及处理模块；
所述主控模块连接芯片，用以向芯片发送时序信号，控制采集模块触发动作来采集芯片的输出信号，并获取所述采集模块采集的信号；
所述采集模块连接芯片，用以接收芯片输出的信号，并将采集到的信号发送至所述主控模块；
所述处理模块连接所述主控模块，用以获取采集模块采集到的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。
作为本发明的一种实施方式，所述处理模块包括：曼彻斯特解码处理单元及循环冗余校验单元；所述曼彻斯特解码处理单元用以进行曼彻斯特解码；所述循环冗余校验单元用以进行循环冗余校验。
作为本发明的一种实施方式，所述主控模块包括微处理器、运算放大器加法电路及光耦控制开关电路；所述微处理器分别连接运算放大器加法电路及光耦控制开关电路。
所述微处理器的GPIO2管脚连接至运算放大器加法电路，微处理器的GPIO6管脚连接至光耦控制开关电路，微处理器的NRST管脚连接至数字电源，通过Labview串口控制数字电源给微处理器复位信号；微处理器通过串口连接至计算机串口，计算机通过Labview平台的串口VISA指令来控制微处理器的动作。
作为本发明的一种实施方式，所述主控模块主要控制信号的发送时序，以及通过串口接收的数据产生对应的曼彻斯特编码信号，接收Labview平台传来的循环冗余校验计算结果并存入存储器，自动读取存储器计算结果并进入对应的工作模式。
作为本发明的一种实施方式，所述采集模块包括示波器；所述示波器包括示波器配置模块，用以对示波器进行配置；
芯片发送出的信号通过USB串口连接一台泰克示波器进行采集，通过GND下拉电阻来将电流信号转换为电压信号，此信号会被Labview平台采集并进行高速处理。
作为本发明的一种实施方式，所述曼彻斯特解码处理单元用以读取所述采集模块采集的采样数据数组，并将符合设定要求的数据原索引值存入新的数组；
判断信号中各信号点位处于上升沿还是下降沿；将信号处于上升沿或下降沿的标识放入第二数组，将各信号的索引值放入第三数组；将第二数组、第三数组中的数据进行两个循环处理过程；
第一个循环处理过程获取第二数组、第三数组的无效位，并将有效位保留至原对应数组，或者放入新的对应数组；
将第二数组及第三数组中的数据进行两两冒泡相减，若相减之差的绝对值不在设定范围内，则将此信号及其对应的索引值从对应数组中删除，删除元素后的数组进入下次循环；循环结束则上升沿或下降沿数组即为曼彻斯特编码的“0”、“1”字符串数组，并将数组生成对应的字符串，发送至循环冗余校验单元；上升沿数组及下降沿数组的索引值元素是一一对应的，冒泡相减能按照顺序通过索引的差值来判断0或1的有效性。
作为本发明的一种实施方式，所述循环冗余校验单元用以对接收的数据进行外循环处理及内循环处理；
外循环处理负责根据输入的校验码长度作为循环次数来依次将内循环每次计算的输出值作为下一次内循环的输入值。
内循环处理负责处理数据位从输入的初始值开始，将各比特依次进入运算器，使用多项式确认计算位数并在进行二进制运算时不考虑进位的问题。
根据本发明的一个方面，采用如下技术方案：一种电流输出型AK协议轮速芯片通信方法，所述芯片通信方法包括：
主控模块向芯片发送时序信号，控制采集模块触发动作来采集芯片的输出信号；
采集模块接收芯片输出的信号，并将采集到的信号发送至主控模块；
主控模块获取采集模块采集的信号；
处理模块获取主控模块发送的采集模块采集的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。
作为本发明的一种实施方式，曼彻斯特解码处理步骤包括：
读取采集模块采集的采样数据数组，并将符合设定要求的数据原索引值存入新的数组；
判断信号中各信号点位处于上升沿还是下降沿；将信号处于上升沿或下降沿的标识放入第二数组，将各信号的索引值放入第三数组；将第二数组、第三数组中的数据进行两个循环处理过程；
第一个循环处理过程获取第二数组、第三数组的无效位，并将有效位保留至原对应数组，或者放入新的对应数组；
将第二数组及第三数组中的数据进行两两冒泡相减，若相减之差的绝对值不在设定范围内，则将此信号及其对应的索引值从对应数组中删除，删除元素后的数组进入下次循环；循环结束则上升沿或下降沿数组即为曼彻斯特编码的“0”、“1”字符串数组，并将数组生成对应的字符串，发送至循环冗余校验单元；上升沿数组及下降沿数组的索引值元素是一一对应的，冒泡相减能按照顺序通过索引的差值来判断0或1的有效性。
作为本发明的一种实施方式，循环冗余校验步骤包括：
对接收的数据进行外循环处理及内循环处理；
外循环处理负责根据输入的校验码长度作为循环次数来依次将内循环每次计算的输出值作为下一次内循环的输入值。
内循环处理负责处理数据位从输入的初始值开始，将各比特依次进入运算器，使用多项式确认计算位数并在进行二进制运算时不考虑进位的问题。
本发明的有益效果在于：本发明提出的电流输出型AK协议轮速芯片通信系统及方法，可实现与特定芯片的通信。在本发明的一种使用场景中，本发明可以利用自动化Labview平台程序，将繁琐的步骤整合一起，一键进入对应芯片模式；本发明系统自带曼彻斯特解码以及CRC校验算法，并融入进MCU和Labview,避免人工验证和解码，从而极大地节约时间并能提升效率。不需向购买昂贵且不开放的通讯调试模块，节省研发资金。
附图说明
图1为本发明一实施例中芯片通信系统的组成示意图。
图2为本发明一实施例中芯片通信方法的流程图。
具体实施方式
下面结合附图详细说明本发明的优选实施例。
为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。
该部分的描述只针对几个典型的实施例，本发明并不仅局限于实施例描述的范围。相同或相近的现有技术手段与实施例中的一些技术特征进行相互替换也在本发明描述和保护的范围内。
说明书中各个实施例中的步骤的表述只是为了方便说明，本申请的实现方式不受步骤实现的顺序限制。
说明书中的“连接”既包含直接连接，也包含间接连接，如通过一些有源器件、无源器件或电传导媒介进行的连接；还可包括本领域技术人员公知的在可实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。
本发明揭示了一种电流输出型AK协议轮速芯片通信系统，图1为本发明一实施例中芯片通信系统的组成示意图；请参阅图1，所述芯片通信系统包括：主控模块1、采集模块2及处理模块3。所述主控模块1连接芯片4，用以向芯片发送时序信号，控制采集模块2触发动作来采集芯片的输出信号，并获取所述采集模块2采集的信号。所述采集模块2连接芯片4，用以接收芯片输出的信号，并将采集到的信号发送至所述主控模块1。所述处理模块3连接所述主控模块1，用以获取采集模块2采集到的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。
在本发明的一实施例中，AK协议轮速芯片只有两根对外的pin脚，一根VDD，一根GND。所有的通讯信号也是通过这两根pin脚来完成。输入信号通过叠加在VCC上，输入信号幅度为Vpp=1.6V~2.5V，信号比特率180kbit/s~2.5Mbit/s,编码规则为曼彻斯特编码。输出信号是通过GND的电流信号来发送的，编码规则为曼彻斯特编码。芯片有三种工作模式，正常输出模式，CPTM模式，USER_DATA模式。正常输出模式的输出信号是在GND线上输出高（14mA）和低（7mA）的高低电平AK协议信号。CPTM模式和USER_DATA模式是用于芯片和外部设备通讯的信号，是在GND线上输出高（7mA）和低（3.5mA）的高低电平电流信号。
编码规则：曼彻斯特编码。即信号从低到高为逻辑“1”，信号从高到低为逻辑“0”。例如：信号为“0110”，则通过曼彻斯特编码为“10010110”。
正常输出模式：芯片上电电流输出7mA后300us内未收到信号直接进入正常AK输出模式。
CPTM模式或USER_DATA模式：和芯片进行通讯，可实现对CPTM和USER_DATA寄存器的配置和读写。芯片上电电流输出7mA后300us内发送对应指令进入模式，指令集如下：
CPTM_REQ:01101001
USER_DATA_REQ:01101010
ID:01100101
CMD_READ:01110
CMD_WRITE:01111
RESPONSE:0110
例如需要进入CPTM模式：芯片上电电流输出7mA后300us内发送101010（runindata）+01101001O（CPTM_REQ），芯片会返回80bit设备ID,此时需要在100us内计算80bit设备ID的CRC-8值并发送给芯片进行握手通讯，如果芯片收到正确的CRC-8的值则会进入对应模式，此时输出电流会切换至3.5mA，若CRC错误或超过100us窗口期则芯片自动进入正常输出模式无法访问寄存器。进入模式后即可对寄存器进行读写配置。
所述主控模块1包括微处理器、运算放大器加法电路及光耦控制开关电路；所述微处理器分别连接运算放大器加法电路及光耦控制开关电路。在一实施例中，所述微处理器的GPIO2管脚连接至运算放大器加法电路，微处理器的GPIO6管脚连接至光耦控制开关电路，微处理器的NRST管脚连接至数字电源，通过Labview串口控制数字电源给微处理器复位信号；微处理器通过串口连接至计算机串口，计算机通过Labview平台的串口VISA指令来控制微处理器的动作。
所述主控模块主要控制信号的发送时序，以及通过串口接收的数据产生对应的曼彻斯特编码信号，接收Labview平台传来的循环冗余校验计算结果并存入存储器，自动读取存储器计算结果并进入对应的工作模式。
在一实施例中，所述主控模块1包含了STM32F103MCU、运算放大器加法电路和光耦控制开关电路来控制信号发送给芯片；由于需要在上电电流输出7mA后300us内发送叠加在VCC上的信号,通过MCUGPIO6给光耦CH1控制芯片上电；由于采用的直流电源响应慢，电压斜率上升时间过长，在电流输出7mA后超过300us的窗口期电压还未能达到VCC，但光耦相应速度快可以实现这个时间窗口要求；光耦CH2直接通过电源开关来开关，实现MCU的复位从而实现芯片重新上电。通过控制MCUGPIO2的状态和延时来调制MCU输出波形，由于MCUIO口高电平为3.3V，通过一个分压电路来获取Vpp=1.6V~2.5V的信号；通过运算放大器搭建的同相加法电路，将VCC=6V和MCUGPIO2口分压之后出来的信号进行叠加调制成最终信号以一定时序发送给芯片。
所述采集模块包括示波器；所述示波器包括示波器配置模块，用以对示波器进行配置；芯片发送出的信号通过USB串口连接一台泰克示波器进行采集，通过GND下拉电阻（如100Ω）来将电流信号转换为电压信号，此信号会被Labview平台采集并进行高速处理。
芯片通过USB串口和MCU通讯，将芯片寄存器读写指令通过串口发送至MCU,MCU在调制GPIO2推挽输出信号。同时，MCU也负责和泰克示波器进行通讯并配置好采集参数，控制其触发动作来采集芯片的输出信号，内部包含了对信号的曼彻斯特解码算法以及CRC的计算方法并对数据进行CRC校验判断，并将信号实时显示在波形图表上。此外，Labview也控制直流电源来给MCU发送复位信号，从而使芯片重新上电。另外还附加了曼彻斯特编码的模块功能，方便进行通讯调试。
在本发明的一实施例中，所述处理模块3包括：曼彻斯特解码处理单元31及循环冗余校验单元32；所述曼彻斯特解码处理单元31用以进行曼彻斯特解码；所述循环冗余校验单元32用以进行循环冗余校验。
在一实施例中，所述曼彻斯特解码处理单元用以读取所述采集模块采集的采样数据数组，并将符合设定要求的数据原索引值存入新的数组。判断信号中各信号点位处于上升沿还是下降沿；将信号处于上升沿或下降沿的标识放入第二数组，将各信号的索引值放入第三数组；将第二数组、第三数组中的数据进行两个循环处理过程。
第一个循环处理过程获取第二数组、第三数组的无效位，并将有效位保留至原对应数组，或者放入新的对应数组。
将第二数组及第三数组中的数据进行两两冒泡相减，若相减之差的绝对值不在设定范围内，则将此信号及其对应的索引值从对应数组中删除，删除元素后的数组进入下次循环；循环结束则上升沿或下降沿数组即为曼彻斯特编码的“0”、“1”字符串数组，并将数组生成对应的字符串，发送至循环冗余校验单元；上升沿数组及下降沿数组的索引值元素是一一对应的，冒泡相减能按照顺序通过索引的差值来判断0或1的有效性。
在一实施例中，读取示波器采样数据数组（从示波器配置采集模块得到），因为发送模式请求时GND的电流信号会出现尖峰，通过一个for循环，判断数据是否大于1或小于-0.2并记录下满足条件的数据原索引值存入新的数组。找出数组最大值，最大索引值就是最后一个尖峰值的位置，在此之后就会收到80位设备ID,然后从此处开始处理数据。此后数据送入两个for循环。
第一个for循环判断上升沿或下降沿，由于采样点数位10000pts，所以一个边沿有大约4~5个点，所以将数据依次送入循环并和其之后第4个数据作差，若大于0.1V则为下降沿，记作“0”，同时将其对应的索引值一起存入数组，若小于-0.1V则为上升沿，记作“1”，同时将其对应的索引值一起存入数组。这样就得到两个一维数组，一个是上升沿或下降沿数组，由“0”“1”组成，一个是对应的上升沿或下降沿的索引值数组。
第二个for循环使用上一步的二个一维数组。将上升沿或下降沿的索引值数组进行两两冒泡相减，若相减之差的绝对值小于30（这个值是根据采样点10000除以时基范围算出一个信号比特宽度至少大于40pts，保留一些余地设置到30pts），则将此索引值以及其对应的上升沿或下降沿数组元素从原数组删除，删除元素后的数组进入下次循环。等循环结束则上升沿下降沿数组即为曼彻斯特编码的“0”“1”字符串数组，共计80位。通过截取字符串格式化—扫描值—格式化字符串将二进制字符串数组转化为十六进制字符串送入循环冗余校验单元（CRC算法）。
曼彻斯特解码处理单元的最终目的是筛选出第一个for循环上升沿下降沿数组的无效位并将有效位放入新的数组。冒泡相减是因为上升沿或下降沿数组和上升沿或下降沿的索引值数组元素是一一对应的，这样可以从左到右通过索引的差值来判断0或1的有效性。为了判断两个边沿间隔时间短于标准周期，则可以把后面那个边沿的数据位（0或1）删除。
在本发明的一实施例中，所述循环冗余校验单元（CRC校验单元）用以对接收的数据进行外循环处理及内循环处理。
在曼彻斯特解码处理单元解码后发给CRC校验单元的都是字符串，但也可以向CRC校验单元输入32位无符号数据来计算，其输入端兼容两种格式数据。
外循环处理负责根据输入的校验码长度作为循环次数来依次将内循环每次计算的输出值作为下一次内循环的输入值。
内循环处理负责处理数据位从输入的初始值开始，将各比特bit依次进入运算器，使用多项式确认计算位数并在进行二进制运算时不考虑进位的问题。数据左边第一位即1探测器，其余位的1为反转器并将探测器信号用于激活反转器。数组从右往左移位依次计算。
在一实施例中，循环冗余校验单元提供了两种数据输入模式，一种是十六进制字符串形式，一种是无符号32位数据类型数组（十六进制显示格式）。首先判断字符串控件是否为空，如果为空则引用无符号32位数据类型数组，并将32位数据数组按照8位依次拆分成4个无符号8位数据数组送入两个嵌套for循环计算。如果非空则引用十六进制字符串，则直接通过一个for循环将其以2字符串截取，转化成无符号8位数据并存入新的数组送入两个嵌套for循环计算。
因为CRC-8计算多项式和初始值不是标准值，所以定义4个无符号32位数字输入控件，分别为CRC宽度，CRC初始预加载值，CRC多项式，CRC最终结果异或值(默认为0)。
将数组里的无符号8位数据由外循环依次送入内循环，外循环负责依次加载无符号8位数据，内循环处理8个数据。内循环循环次数为8，循环次数分别为0，1，2，…，7。外循环设置移位寄存器更新每次内循环的结果至CRC初始值。
内循环处理流程：内循环执行8次，循环次数记为i，计算0x80右移i位，8次循环的数据Array[i]分别为128，64，32，16，8，4，2，1的数组。将外循环加载的无符号8位数据与Array[i]进行逻辑与运算，判断其结果R1是否为0x00。
将CRC值宽度减1后的值即为i，将1左移i位得到0x80，内循环加载外循环移位寄存器过来的CRC初始加载值并和之前计算得到的0x80进行逻辑与运算得到R2，此R2再和之前计算得到的0x80进行或非逻辑运算得到R3。若R1为0x00,取值R2，若R1不为0x00,取值R3。
上一步得到R2或R3的值进入下一步运算，将移位寄存器记载的初始预加值左移1位得到R4，将R4和CRC多项式异或逻辑运算得到R5。判断R2或R3是否为0，若R2或R3为0，则将R4更新至移位寄存器进行外循环下次计算（更行的是CRC初始值），若R2或R3为不0，则将R5更新至移位寄存器进行外循环下次计算（更行的是CRC初始值）。外循环的循环次数由无符号8位数据数组长度决定。当外循环结束时，将之前根据CRC宽度计算得到的0x80减1并左移1位得到的数据和1进行逻辑或运算，即将最低位置1，此结果为R6。将R5与CRC最终结果异或值(默认为0)进行或非运算后再与R6进行逻辑与运算得到最终的CRC值。通过数据类型准换将最终值显示为8位的CRC值。
数据依次移位，根据CRC宽度设置计算位数，最右边位数据入口，最左边为数据出口。并将需要处理的数据根据最终结果根据宽度在高位添0。
在本发明的一实施例中，本发明系统可包括嵌入式部分、Labview部分。
嵌入式部分主要控制信号的发送时序，以及通过串口接收的数据产生对应的曼彻斯特编码信号，接受Labview传来的CRC计算结果并存入flash，自动读取Flash计算结果并进入对应的工作模式。
嵌入式部分通过USB串口和MCU通讯，将芯片寄存器读写指令通过串口发送至MCU,MCU在调制GPIO2推挽输出信号。另外也负责和泰克示波器进行通讯并配置好采集参数，控制其触发动作来采集芯片的输出信号，内部包含了对信号的曼彻斯特解码算法以及CRC的计算方法并对数据进行CRC校验判断，并将信号实时显示在波形图表上。另外Labview也控制直流电源来给MCU发送复位信号，从而使芯片重新上电。另外还附加了曼彻斯特编码的模块功能，方便进行通讯调试。
嵌入式部分主要控制信号的发送时序以及通过串口接收的数据产生对应的曼彻斯特编码信号以及接受Labview传来的CRC计算结果并存入flash。
Labview部分通过USB串口和MCU通讯，将芯片寄存器读写指令通过串口发送至MCU,MCU在调制GPIO2推挽输出信号。另外也负责和泰克示波器进行通讯并配置好采集参数，控制其触发动作来采集芯片的输出信号，内部包含了对信号的曼彻斯特解码算法以及CRC的计算方法并对数据进行CRC校验判断，并将信号实时显示在波形图表上。另外Labview也控制直流电源来给MCU发送复位信号，从而使芯片重新上电。另外还附加了曼彻斯特编码的模块功能，方便进行通讯调试。
主程序整体结构为事件结构结构，分为“读寄存器，写寄存器值改变”、“读取ID值改变”、“ICpowercycle值改变”、“开始编码值改变”、“退出程序值改变”5个控件值改变事件。其中“读寄存器，写寄存器值改变”采用了状态机的机构，将其分为三个步骤，分别为读寄存器，写寄存器，结束。因为写寄存器必须要先读寄存器再计算CRC才能写，所以读寄存器步骤是共用的，通过控件引用属性来确定状态机的执行顺序是直接读寄存器再结束，还是先读寄存器，计算后再写寄存器，再读一次寄存器确认写入成功，再结束。
示波器配置程序：被“读寄存器，写寄存器值改变”，“读取ID值改变”调用。该部分通过LabviewVISA串口和示波器进行远程通讯，流程按照初始化-通道配置（耦合方式，探头比例，垂直范围）-水平时基配置（采样率和水平轴时间范围）-采样模式配置（使能触发）-边沿触发配置（边沿方式，触发通道，触发电平）-读取数据-关闭通讯。
ReadwaveforID程序：内嵌在示波器配置采集模块vi之内的子vi，此子vi会执行两次，第一次得到80位ID并计算出CRC值再存入Flash,第二次则是读出正确的CRC值并发送至芯片。它的作用是当配置示波器完成进入等待操作完成状态时，设置等待时间（最长10s），此时从Labview串口发送指令控制数字电源的开关，从而给到MCU复位信号，从而使芯片重新上电。此时MCU重启之后读取Flash里的正确的CRC值并通过内部程序以一定时序发送到轮速芯片，轮速芯片重新上电读取到正确的指令和校验值，进入对应的工作模式。
Readwaveforcommand程序：内嵌在示波器配置采集模块vi之内的子vi，它的作用是在芯片已经进入内部通讯模式（CPTM或者USER_DATA模式时），要对寄存器进行读写，此时会接受Labview从串口发来的字符串指令，MCU读取到指令字符串控制GPIO2发出指令信号，示波器进行采集。Labview接收到采集信号进行解码并显示在主界面。
本发明进一步揭示一种电流输出型AK协议轮速芯片通信方法，图2为本发明一实施例中芯片通信方法的流程图；请参阅图2，所述芯片通信方法包括：
【步骤S1】主控模块向芯片发送时序信号，控制采集模块触发动作来采集芯片的输出信号；
【步骤S2】采集模块接收芯片输出的信号，并将采集到的信号发送至主控模块；
【步骤S3】主控模块获取采集模块采集的信号；
【步骤S4】处理模块获取主控模块发送的采集模块采集的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。
在本发明的一实施例中，曼彻斯特解码处理步骤包括：
读取采集模块采集的采样数据数组，并将符合设定要求的数据原索引值存入新的数组；
判断信号中各信号点位处于上升沿还是下降沿；将信号处于上升沿或下降沿的标识放入第二数组，将各信号的索引值放入第三数组；将第二数组、第三数组中的数据进行两个循环处理过程；
第一个循环处理过程获取第二数组、第三数组的无效位，并将有效位保留至原对应数组，或者放入新的对应数组；
将第二数组及第三数组中的数据进行两两冒泡相减，若相减之差的绝对值不在设定范围内，则将此信号及其对应的索引值从对应数组中删除，删除元素后的数组进入下次循环；循环结束则上升沿或下降沿数组即为曼彻斯特编码的“0”、“1”字符串数组，并将数组生成对应的字符串，发送至循环冗余校验单元；上升沿数组及下降沿数组的索引值元素是一一对应的，冒泡相减能按照顺序通过索引的差值来判断0或1的有效性。
在本发明的一实施例中，循环冗余校验步骤包括：
对接收的数据进行外循环处理及内循环处理；
外循环处理负责根据输入的校验码长度作为循环次数来依次将内循环每次计算的输出值作为下一次内循环的输入值。
内循环处理负责处理数据位从输入的初始值开始，将各比特依次进入运算器，使用多项式确认计算位数并在进行二进制运算时不考虑进位的问题。
综上所述，本发明提出的电流输出型AK协议轮速芯片通信系统及方法，可实现与特定芯片的通信。在本发明的一种使用场景中，本发明可以利用自动化Labview平台程序，将繁琐的步骤整合一起，一键进入对应芯片模式；本发明系统自带曼彻斯特解码以及CRC校验算法，并融入进MCU和Labview,避免人工验证和解码，大大节约了时间提升效率。不需向购买昂贵且不开放的通讯调试模块，节省研发资金。
需要注意的是，本申请可在软件和/或软件与硬件的组合体中被实施；例如，可采用专用集成电路(ASIC)、通用目的计算机或任何其他类似硬件设备来实现。在一些实施例中，本申请的软件程序可以通过处理器执行以实现上文步骤或功能。同样地，本申请的软件程序(包括相关的数据结构)可以被存储到计算机可读记录介质中；例如，RAM存储器，磁或光驱动器或软磁盘及类似设备。另外，本申请的一些步骤或功能可采用硬件来实现；例如，作为与处理器配合从而执行各个步骤或功能的电路。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。实施例中所涉及的效果或优点可因多种因素干扰而可能不能在实施例中体现，对于效果或优点的描述不用于对实施例进行限制。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其它变形和改变。

Claims (10)

1.一种电流输出型AK协议轮速芯片通信系统，其特征在于，所述芯片通信系统包括：主控模块、采集模块及处理模块；
所述主控模块连接芯片，用以向芯片发送时序信号，控制采集模块触发动作来采集芯片的输出信号，并获取所述采集模块采集的信号；
所述采集模块连接芯片，用以接收芯片输出的信号，并将采集到的信号发送至所述主控模块；
所述处理模块连接所述主控模块，用以获取采集模块采集到的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。
2.根据权利要求1所述的电流输出型AK协议轮速芯片通信系统，其特征在于：
所述处理模块包括：曼彻斯特解码处理单元及循环冗余校验单元；所述曼彻斯特解码处理单元用以进行曼彻斯特解码；所述循环冗余校验单元用以进行循环冗余校验。
3.根据权利要求1所述的电流输出型AK协议轮速芯片通信系统，其特征在于：
所述主控模块包括微处理器、运算放大器加法电路及光耦控制开关电路；所述微处理器分别连接运算放大器加法电路及光耦控制开关电路；
所述微处理器的GPIO2管脚连接至运算放大器加法电路，微处理器的GPIO6管脚连接至光耦控制开关电路，微处理器的NRST管脚连接至数字电源，通过Labview串口控制数字电源给微处理器复位信号；微处理器通过串口连接至计算机串口，计算机通过Labview平台的串口VISA指令来控制微处理器的动作。
4.根据权利要求3所述的电流输出型AK协议轮速芯片通信系统，其特征在于：
所述主控模块主要控制信号的发送时序，以及通过串口接收的数据产生对应的曼彻斯特编码信号，接收Labview平台传来的循环冗余校验计算结果并存入存储器，自动读取存储器计算结果并进入对应的工作模式。
5.根据权利要求1所述的电流输出型AK协议轮速芯片通信系统，其特征在于：
所述采集模块包括示波器；所述示波器包括示波器配置模块，用以对示波器进行配置；
芯片发送出的信号通过USB串口连接一台泰克示波器进行采集，通过GND下拉电阻来将电流信号转换为电压信号，此信号会被Labview平台采集并进行高速处理。
6.根据权利要求2所述的电流输出型AK协议轮速芯片通信系统，其特征在于：
所述曼彻斯特解码处理单元用以读取所述采集模块采集的采样数据数组，并将符合设定要求的数据原索引值存入新的数组；
判断信号中各信号点位处于上升沿还是下降沿；将信号处于上升沿或下降沿的标识放入第二数组，将各信号的索引值放入第三数组；将第二数组、第三数组中的数据进行两个循环处理过程；
第一个循环处理过程获取第二数组、第三数组的无效位，并将有效位保留至原对应数组，或者放入新的对应数组；
将第二数组及第三数组中的数据进行两两冒泡相减，若相减之差的绝对值不在设定范围内，则将此信号及其对应的索引值从对应数组中删除，删除元素后的数组进入下次循环；循环结束则上升沿或下降沿数组即为曼彻斯特编码的“0”、“1”字符串数组，并将数组生成对应的字符串，发送至循环冗余校验单元；上升沿数组及下降沿数组的索引值元素是一一对应的，冒泡相减能按照顺序通过索引的差值来判断0或1的有效性。
7.根据权利要求2所述的电流输出型AK协议轮速芯片通信系统，其特征在于：
所述循环冗余校验单元用以对接收的数据进行外循环处理及内循环处理；
外循环处理负责根据输入的校验码长度作为循环次数来依次将内循环每次计算的输出值作为下一次内循环的输入值；
内循环处理负责处理数据位从输入的初始值开始，将各比特依次进入运算器，使用多项式确认计算位数并在进行二进制运算时不考虑进位的问题。
8.一种电流输出型AK协议轮速芯片通信方法，其特征在于，所述芯片通信方法包括：
主控模块向芯片发送时序信号，控制采集模块触发动作来采集芯片的输出信号；
采集模块接收芯片输出的信号，并将采集到的信号发送至主控模块；
主控模块获取采集模块采集的信号；
处理模块获取主控模块发送的采集模块采集的信号，并对采集到的信号进行曼彻斯特解码处理，解析得到芯片输出的数据，并进行循环冗余校验。
9.根据权利要求8所述的电流输出型AK协议轮速芯片通信方法，其特征在于：
曼彻斯特解码处理步骤包括：
读取采集模块采集的采样数据数组，并将符合设定要求的数据原索引值存入新的数组；
判断信号中各信号点位处于上升沿还是下降沿；将信号处于上升沿或下降沿的标识放入第二数组，将各信号的索引值放入第三数组；将第二数组、第三数组中的数据进行两个循环处理过程；
第一个循环处理过程获取第二数组、第三数组的无效位，并将有效位保留至原对应数组，或者放入新的对应数组；
将第二数组及第三数组中的数据进行两两冒泡相减，若相减之差的绝对值不在设定范围内，则将此信号及其对应的索引值从对应数组中删除，删除元素后的数组进入下次循环；循环结束则上升沿或下降沿数组即为曼彻斯特编码的“0”、“1”字符串数组，并将数组生成对应的字符串，发送至循环冗余校验单元；上升沿数组及下降沿数组的索引值元素是一一对应的，冒泡相减能按照顺序通过索引的差值来判断0或1的有效性。
10.根据权利要求8所述的电流输出型AK协议轮速芯片通信方法，其特征在于：
循环冗余校验步骤包括：
对接收的数据进行外循环处理及内循环处理；
外循环处理负责根据输入的校验码长度作为循环次数来依次将内循环每次计算的输出值作为下一次内循环的输入值；
内循环处理负责处理数据位从输入的初始值开始，将各比特依次进入运算器，使用多项式确认计算位数并在进行二进制运算时不考虑进位的问题。
CN202210935076.8A 2022-08-05 2022-08-05 电流输出型ak协议轮速芯片通信系统及方法 Active CN115017095B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210935076.8A CN115017095B (zh) 2022-08-05 2022-08-05 电流输出型ak协议轮速芯片通信系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210935076.8A CN115017095B (zh) 2022-08-05 2022-08-05 电流输出型ak协议轮速芯片通信系统及方法

Publications (2)

Publication Number Publication Date
CN115017095A true CN115017095A (zh) 2022-09-06
CN115017095B CN115017095B (zh) 2022-11-08

Family

ID=83065982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210935076.8A Active CN115017095B (zh) 2022-08-05 2022-08-05 电流输出型ak协议轮速芯片通信系统及方法

Country Status (1)

Country Link
CN (1) CN115017095B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116962552A (zh) * 2023-09-21 2023-10-27 苏州利氪科技有限公司 Ak协议轮速传感器协议数据位解析方法和装置

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789794A (zh) * 2009-01-23 2010-07-28 雷凌科技股份有限公司 低密度奇偶校验码的解码方法及其电路
CN102104394A (zh) * 2009-12-18 2011-06-22 中国科学院国家天文台 一种低速率扩频通信发射基带系统
CN102231868A (zh) * 2011-05-18 2011-11-02 上海大学 一种基于高阶录制方式的3d音频重发系统
CN102231054A (zh) * 2011-06-08 2011-11-02 珠海天威技术开发有限公司 芯片及芯片数据通信方法、耗材容器、成像设备
CN102866979A (zh) * 2012-09-05 2013-01-09 四川省绵阳西南自动化研究所 一种同步串行接口信号传感器数据采集装置
CN103226982A (zh) * 2012-01-30 2013-07-31 精工电子有限公司 具有半导体存储电路的半导体装置
CN104578801A (zh) * 2015-01-16 2015-04-29 无锡芯朋微电子股份有限公司 一种用于隔离开关电源芯片的数字通信电路
CN104700131A (zh) * 2015-03-09 2015-06-10 东南大学 基于虚拟仪器的动物标签测试系统
CN105703885A (zh) * 2015-12-08 2016-06-22 重庆川仪自动化股份有限公司 基于曼彻斯特码的解析方法及装置
CN105959143A (zh) * 2016-05-18 2016-09-21 中国电子科技集团公司第四十研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
CN107124412A (zh) * 2017-04-27 2017-09-01 广东工业大学 一种biss协议数据解码方法及接口系统
CN109459955A (zh) * 2018-11-21 2019-03-12 华南理工大学 基于fpga的多轴伺服电机位置读取、解码系统及方法
CN208722023U (zh) * 2018-09-26 2019-04-09 沈阳希科泰科技有限公司 电动汽车整车控制器
CN109684251A (zh) * 2019-01-11 2019-04-26 杭州万高科技股份有限公司 一种芯片io数据的处理方法及一种芯片
CN109756303A (zh) * 2019-03-04 2019-05-14 北方天穹信息技术（西安）有限公司 一种单工异步曼彻斯特码接收解码方法
CN111078612A (zh) * 2019-11-08 2020-04-28 中国计量科学研究院 基于FPGA的biss-c协议的译码系统
CN111478872A (zh) * 2020-04-06 2020-07-31 西安电子科技大学 基于机电耦合的低频机械天线及信号处理方法
CN112506568A (zh) * 2016-12-31 2021-03-16 英特尔公司 用于异构计算的系统、方法和装置
CN112799992A (zh) * 2021-02-08 2021-05-14 燕山大学 现场总线芯片架构
CN113093567A (zh) * 2021-03-24 2021-07-09 一汽奔腾轿车有限公司 一种ak协议轮速传感器的仿真系统及其仿真方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789794A (zh) * 2009-01-23 2010-07-28 雷凌科技股份有限公司 低密度奇偶校验码的解码方法及其电路
CN102104394A (zh) * 2009-12-18 2011-06-22 中国科学院国家天文台 一种低速率扩频通信发射基带系统
CN102231868A (zh) * 2011-05-18 2011-11-02 上海大学 一种基于高阶录制方式的3d音频重发系统
CN102231054A (zh) * 2011-06-08 2011-11-02 珠海天威技术开发有限公司 芯片及芯片数据通信方法、耗材容器、成像设备
CN103226982A (zh) * 2012-01-30 2013-07-31 精工电子有限公司 具有半导体存储电路的半导体装置
CN102866979A (zh) * 2012-09-05 2013-01-09 四川省绵阳西南自动化研究所 一种同步串行接口信号传感器数据采集装置
CN104578801A (zh) * 2015-01-16 2015-04-29 无锡芯朋微电子股份有限公司 一种用于隔离开关电源芯片的数字通信电路
CN104700131A (zh) * 2015-03-09 2015-06-10 东南大学 基于虚拟仪器的动物标签测试系统
CN105703885A (zh) * 2015-12-08 2016-06-22 重庆川仪自动化股份有限公司 基于曼彻斯特码的解析方法及装置
CN105959143A (zh) * 2016-05-18 2016-09-21 中国电子科技集团公司第四十研究所 一种基于数字荧光示波器的FlexRay总线协议分析系统及方法
CN112506568A (zh) * 2016-12-31 2021-03-16 英特尔公司 用于异构计算的系统、方法和装置
CN107124412A (zh) * 2017-04-27 2017-09-01 广东工业大学 一种biss协议数据解码方法及接口系统
CN208722023U (zh) * 2018-09-26 2019-04-09 沈阳希科泰科技有限公司 电动汽车整车控制器
CN109459955A (zh) * 2018-11-21 2019-03-12 华南理工大学 基于fpga的多轴伺服电机位置读取、解码系统及方法
CN109684251A (zh) * 2019-01-11 2019-04-26 杭州万高科技股份有限公司 一种芯片io数据的处理方法及一种芯片
CN109756303A (zh) * 2019-03-04 2019-05-14 北方天穹信息技术（西安）有限公司 一种单工异步曼彻斯特码接收解码方法
CN111078612A (zh) * 2019-11-08 2020-04-28 中国计量科学研究院 基于FPGA的biss-c协议的译码系统
CN111478872A (zh) * 2020-04-06 2020-07-31 西安电子科技大学 基于机电耦合的低频机械天线及信号处理方法
CN112799992A (zh) * 2021-02-08 2021-05-14 燕山大学 现场总线芯片架构
CN113093567A (zh) * 2021-03-24 2021-07-09 一汽奔腾轿车有限公司 一种ak协议轮速传感器的仿真系统及其仿真方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116962552A (zh) * 2023-09-21 2023-10-27 苏州利氪科技有限公司 Ak协议轮速传感器协议数据位解析方法和装置
CN116962552B (zh) * 2023-09-21 2023-12-08 苏州利氪科技有限公司 Ak协议轮速传感器协议数据位解析方法和装置

Also Published As

Publication number Publication date
CN115017095B (zh) 2022-11-08

Similar Documents

Publication Publication Date Title
CN115017095B (zh) 电流输出型ak协议轮速芯片通信系统及方法
CN103391284B (zh) 识别过程控制系统中正在使用的通信协议的方法和装置
US20010000405A1 (en) Apparatus and method of providing a dual mode card and reader
CN105093094A (zh) 芯片上电可靠性自动检测装置和检测方法
CN112069074A (zh) 一种基于uvm的rfid标签芯片验证装置
JPS6239926A (ja) コンピユ−タから電流ル−プへのオンライン式シリアル通信インタ−フエ−ス
CN102236591B (zh) 接收自存储网络环境的scsi目标的scsi错误响应的定制系统和方法
CN101739322B (zh) 嵌入式系统的测试装置及方法
CN106951354A (zh) 固态硬盘及其故障检测装置和方法
CN105357799B (zh) Led显示模组管理装置
CN112542210A (zh) 一种高速率的flash极限读写速度测试装置
JP5060021B2 (ja) 様々なシリアルバスタイプをシミュレーションし、エミュレーションし、試験するための普遍的なアプローチ
CN116467232A (zh) 主机与从机之间的通信系统和通信方法
US20030056048A1 (en) Protocol for a power supply unit controller
CN107704417A (zh) 与被测设备通信的方法及其通信系统
CN101261574A (zh) 声音数据处理装置
CN115267349A (zh) 一种基于LabVIEW的多通道微弱电容检测系统及其方法
CN112598830A (zh) 一种闸机智能终端
CN101847045B (zh) 一种仪器系统的标准接口方法
JP4492987B2 (ja) 自己表示機能付きｉｃカード
CN109388217B (zh) 确定硬盘未上电时长的方法、装置及系统
CN105759681B (zh) 异常规避装置，规避车载设备异常的控制系统及方法
CN107911168A (zh) 一种基于车灯的车牌认证方法及装置
CN114579502B (zh) 一种烧录接口系统、微处理器及烧录方法
CN217320273U (zh) 车载控制装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Current Output AK Protocol Wheel Speed Chip Communication System and Method

Effective date of registration: 20221214

Granted publication date: 20221108

Pledgee: Zheshang Bank Co.,Ltd. Nanjing Branch

Pledgor: VTRAN INTELLIGENT TECHNOLOGY (CHANGZHOU) CO.,LTD.

Registration number: Y2022980027018

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20231229

Granted publication date: 20221108

Pledgee: Zheshang Bank Co.,Ltd. Nanjing Branch

Pledgor: VTRAN INTELLIGENT TECHNOLOGY (CHANGZHOU) CO.,LTD.

Registration number: Y2022980027018

PC01 Cancellation of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Current output AK protocol wheel speed chip communication system and method

Granted publication date: 20221108

Pledgee: Zheshang Bank Co.,Ltd. Nanjing Branch

Pledgor: VTRAN INTELLIGENT TECHNOLOGY (CHANGZHOU) CO.,LTD.

Registration number: Y2024980001538

PE01 Entry into force of the registration of the contract for pledge of patent right