KR100186319B1 - 데이타 전송회로 - Google Patents

데이타 전송회로 Download PDF

Info

Publication number
KR100186319B1
KR100186319B1 KR1019960072326A KR19960072326A KR100186319B1 KR 100186319 B1 KR100186319 B1 KR 100186319B1 KR 1019960072326 A KR1019960072326 A KR 1019960072326A KR 19960072326 A KR19960072326 A KR 19960072326A KR 100186319 B1 KR100186319 B1 KR 100186319B1
Authority
KR
South Korea
Prior art keywords
data
waiting time
signal
output
control
Prior art date
Application number
KR1019960072326A
Other languages
English (en)
Other versions
KR19980053255A (ko
Inventor
장성진
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960072326A priority Critical patent/KR100186319B1/ko
Publication of KR19980053255A publication Critical patent/KR19980053255A/ko
Application granted granted Critical
Publication of KR100186319B1 publication Critical patent/KR100186319B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1615—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement using a concurrent pipeline structrure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 데이타의 대기시간이 짧은 경우 4개의 파이프라인을 통하지 않고, 전송트랜지스터를 통하여 데이타를 전송시키는 데이타 전송회로에 관한 것이며, 종래의 데이타 전송회로는 전송할 데이타의 대기시간에 관계없이 4개의 파이프라인을 통하여 데이타를 전송함으로써, 데이타의 대기시간이 짧은 경우 그 전송속도가 지연되는 문제점이 있었다. 이와같은 문제점을 감안한 본 발명은 대기시간 제어부에서 데이타의 대기시간을 비교하여 짧은 경우 신호발생부에서 신호를 발생하고, 그 신호발생부의 신호에 따라 도통제어되는 파이프라인과는 다른 경로를 통해 입력데이타를 전송함으로써, 데이타의 대기시간이 짧은 경우에 데이타 전송 속도를 증가시키는 효과가 있다.

Description

데이타 전송회로
본 발명은 데이타 전송회로에 관한 것으로, 특히 데이타 전송의 대기시간이 짧은 경우 기존의 파이프라인외에 다른 선로를 통해 데이타가 전송되게 하여 그 전송의 효율을 증가시킨 데이타 전송회로에 관한 것이다.
종래에는 데이타 전송의 대기시간에 관계없이 대기시간 제어부의 제어신호에 따라 4개의 파이프라인을 통해 데이타를 전송하였으며, 이와같은 종래의 데이타 전송회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1은 종래의 데이타 전송회로도로서,이에 도시된 바와같이 대기신호(CL1~CLN)를 입력받아, 외부클럭신호(CLK)에 동기를 맞춰 제어신호(A), (B), (C), (D)를 순차적으로 발생시키는 대기시간 제어부(1)와; 상기 제어신호(A), (B), (C), (D)에 따라 도통 제어되는 4개의 파이프라인을 구비하여 입력데이타(DIN)를 그 파이프라인을 통해 전송하는 파이프라인부(2)로 구성되며, 또한 도2는 상기 파이프라인부(2)의 회로도로서 이에 도시된 바와같이, 제어신호(A), (B), (C), (D)에 도통제어되어 입력데이타(DIN)를 전송하는 전송트랜지스터(DTT1,DTT1-1,DTT1-2,DTT1-3)와; 데이타 전송 트랜지스터(DTT1,DTT1-1,DTT1-2,DTT1-3)에서 전송되는 데이타를 래치하는 래치부(10,11,12,13)와; 상기 래치부(10,11,12,13)의 출력데이타를 반전하는 인버터(INV1,INV1-1,INV1-2,INV1-3)와; 반전된 제어신호 (), (), (), ()에 따라 도통제어되어 상기 인버터(INV1,INV1-1,INV1-2,INV1-3)에서 출력되는 데이타를 출력데이타(D0)로 하여 전송하는 전송트랜지스터(DTT2,DTT2-1,DTT2-2,DTT2-3)를 구비하는 병렬 접속된 4개의 파이프라인으로 구성된다.
이하, 상기와 같이 구성된 종래의 데이타 전송회로의 동작을 설명한다.
먼저, 대기시간 제어부(1)는 데이타의 대기시간에 관계없이, 대기신호(CL1~CLN)를 입력받고, 입력되는 외부클럭신호(CLK)에 동기를 맞춰 제어신호(A), (B), (C), (D)를 발생하여 그 제어신호(A), (B), (C), (D)를 순차적으로 파이프라인부(2)로 출력한다.
그 다음, 상기 제어신호(A)를 입력받은 전송트랜지스터(DTT1)는 도통되어 입력데이타(DIN)를 래치(11)에 인가한다.
그 다음, 상기 입력데이타(DIN)를 입력받은 래치(11)는 그 입력데이타(DIN)를 래치하여 출력한다.
그 다음, 반전된 제어신호 ()에 따라 도통되는 전송트랜지스터(DTT2)는 상기 래치(11)에서 래치된 입력데이타(DIN)를 반전출력하는 인버터(INV1)의 출력데이타를 출력데이타(D0)로 하여 출력한다.
그 다음, 제어신호(B)가 입력되어, 데이타가 두번째 파이프라인을 통해 출력되고, 그 다음, 제어신호(C), (D)가 순차적으로 입력됨에 따라 세번째, 네번째 파이프라인을 통해 데이타가 순차적으로 출력되게 된다.
그러나, 종래의 데이타 전송회로는 전송되는 데이타의 대기시간이 작은 경우에도, 4개의 파이프라인을 모두 사용함으로써, 데이타의 대기시간이 작은 경우에는 그 파이프라인이 동작하는 동안 전송시간이 지연되어 동작효율이 감소하는 문제점이 있었다.
이와같은 문제점을 감안한 본 발명은 출력데이타의 대기시간이 작은 경우에도, 그 데이타전송 시간이 지연되지 않는 데이타 전송회로의 제공에 그 목적이 있다.
도1은 종래 데이타 전송회로의 블럭도.
도2는 도1에 있어서, 파이프라인부의 회로도.
도3은 본 발명에 의한 데이타 전송회로의 블럭도.
도4는 도3에 있어서, 출력부의 회로도.
* 도면의 주요부분에 대한 부호의 설명
DTT1~DTT3 : 전송트랜지스터 INV1~INV2-3 : 인버터
1 : 대기시간 제어부 2 : 파이프라인부
3 : 신호발생부 4 : 출력부
상기와 같은 목적은 데이타의 대기시간이 작은 경우 대기시간 제어부는 파이프라인을 제어하는 신호를 출력하지 않고, 신호발생부와 그 신호발생부에서 발생된 신호에 따라 도통제어되는 전송트랜지스터를 구비하는 출력부를 구비하여, 데이타의 대기시간이 작은 경우 신호발생부의 출력신호에 제어되는 출력부를 통해 데이타를 출력시킴으로써 달성되는 것으로, 이와같은 본 발명에 의한 데이타 전송회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도3은 본 발명에 의한 데이타 전송회로의 블럭도로서, 이에 도시된 바와같이 대기신호(CL1~CLN)를 입력받아, 외부클럭신호(CLK)에 동기를 맞춰 제어신호(A), (B), (C), (D) 또는 (E)를 발생시키는 대기시간 제어부(1)와, 상기 제어신호(A), (B), (C), (D)에 따라 도통제어되는 4개의 파이프라인을 구비하여 입력데이타(DIN)를 그 파이프라인을 통해 전송하는 파이프라인부(2)와; 상기 대기시간 제어부(1)의 출력신호인 제어신호(E)를 입력받아 제어신호(F)를 발생하는 신호발생부(3)와; 상기 신호발생부(3)의 출력신호인 제어신호(F)를 인가 받아 입력데이타(IN)를 출력데이타(D0)로하여 출력하는 출력부(4)로 구성되며, 또한 도2는 상기 출력부의 회로도로서 이에 도시된 바와같이, 제어신호(F)에 도통제어되어 입력데이타(DIN)를 전송하는 전송트랜지스터(DTT3)로 구성된다.
먼저, 대기시간이 긴경우에는 대기시간 제업주(1)에서 제어신호(A), (B), (C), (D)가 파이프라인부(2)로 입력된다. 이에따라 파이프라인부(2)에 구비된 각 파이프라인은 순차적으로 도통되어 데이타를 전송하게 된다.
그 다음, 대기시간을 비교하여 대기시간이 짧은 경우에 대기시간 제어부(1)는 대기시간 제어신호(E)를 출력한다. 상기 제어신호(E)를 입력받은 신호발생부(3)는 제어신호(F)를 출력하고, 상기 신호발생부(3)의 제어신호(F)를 인가받은 출력부(4)는 그 출력부(4)에 구비된 전송트랜지스터(DTT3)를 도통시켜 입력데이타(DIN)를 출력데이타(D0)로 하여 출력하게 된다.
상기한 바와같이 본 발명에 의한 데이타 전송회로는 데이타의 대기시간이 짧은 경우에는 불필요하게 4개의 파이프라인을 모두 구동시키지 않고 데이타를 출력함으로써, 데이타의 전송속도를 증가시켜 데이타 전송회로의 동작효율을 증가시키는 효과가 있다.

Claims (2)

  1. 대기신호(CL1~CLN)를 입력받아 외부클럭신호(CLK)에 동기를 맞춰 제어신호 (A), (B), (C), (D) 또는 (E)를 발생시키는 대기시간 제어부(1)와, 상기 제어신호 (A), (B), (C), (D)에 따라 도통제어되는 4개의 파이프라인을 구비하여 입력데이타(DIN)를 그 파이프라인을 통해 전송하는 파이프라인부(2)와; 상기 대기시간 제어부(1)의 출력신호인 제어신호(E)를 입력받아 제어신호(F)를 발생하는 신호발생부(3)와; 상기 신호발생부(3)의 출력신호인 제어신호(F)를 인가 받아 입력데이타(IN)를 출력데이타(D0)로하여 출력하는 출력부(4)로 구성하여 된 것을 특징으로 하는 데이타 전송회로.
  2. 제1항에 있어서, 출력부(4)는 제어신호(F)에 도통제어되어 입력데이타(DIN)를 전송하는 전송트랜지스터(DTT3)로 구성하여 된 것을 특징으로 하는 데이타 전송회로.
KR1019960072326A 1996-12-26 1996-12-26 데이타 전송회로 KR100186319B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960072326A KR100186319B1 (ko) 1996-12-26 1996-12-26 데이타 전송회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960072326A KR100186319B1 (ko) 1996-12-26 1996-12-26 데이타 전송회로

Publications (2)

Publication Number Publication Date
KR19980053255A KR19980053255A (ko) 1998-09-25
KR100186319B1 true KR100186319B1 (ko) 1999-05-15

Family

ID=19491041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960072326A KR100186319B1 (ko) 1996-12-26 1996-12-26 데이타 전송회로

Country Status (1)

Country Link
KR (1) KR100186319B1 (ko)

Also Published As

Publication number Publication date
KR19980053255A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100231605B1 (ko) 반도체 메모리 소자의 전력소모 방지 장치
KR100255664B1 (ko) 반도체 집적회로의 클락 포워딩 회로 및 클락포워딩 방법
US5306962A (en) Qualified non-overlapping clock generator to provide control lines with non-overlapping clock timing
KR970029839A (ko) 반도체 메모리 장치
US6178206B1 (en) Method and apparatus for source synchronous data transfer
KR20010068165A (ko) 데이터 래치 회로와 그 구동 방법
US6163545A (en) System and method for data transfer across multiple clock domains
JP2006229931A (ja) デイジーチェーンを形成するマルチデバイスシステムおよびその駆動方法
US5767718A (en) High speed conditional synchronous one shot circuit
US6724231B2 (en) Clock signal propagation gate and semiconductor integrated circuit including same
KR100186319B1 (ko) 데이타 전송회로
KR100202767B1 (ko) 데이타 전송 방식 및 데이타 전송 회로
KR20050050436A (ko) 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치
KR20010027530A (ko) 버퍼
KR0146531B1 (ko) 반도체 메모리장치
JP6127759B2 (ja) 伝送回路および出力回路
KR100949272B1 (ko) 반도체 소자와 그의 구동 방법
KR100218369B1 (ko) 버스로드용 래치회로
KR0164396B1 (ko) 반도체 메모리 장치의 클럭에지 검출회로
KR100200501B1 (ko) 멀티플렉서
KR100414750B1 (ko) 동기식 그래픽 램에서의 파이프 카운터 제어회로
KR100241765B1 (ko) Atm방식의 통신에서 고유번호 생성장치
KR100244415B1 (ko) 고속으로 동작하는 단일 또는 이중 에지 트리거 플립플롭 회로
KR100321182B1 (ko) 데이터 프리패치를 위한 카운터회로
KR0174500B1 (ko) 반도체 칩의 클럭 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061122

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee