JPH04256241A - 信号送信装置 - Google Patents
信号送信装置Info
- Publication number
- JPH04256241A JPH04256241A JP3017321A JP1732191A JPH04256241A JP H04256241 A JPH04256241 A JP H04256241A JP 3017321 A JP3017321 A JP 3017321A JP 1732191 A JP1732191 A JP 1732191A JP H04256241 A JPH04256241 A JP H04256241A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- power
- clock
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Exchange Systems With Centralized Control (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、信号線が隣接している
通信装置のバックボード等の信号線に信号を送信する信
号送信装置の改良に関する。
通信装置のバックボード等の信号線に信号を送信する信
号送信装置の改良に関する。
【０００２】図４は１例のバックボードの信号線と信号
送信装置との関係を示す図である。バックボードの信号
線は図４に示す如く非常に隣接して多数設けられており
、信号送信装置１０，１１，２０よりの信号は夫々隣接
した信号線３３，３１，３２に送信されるようになって
いる。
送信装置との関係を示す図である。バックボードの信号
線は図４に示す如く非常に隣接して多数設けられており
、信号送信装置１０，１１，２０よりの信号は夫々隣接
した信号線３３，３１，３２に送信されるようになって
いる。
【０００３】この場合、信号送信装置１０，１１，２０
は、装置のクロックに同期してデータを送信するが、今
信号送信装置１０，１１は既設パネルのもので既に信号
が送信されており、信号送信装置２０は増設パネルのも
ので、これが増設され、電源がオンとなり、信号を信号
線３２に送信した時、隣接の信号線３１，３３の信号に
エラーを生じさせないことが望まれている。
は、装置のクロックに同期してデータを送信するが、今
信号送信装置１０，１１は既設パネルのもので既に信号
が送信されており、信号送信装置２０は増設パネルのも
ので、これが増設され、電源がオンとなり、信号を信号
線３２に送信した時、隣接の信号線３１，３３の信号に
エラーを生じさせないことが望まれている。
【０００４】
【従来の技術】図３は従来例の信号送信装置のブロック
図及び各部のタイムチャートである。図３においては、
信号送出部１ー１の出力をフリップフロップ（以下ＦＦ
と称す）１ー２に入力し、図３（Ｂ）に示す装置クロッ
クに同期した信号を出力させ、出力制御部２に入力する
。
図及び各部のタイムチャートである。図３においては、
信号送出部１ー１の出力をフリップフロップ（以下ＦＦ
と称す）１ー２に入力し、図３（Ｂ）に示す装置クロッ
クに同期した信号を出力させ、出力制御部２に入力する
。
【０００５】パワーオンリセット回路３ー１は、電源オ
ン時、出力制御部２より信号を出力させるのを、電源が
オンしてから各部が安定する迄送らせなくするもので、
出力制御部２の制御端子に加える出力信号は、図３（Ｄ
）に示す如き、電源オン時点より徐々に出力レベルを上
げ１レベルするようになっており、図３の（Ｄ）のイに
示す如く１レベルになると出力制御部２はイネーブルと
なり、図３の（Ｃ）のロに示す如く信号を出力させる。
ン時、出力制御部２より信号を出力させるのを、電源が
オンしてから各部が安定する迄送らせなくするもので、
出力制御部２の制御端子に加える出力信号は、図３（Ｄ
）に示す如き、電源オン時点より徐々に出力レベルを上
げ１レベルするようになっており、図３の（Ｄ）のイに
示す如く１レベルになると出力制御部２はイネーブルと
なり、図３の（Ｃ）のロに示す如く信号を出力させる。
【０００６】
【発明が解決しようとする課題】しかしながら、図３の
（Ｄ）のイ点は必ずしも図３（Ｂ）に示す装置クロック
の変化点に同期しておらず、次に説明する如き問題点が
ある。
（Ｄ）のイ点は必ずしも図３（Ｂ）に示す装置クロック
の変化点に同期しておらず、次に説明する如き問題点が
ある。
【０００７】図４に示す如く、信号送信装置１０，１１
は既設パネルのもので既に信号が信号線３１，３３に送
信されており、信号送信装置２０は増設パネルのもので
、これが増設され、電源がオンとなり、信号を信号線３
２に送信すると、信号送出開始時点では出力パワーの変
化が大きいので、図３（Ａ）のハ点に示す如く、隣接信
号線３１，３３の信号にカップリングを生じ、レベルを
低下させ、この低下した時点で１，０を判定することも
あり、データエラーを発生させることがある。
は既設パネルのもので既に信号が信号線３１，３３に送
信されており、信号送信装置２０は増設パネルのもので
、これが増設され、電源がオンとなり、信号を信号線３
２に送信すると、信号送出開始時点では出力パワーの変
化が大きいので、図３（Ａ）のハ点に示す如く、隣接信
号線３１，３３の信号にカップリングを生じ、レベルを
低下させ、この低下した時点で１，０を判定することも
あり、データエラーを発生させることがある。
【０００８】データエラーを発生させる確立は信号が高
速である程高く、最近の高速化時代ではデータエラー発
生が問題となっている。本発明は、既設の信号送信装置
の信号を送信している信号線に隣接した信号線に、増設
した信号送信装置の電源をオンとして信号を送出した時
、既設の信号送信装置の信号にエラーを発生させない信
号送信装置の提供を目的としている。
速である程高く、最近の高速化時代ではデータエラー発
生が問題となっている。本発明は、既設の信号送信装置
の信号を送信している信号線に隣接した信号線に、増設
した信号送信装置の電源をオンとして信号を送出した時
、既設の信号送信装置の信号にエラーを発生させない信
号送信装置の提供を目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、クロックに同期した信
号を送出する同期信号送出部１と、該同期信号送出部１
の出力に設けられた、制御端子に入力するリセツト解除
信号により入力信号の出力タイミングを制御する出力制
御部２と、電源オンしてから各部が安定する時間たつて
から該出力制御部２の制御端子に、リセツト解除信号を
入力するパワーオンリセット回路３ー１を有する信号送
信装置において、該パワーオンリセット回路３ー１の出
力に、リセツト解除信号出力タイミングを上記クロック
の変化点とする同期手段３ー２を設ける。
ック図である。図１に示す如く、クロックに同期した信
号を送出する同期信号送出部１と、該同期信号送出部１
の出力に設けられた、制御端子に入力するリセツト解除
信号により入力信号の出力タイミングを制御する出力制
御部２と、電源オンしてから各部が安定する時間たつて
から該出力制御部２の制御端子に、リセツト解除信号を
入力するパワーオンリセット回路３ー１を有する信号送
信装置において、該パワーオンリセット回路３ー１の出
力に、リセツト解除信号出力タイミングを上記クロック
の変化点とする同期手段３ー２を設ける。
【００１０】
【作用】本発明によれば、信号送信装置のパワーオンリ
セット回路３ー１の、出力制御部２の制御端子へのリセ
ツト解除信号出力タイミングを、同期手段３ー２にてク
ロックの変化点としているので、既設の信号送信装置の
信号を送信している第１の信号線に隣接した第２の信号
線に、増設した信号送信装置の電源をオンとして出力制
御部２より信号を送出する時点は、クロックの変化点で
データの変化点に合致するので、カップリングを生じレ
ベルを低下させてもデータの１，０を判定するのはこの
時点ではないので、データエラーを発生させることはな
くなる。
セット回路３ー１の、出力制御部２の制御端子へのリセ
ツト解除信号出力タイミングを、同期手段３ー２にてク
ロックの変化点としているので、既設の信号送信装置の
信号を送信している第１の信号線に隣接した第２の信号
線に、増設した信号送信装置の電源をオンとして出力制
御部２より信号を送出する時点は、クロックの変化点で
データの変化点に合致するので、カップリングを生じレ
ベルを低下させてもデータの１，０を判定するのはこの
時点ではないので、データエラーを発生させることはな
くなる。
【００１１】
【実施例】図２は本発明の実施例の信号送信装置のブロ
ック図及び各部のタイムチャートである。
ック図及び各部のタイムチャートである。
【００１２】図２で、図３の従来例と異なる点は、同期
手段としてＦＦ３ー２を設けた点であるので、この異な
る点を中心に以下説明する。図２では、図２（Ｃ）に示
す如き、パワーオンリセット回路３ー１の出力を、ＦＦ
３ー２に入力し、図２（Ｂ）に示す装置のクロックに同
期した（Ｄ）に示す如き信号として、出力制御部２の制
御端子に入力させる。
手段としてＦＦ３ー２を設けた点であるので、この異な
る点を中心に以下説明する。図２では、図２（Ｃ）に示
す如き、パワーオンリセット回路３ー１の出力を、ＦＦ
３ー２に入力し、図２（Ｂ）に示す装置のクロックに同
期した（Ｄ）に示す如き信号として、出力制御部２の制
御端子に入力させる。
【００１３】このようにすると、出力制御部２の出力は
、図２の（Ｅ）に示す如き、データの変化点より信号を
出力するようになる。よって、図４にて、信号送信装置
１０，１１より信号線３１，３３に、信号を図２（Ａ）
に示す如く装置クロックに同期して送出しており、信号
送信装置２０を増設し電源をオンとして、図２の（Ｅ）
に示す如く、信号線３２に信号を送出させ、信号線３１
，３３の信号にカップリングを生じさせても、この時点
はデータの変化点に合致し、データの１，０を判定する
時点ではないので、データエラーを発生させることはな
くなる。
、図２の（Ｅ）に示す如き、データの変化点より信号を
出力するようになる。よって、図４にて、信号送信装置
１０，１１より信号線３１，３３に、信号を図２（Ａ）
に示す如く装置クロックに同期して送出しており、信号
送信装置２０を増設し電源をオンとして、図２の（Ｅ）
に示す如く、信号線３２に信号を送出させ、信号線３１
，３３の信号にカップリングを生じさせても、この時点
はデータの変化点に合致し、データの１，０を判定する
時点ではないので、データエラーを発生させることはな
くなる。
【００１４】
【発明の効果】以上詳細に説明せる如く本発明によれば
、既設の信号送信装置の信号を送信している信号線に隣
接した信号線に、増設した信号送信装置の電源をオンと
して信号を送出した時、既設の信号送信装置の信号にエ
ラーを発生させなくする効果がある。
、既設の信号送信装置の信号を送信している信号線に隣
接した信号線に、増設した信号送信装置の電源をオンと
して信号を送出した時、既設の信号送信装置の信号にエ
ラーを発生させなくする効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例の信号送信装置のブロック図
及び各部のタイムチャート、
及び各部のタイムチャート、
【図３】は従来例の信号送信装置のブロック図及び各部
のタイムチャート、
のタイムチャート、
【図４】は１例のバックボードの信号線と信号送信装置
との関係を示す図である。
との関係を示す図である。
１は同期信号送出部、
１ー１は信号送出部、
１ー２はフリップフロップ、
２は出力制御部、
３ー１はパワーオンリセット回路、
３ー２は同期手段，フリップフロップ、１０，１１，２
０は信号送信装置、 ３０〜３４は信号線を示す。
０は信号送信装置、 ３０〜３４は信号線を示す。
Claims (1)
- 【請求項１】 クロックに同期した信号を送出する同
期信号送出部（１）と、該同期信号送出部（１）の出力
に設けられた、制御端子に入力するリセツト解除信号に
より入力信号の出力タイミングを制御する出力制御部（
２）と、電源オンしてから各部が安定する時間たつてか
ら該出力制御部（２）の制御端子に、リセツト解除信号
を入力するパワーオンリセット回路（３ー１）を有する
信号送信装置において、該パワーオンリセット回路（３
ー１）の出力に、リセツト解除信号出力タイミングを上
記クロックの変化点とする同期手段（３ー２）を設けた
ことを特徴とする信号送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017321A JPH04256241A (ja) | 1991-02-08 | 1991-02-08 | 信号送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017321A JPH04256241A (ja) | 1991-02-08 | 1991-02-08 | 信号送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256241A true JPH04256241A (ja) | 1992-09-10 |
Family
ID=11940771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017321A Withdrawn JPH04256241A (ja) | 1991-02-08 | 1991-02-08 | 信号送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04256241A (ja) |
-
1991
- 1991-02-08 JP JP3017321A patent/JPH04256241A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| US20050156649A1 (en) | Apparatus and method for generating clock signal | |
| JP2001326626A (ja) | 同期のための方法、モジュール、およびプログラムモジュール | |
| US20110316596A1 (en) | Phase locking for multiple serial interfaces | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH04256241A (ja) | 信号送信装置 | |
| US3906153A (en) | Remote synchronous loop operation over half-duplex communications link | |
| KR100306349B1 (ko) | 데이타통신시스템과그시스템을위한장치 | |
| JP2538682B2 (ja) | 基準クロック源自動切替え方式 | |
| KR100369685B1 (ko) | 교환기의 기준클럭 동기 장치 및 그 방법 | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| JPH11249613A (ja) | フラットディスプレイ表示装置 | |
| US7180935B2 (en) | System and method for compensating for delay time fluctuations | |
| JP2001236303A (ja) | ユニバーサル・シリアル・バス制御回路 | |
| JPH0621999A (ja) | シリアル通信装置 | |
| JPH05204850A (ja) | バス用通信情報同期化装置及び方法及びバス型接続方式 | |
| JPH0548536A (ja) | 並列光伝送装置 | |
| JPH01503029A (ja) | 低周波信号の高周波数分解能を得る方法および装置 | |
| JP2787389B2 (ja) | シリアルデータ伝送システム | |
| JPH0421231A (ja) | シリアル入出力通信方法 | |
| JPH01146442A (ja) | ビデオデータ伝送方式 | |
| JPH06101717B2 (ja) | フレーム信号発生回路 | |
| JPH0537588A (ja) | 通信装置 | |
| JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
| JP2001285262A (ja) | 位相補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |