JPH11249613A - フラットディスプレイ表示装置 - Google Patents
フラットディスプレイ表示装置Info
- Publication number
- JPH11249613A JPH11249613A JP4727998A JP4727998A JPH11249613A JP H11249613 A JPH11249613 A JP H11249613A JP 4727998 A JP4727998 A JP 4727998A JP 4727998 A JP4727998 A JP 4727998A JP H11249613 A JPH11249613 A JP H11249613A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- display
- phase
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】デジタル系の位相同期を行ったクロック信号に
基づく時分割多重伝送を行うことで、距離の離れた場所
に表示信号を伝送しこれを表示するようにした表示装置
において、画像を正常に表示できるようにする。 【解決手段】水平同期信号HS1に基づいてイネーブル信
号ENB1の信号乱れ区間をマスク処理するマスク信号を形
成し、このマスク信号を用いてイネーブル信号ENB1の信
号乱れ区間を除去し、この信号乱れ区間が除去されたイ
ネーブル信号ENB2を用いてフラットディスプレイ２０の
表示制御を行う。
基づく時分割多重伝送を行うことで、距離の離れた場所
に表示信号を伝送しこれを表示するようにした表示装置
において、画像を正常に表示できるようにする。 【解決手段】水平同期信号HS1に基づいてイネーブル信
号ENB1の信号乱れ区間をマスク処理するマスク信号を形
成し、このマスク信号を用いてイネーブル信号ENB1の信
号乱れ区間を除去し、この信号乱れ区間が除去されたイ
ネーブル信号ENB2を用いてフラットディスプレイ２０の
表示制御を行う。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＤＶＳなどの
時分割多重方式を用いて表示信号を伝送して液晶ディス
プレイなどのフラットディスプレイに表示するフラット
ディスプレイ表示装置に関し、特にデジタル位相同期処
理によってひげ、ジッタなどが混入した表示用クロック
信号を用いて時分割多重伝送を行う際の、表示同期信号
を受信側で復調できないことを原因としたフラットディ
スプレイでの表示不良を解消するための改良に関する。
時分割多重方式を用いて表示信号を伝送して液晶ディス
プレイなどのフラットディスプレイに表示するフラット
ディスプレイ表示装置に関し、特にデジタル位相同期処
理によってひげ、ジッタなどが混入した表示用クロック
信号を用いて時分割多重伝送を行う際の、表示同期信号
を受信側で復調できないことを原因としたフラットディ
スプレイでの表示不良を解消するための改良に関する。
【０００２】
【従来の技術】工場などに配置される設備機器において
は、機器の表側と裏側などの複数箇所に液晶ディスプレ
イなどのフラット表示器を配置し、これら複数の箇所に
配置した各表示器に各種のメッセージ、操作案内など、
同じ表示内容を表示する場合が多々ある。
は、機器の表側と裏側などの複数箇所に液晶ディスプレ
イなどのフラット表示器を配置し、これら複数の箇所に
配置した各表示器に各種のメッセージ、操作案内など、
同じ表示内容を表示する場合が多々ある。
【０００３】このようなシステムにおいては、メインコ
ントローラから上記各表示器に表示画像データ、表示同
期信号などの表示信号を伝送することになるが、通常、
これら機器間の距離は大きく離れていることが多い。こ
のためこの種のシステムでは、ＬＤＶＳ規格（LOW VOLT
AGE DIFFERENTIAL SIGNALLING）などの時分割多重によ
るデータ伝送を用いて表示信号を伝送することで、多く
のビット数からなる表示信号を少ない信号線で、低消費
電力で、高速にデータ転送をなし得るようにしている。
ントローラから上記各表示器に表示画像データ、表示同
期信号などの表示信号を伝送することになるが、通常、
これら機器間の距離は大きく離れていることが多い。こ
のためこの種のシステムでは、ＬＤＶＳ規格（LOW VOLT
AGE DIFFERENTIAL SIGNALLING）などの時分割多重によ
るデータ伝送を用いて表示信号を伝送することで、多く
のビット数からなる表示信号を少ない信号線で、低消費
電力で、高速にデータ転送をなし得るようにしている。
【０００４】図４に上記ＬＶＤＳ方式を用いた従来の画
像表示システムを示す。
像表示システムを示す。
【０００５】この画像表示システムは、コントローラ１
に信号ケーブル２を介して親ディスプレイ装置３が接続
され、この親ディスプレイ装置３に信号ケーブル４を介
して子ディスプレイ装置５が接続される構成となってい
る。
に信号ケーブル２を介して親ディスプレイ装置３が接続
され、この親ディスプレイ装置３に信号ケーブル４を介
して子ディスプレイ装置５が接続される構成となってい
る。
【０００６】コントローラ１からは、ＲＧＢのカラー画
像データDT、水平同期信号HS、垂直同期信号VSが親ディ
スプレイ３に送信される。
像データDT、水平同期信号HS、垂直同期信号VSが親ディ
スプレイ３に送信される。
【０００７】親ディスプレイ装置３では、内部クロック
発生器１１で、親ディスプレイ装置３の液晶表示装置
（以下ＬＣＤという）１０および子ディスプレイ５のＬ
ＣＤ２０に対する表示用の内部クロック信号DCLKを発生
する。位相同期回路（以下ＰＬＬ回路という）１２は、
デジタル処理によって位相同期が行われるもので、内部
クロック信号DCLKの位相をコントローラ１から入力され
た水平同期信号HSの位相に合わせる位相同期制御を実行
する。すなわち、例えば、内部クロック信号DCLKの位相
を水平同期信号の前縁部（例えば立下がり）に合わせる
位相同期制御が行われる。ＥＮＢ発生器１３は、コント
ローラ１から入力された水平同期信号HS等に基づいて画
像データを実際に表示する期間を示すイネーブル信号EN
Bを形成する。親ディスプレイ３のＬＣＤ１０は、入力
された水平同期信号HS、垂直同期信号VS、イネーブル信
号ENB、内部クロック信号DCLK1、カラー画像データDTを
用いて表示動作を実行する。
発生器１１で、親ディスプレイ装置３の液晶表示装置
（以下ＬＣＤという）１０および子ディスプレイ５のＬ
ＣＤ２０に対する表示用の内部クロック信号DCLKを発生
する。位相同期回路（以下ＰＬＬ回路という）１２は、
デジタル処理によって位相同期が行われるもので、内部
クロック信号DCLKの位相をコントローラ１から入力され
た水平同期信号HSの位相に合わせる位相同期制御を実行
する。すなわち、例えば、内部クロック信号DCLKの位相
を水平同期信号の前縁部（例えば立下がり）に合わせる
位相同期制御が行われる。ＥＮＢ発生器１３は、コント
ローラ１から入力された水平同期信号HS等に基づいて画
像データを実際に表示する期間を示すイネーブル信号EN
Bを形成する。親ディスプレイ３のＬＣＤ１０は、入力
された水平同期信号HS、垂直同期信号VS、イネーブル信
号ENB、内部クロック信号DCLK1、カラー画像データDTを
用いて表示動作を実行する。
【０００８】一方、親ディスプレイ装置３には、子ディ
スプレイ装置５での表示のために必要な表示信号を子デ
ィスプレイ装置５に高速伝送するために、ＬＶＤＳ規格
による時分割多重送信用のＩＣ１４が搭載されており、
このＩＣ１４は、時分割多重変調回路１５、ＰＬＬ回路
１６で構成されている。ＰＬＬ回路１６は、入力された
内部クロック信号DCLK1の位相に同期させた高速変調用
クロック信号（DCLK信号のＮ倍の周波数）CKaを発生
し、この発生したクロック信号CKaを時分割多重変調回
路１５に入力するとともに、ＰＬＬ回路１２から入力さ
れた内部クロック信号DCLK1を子ディスプレイ５への信
号ケーブル４上へ送信する。時分割多重変調回路１５
は、入力された変調用クロック信号CKaに基づいて入力
された表示データDT、水平同期信号HS、垂直同期信号VS
およびイネーブル信号ENBを時分割多重データに変調
し、この変調データを子ディスプレイ５への信号ケーブ
ル４上へ送信する。
スプレイ装置５での表示のために必要な表示信号を子デ
ィスプレイ装置５に高速伝送するために、ＬＶＤＳ規格
による時分割多重送信用のＩＣ１４が搭載されており、
このＩＣ１４は、時分割多重変調回路１５、ＰＬＬ回路
１６で構成されている。ＰＬＬ回路１６は、入力された
内部クロック信号DCLK1の位相に同期させた高速変調用
クロック信号（DCLK信号のＮ倍の周波数）CKaを発生
し、この発生したクロック信号CKaを時分割多重変調回
路１５に入力するとともに、ＰＬＬ回路１２から入力さ
れた内部クロック信号DCLK1を子ディスプレイ５への信
号ケーブル４上へ送信する。時分割多重変調回路１５
は、入力された変調用クロック信号CKaに基づいて入力
された表示データDT、水平同期信号HS、垂直同期信号VS
およびイネーブル信号ENBを時分割多重データに変調
し、この変調データを子ディスプレイ５への信号ケーブ
ル４上へ送信する。
【０００９】子ディスプレイ装置５には、上記時分割多
重データを元の信号に復調するための時分割多重受信用
のＩＣ２１が搭載されており、このＩＣ２１は、時分割
多重復調回路２２、ＰＬＬ回路２３で構成されている。
ＰＬＬ回路２３は、入力された内部クロック信号DCLK1
の位相に同期させた復調用クロック信号（DCLK1信号の
Ｎ倍の周波数）CKaを発生し、この発生したクロック信
号CKaを時分割多重復調回路２２に入力するとともに、
受信された内部クロック信号DCLK1を子ディスプレイ５
のＬＣＤ２０に入力する。時分割多重復調回路２２は、
入力された復調用クロック信号CKaに基づいて受信され
た時分割多重データを元の表示データDT、水平同期信号
HS、垂直同期信号VSおよびイネーブル信号ENBに復調
し、この復調されたデータを子ディスプレイ５のＬＣＤ
２０に入力する。
重データを元の信号に復調するための時分割多重受信用
のＩＣ２１が搭載されており、このＩＣ２１は、時分割
多重復調回路２２、ＰＬＬ回路２３で構成されている。
ＰＬＬ回路２３は、入力された内部クロック信号DCLK1
の位相に同期させた復調用クロック信号（DCLK1信号の
Ｎ倍の周波数）CKaを発生し、この発生したクロック信
号CKaを時分割多重復調回路２２に入力するとともに、
受信された内部クロック信号DCLK1を子ディスプレイ５
のＬＣＤ２０に入力する。時分割多重復調回路２２は、
入力された復調用クロック信号CKaに基づいて受信され
た時分割多重データを元の表示データDT、水平同期信号
HS、垂直同期信号VSおよびイネーブル信号ENBに復調
し、この復調されたデータを子ディスプレイ５のＬＣＤ
２０に入力する。
【００１０】子ディスプレイ５のＬＣＤ２０は、入力さ
れた水平同期信号HS、垂直同期信号VS、イネーブル信号
ENB、内部クロック信号DCLK1、カラー画像データDTを用
いて表示動作を実行する。これにより、親および子ディ
スプレイ３、５の各ＬＣＤ１０，２０に同じ表示画像を
同時に表示させることができる。
れた水平同期信号HS、垂直同期信号VS、イネーブル信号
ENB、内部クロック信号DCLK1、カラー画像データDTを用
いて表示動作を実行する。これにより、親および子ディ
スプレイ３、５の各ＬＣＤ１０，２０に同じ表示画像を
同時に表示させることができる。
【００１１】
【発明が解決しようとする課題】しかしながら、上述し
た画像表示システムでは、ＰＬＬ回路１２で内部クロッ
ク信号DCLKの位相を水平同期信号HSの位相に（前縁部
に）合わせる際に、内部クロック信号DCLKにジッタ（位
相変位）が発生したり、クロックの変わり目でひげが発
生したり、クロックの不連続な状態が発生する場合があ
る。
た画像表示システムでは、ＰＬＬ回路１２で内部クロッ
ク信号DCLKの位相を水平同期信号HSの位相に（前縁部
に）合わせる際に、内部クロック信号DCLKにジッタ（位
相変位）が発生したり、クロックの変わり目でひげが発
生したり、クロックの不連続な状態が発生する場合があ
る。
【００１２】ところが、この画像表示システムでは、送
信用ＩＣ１４及び受信用ＩＣ２１においては、ＰＬＬ回
路１６および２３において、ジッタ、ひげなどが発生し
た内部クロック信号DCLK1に位相同期させた変調用およ
び復調用クロック信号CKaを形成し、これら形成したク
ロック信号CKaを用いて該クロック信号CKaに同期させた
時分割多重変調及び復調処理を行うようにしているの
で、受信用ＩＣ２１から出力される水平同期信号HSやイ
ネーブル信号ENBにおいて、水平同期信号HSが有効とな
った時点（例えば立下がり時点）から少しの間、Ｈ，Ｌ
がでたらめになる乱れ期間が発生し、この結果、親ディ
スプレイ３側で表示されている画像が、子ディスプレイ
５側のＬＣＤ２０で全く表示されないという問題が発生
した。
信用ＩＣ１４及び受信用ＩＣ２１においては、ＰＬＬ回
路１６および２３において、ジッタ、ひげなどが発生し
た内部クロック信号DCLK1に位相同期させた変調用およ
び復調用クロック信号CKaを形成し、これら形成したク
ロック信号CKaを用いて該クロック信号CKaに同期させた
時分割多重変調及び復調処理を行うようにしているの
で、受信用ＩＣ２１から出力される水平同期信号HSやイ
ネーブル信号ENBにおいて、水平同期信号HSが有効とな
った時点（例えば立下がり時点）から少しの間、Ｈ，Ｌ
がでたらめになる乱れ期間が発生し、この結果、親ディ
スプレイ３側で表示されている画像が、子ディスプレイ
５側のＬＣＤ２０で全く表示されないという問題が発生
した。
【００１３】すなわち、このシステムでは、ＰＬＬ回路
１２から出力されるジッタやひげが発生している内部ク
ロック信号を基準に、ＰＬＬ回路１６、２３で２回、３
回と位相同期が行われるようになっているためその同期
が外れる場合があり、この同期が外れたクロック信号に
基づいて時分割多重変調及び復調処理が行われるように
なっているので、水平同期信号HSやイネーブル信号ENB
に乱れ期間が生じるものと考えられる。
１２から出力されるジッタやひげが発生している内部ク
ロック信号を基準に、ＰＬＬ回路１６、２３で２回、３
回と位相同期が行われるようになっているためその同期
が外れる場合があり、この同期が外れたクロック信号に
基づいて時分割多重変調及び復調処理が行われるように
なっているので、水平同期信号HSやイネーブル信号ENB
に乱れ期間が生じるものと考えられる。
【００１４】なお、子ディスプレイ装置５側の水平同期
信号HSおよびイネーブル信号ENBに発生する信号の乱れ
は、ＰＬＬ回路１２では内部クロック信号DCLKの位相を
水平同期信号HSの前縁部（Ｌが有効な場合は立下がり）
で合わせるようにしているので、前述したように、水平
同期信号HSの立下がり時点から少しの間だけ発生し、イ
ネーブル信号ENBの有効期間であるデータ表示区間中に
は発生しない。
信号HSおよびイネーブル信号ENBに発生する信号の乱れ
は、ＰＬＬ回路１２では内部クロック信号DCLKの位相を
水平同期信号HSの前縁部（Ｌが有効な場合は立下がり）
で合わせるようにしているので、前述したように、水平
同期信号HSの立下がり時点から少しの間だけ発生し、イ
ネーブル信号ENBの有効期間であるデータ表示区間中に
は発生しない。
【００１５】このような問題に対し、従来は、時分割多
重化を行うＬＶＤＳデータ送受信用ＩＣ１４、２１の他
に、時分割多重化を行わない別の送受信用ＩＣを用意
し、これらのＩＣを用いてイネーブル信号ENB、水平同
期信号HSなどの表示用同期信号を子ディスプレイ５に送
るという対策が講じられていた。
重化を行うＬＶＤＳデータ送受信用ＩＣ１４、２１の他
に、時分割多重化を行わない別の送受信用ＩＣを用意
し、これらのＩＣを用いてイネーブル信号ENB、水平同
期信号HSなどの表示用同期信号を子ディスプレイ５に送
るという対策が講じられていた。
【００１６】しかし、この従来手法によれば、水平同期
信HSおよびイネーブル信号ENBを伝送するＩＣと画像デ
ータやクロック信号を伝送するＩＣを別にしているの
で、これら各ＩＣ間の信号伝送時間や信号遅延時間の差
がばらつくことによって、両ＩＣの信号にタイミングの
ズレが発生し、子ディスプレイ５において適正な表示動
作をなし得ないという問題がある。
信HSおよびイネーブル信号ENBを伝送するＩＣと画像デ
ータやクロック信号を伝送するＩＣを別にしているの
で、これら各ＩＣ間の信号伝送時間や信号遅延時間の差
がばらつくことによって、両ＩＣの信号にタイミングの
ズレが発生し、子ディスプレイ５において適正な表示動
作をなし得ないという問題がある。
【００１７】本発明はこのような実状に鑑みてなされた
ものであり、デジタル系の位相同期を行ったクロック信
号による時分割多重伝送を行うことで、距離の離れた場
所に表示信号を伝送しこれを表示する当たって、画像を
正常に表示できるようにしたフラットディスプレイ表示
装置を提供することを目的とする。
ものであり、デジタル系の位相同期を行ったクロック信
号による時分割多重伝送を行うことで、距離の離れた場
所に表示信号を伝送しこれを表示する当たって、画像を
正常に表示できるようにしたフラットディスプレイ表示
装置を提供することを目的とする。
【００１８】
【課題を解決するための手段及び作用効果】そこで、本
発明では、所定周期の内部クロック信号を発生するクロ
ック発生手段と、前記内部クロック信号の位相を外部よ
り入力される水平同期信号の位相に合わせる第１の位相
同期回路と、外部より入力された表示同期信号に基づい
て画像データの表示期間の間有効になるイネーブル信号
を形成するイネーブル信号形成手段と、前記第１の位相
同期回路から出力される内部クロック信号の位相に同期
させた変調用クロック信号を発生する第２の位相同期回
路、この第２の位相同期回路から発生される変調用クロ
ック信号に基づいて入力された表示データ、水平同期信
号および前記イネーブル信号を時分割多重データに変調
する変調回路および前記第１の位相同期回路から出力さ
れる内部クロック信号および前記変調された時分割多重
データを送信する送信部を有する送信回路と、前記送信
回路からの前記内部クロック信号および前記時分割多重
データを受信する受信部と、この受信した内部クロック
信号の位相に同期させた復調用クロック信号を発生させ
る第３の位相同期回路およびこの第３の位相同期回路か
ら発生される復調用クロック信号に基づいて受信された
時分割多重データを元の表示データ、水平同期信号およ
び前記イネーブル信号に復調する復調回路を有する受信
回路と、この受信回路から出力された水平同期信号に基
づいて、水平同期信号の前縁部に応答してオンになり、
当該水平同期信号の後縁部より後の時点であってかつ当
該水平同期信号と同じライン周期のイネーブル信号の前
縁より前の時点にオフになるマスク信号を形成するマス
ク信号形成手段と、前記受信回路から出力される前記イ
ネーブル信号を前記マスク信号に基づいてマスク処理す
ることにより前記イネーブル信号からマスク信号のオン
期間に対応する信号部分を除去するマスク処理手段と、
前記受信回路から出力される内部クロック信号および表
示データと前記マスク処理手段から出力されるイネーブ
ル信号に基づいて所定の表示動作を実行するフラットデ
ィスプレイとを具えるようにしている。
発明では、所定周期の内部クロック信号を発生するクロ
ック発生手段と、前記内部クロック信号の位相を外部よ
り入力される水平同期信号の位相に合わせる第１の位相
同期回路と、外部より入力された表示同期信号に基づい
て画像データの表示期間の間有効になるイネーブル信号
を形成するイネーブル信号形成手段と、前記第１の位相
同期回路から出力される内部クロック信号の位相に同期
させた変調用クロック信号を発生する第２の位相同期回
路、この第２の位相同期回路から発生される変調用クロ
ック信号に基づいて入力された表示データ、水平同期信
号および前記イネーブル信号を時分割多重データに変調
する変調回路および前記第１の位相同期回路から出力さ
れる内部クロック信号および前記変調された時分割多重
データを送信する送信部を有する送信回路と、前記送信
回路からの前記内部クロック信号および前記時分割多重
データを受信する受信部と、この受信した内部クロック
信号の位相に同期させた復調用クロック信号を発生させ
る第３の位相同期回路およびこの第３の位相同期回路か
ら発生される復調用クロック信号に基づいて受信された
時分割多重データを元の表示データ、水平同期信号およ
び前記イネーブル信号に復調する復調回路を有する受信
回路と、この受信回路から出力された水平同期信号に基
づいて、水平同期信号の前縁部に応答してオンになり、
当該水平同期信号の後縁部より後の時点であってかつ当
該水平同期信号と同じライン周期のイネーブル信号の前
縁より前の時点にオフになるマスク信号を形成するマス
ク信号形成手段と、前記受信回路から出力される前記イ
ネーブル信号を前記マスク信号に基づいてマスク処理す
ることにより前記イネーブル信号からマスク信号のオン
期間に対応する信号部分を除去するマスク処理手段と、
前記受信回路から出力される内部クロック信号および表
示データと前記マスク処理手段から出力されるイネーブ
ル信号に基づいて所定の表示動作を実行するフラットデ
ィスプレイとを具えるようにしている。
【００１９】この発明は、イネーブル信号のみを表示同
期信号として用いて表示動作の可能なフラットディスプ
レイに適用することができる。すなわち、最近の液晶表
示装置などのフラットディスプレイにおいては、水平同
期信号および垂直同期信号を用いずに、イネーブル信号
だけを同期信号として用いて表示動作を行うことができ
る機種が多くあり、本発明はこのような機種のフラット
ディスプレイに適用することができる。
期信号として用いて表示動作の可能なフラットディスプ
レイに適用することができる。すなわち、最近の液晶表
示装置などのフラットディスプレイにおいては、水平同
期信号および垂直同期信号を用いずに、イネーブル信号
だけを同期信号として用いて表示動作を行うことができ
る機種が多くあり、本発明はこのような機種のフラット
ディスプレイに適用することができる。
【００２０】すなわち、前述したように、イネーブル信
号に発生する信号の乱れは、水平同期信号の前縁部（例
えば立下がり時点）から少しの期間の間だけ発生し、イ
ネーブル信号の有効期間であるデータ表示区間中には発
生しない。また、水平同期信号には、前縁部（例えば立
下がり時点）から少しの期間の間だけ信号の乱れが発生
するのであるが、水平同期信号の前縁部の時間タイミン
グにはズレはない。すなわち、水平同期信号の前縁部自
体のタイミングは正常に対し変化はない。
号に発生する信号の乱れは、水平同期信号の前縁部（例
えば立下がり時点）から少しの期間の間だけ発生し、イ
ネーブル信号の有効期間であるデータ表示区間中には発
生しない。また、水平同期信号には、前縁部（例えば立
下がり時点）から少しの期間の間だけ信号の乱れが発生
するのであるが、水平同期信号の前縁部の時間タイミン
グにはズレはない。すなわち、水平同期信号の前縁部自
体のタイミングは正常に対し変化はない。
【００２１】この発明は、このような点に着目してなさ
れたもので、上記乱れ区間を含む水平同期信号に基づい
て、水平同期信号の前縁部に応答してオンになり、当該
水平同期信号の後縁部より後の時点であってかつイネー
ブル信号の前縁より前の時点にオフになるマスク信号を
形成し、このマスク信号を用いて乱れ区間を含むイネー
ブル信号からマスク信号のオン期間に対応する信号部分
を除去することにより、イネーブル信号の乱れ区間を消
去し、この乱れ区間が消去されたイネーブル信号を同期
信号として用いてフラットディスプレイの表示動作を行
うようにしているおり、これにより時分割多重方式を用
いて距離の離れた場所に表示信号を伝送しこれを表示す
るようにした場合においても、画像を正常かつ安定に表
示することができるようになる。
れたもので、上記乱れ区間を含む水平同期信号に基づい
て、水平同期信号の前縁部に応答してオンになり、当該
水平同期信号の後縁部より後の時点であってかつイネー
ブル信号の前縁より前の時点にオフになるマスク信号を
形成し、このマスク信号を用いて乱れ区間を含むイネー
ブル信号からマスク信号のオン期間に対応する信号部分
を除去することにより、イネーブル信号の乱れ区間を消
去し、この乱れ区間が消去されたイネーブル信号を同期
信号として用いてフラットディスプレイの表示動作を行
うようにしているおり、これにより時分割多重方式を用
いて距離の離れた場所に表示信号を伝送しこれを表示す
るようにした場合においても、画像を正常かつ安定に表
示することができるようになる。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２３】図１に、本発明の画像表示システムのブロ
ック図を示す。また図２は、図１のデータ送信用ＩＣ、
データ受信用ＩＣ２１およびマスク処理回路３０の内部
構成を示すものである。
ック図を示す。また図２は、図１のデータ送信用ＩＣ、
データ受信用ＩＣ２１およびマスク処理回路３０の内部
構成を示すものである。
【００２４】この画像表示システムのＬＣＤ１０および
ＬＣＤ２０は、イネーブル信号ENBのみを表示同期信号
として用いて表示動作の可能なものであり、表示の際に
水平同期信号HSおよび垂直同期信号VSは用いない。
ＬＣＤ２０は、イネーブル信号ENBのみを表示同期信号
として用いて表示動作の可能なものであり、表示の際に
水平同期信号HSおよび垂直同期信号VSは用いない。
【００２５】すなわち、このシステムにおいては、マス
ク処理回路３０において、前述した乱れ区間を含む水平
同期信号HS1およびイネーブル信号ENB1を用いて、信号
乱れ区間を含むイネーブル信号ENB1から信号乱れ区間を
消去し、この信号乱れ区間が消去されたイネーブル信号
ENB2を同期信号として用いてＬＣＤ２０の表示動作を行
うようにしている。
ク処理回路３０において、前述した乱れ区間を含む水平
同期信号HS1およびイネーブル信号ENB1を用いて、信号
乱れ区間を含むイネーブル信号ENB1から信号乱れ区間を
消去し、この信号乱れ区間が消去されたイネーブル信号
ENB2を同期信号として用いてＬＣＤ２０の表示動作を行
うようにしている。
【００２６】以下、各部の構成及び作用に関し詳述す
る。
る。
【００２７】コントローラ１からは、ＲＧＢのカラー画
像データDT、水平同期信号HSが親ディスプレイ装置３に
送信される。
像データDT、水平同期信号HSが親ディスプレイ装置３に
送信される。
【００２８】親ディスプレイ装置３では、内部クロック
発生器１１で、親ディスプレイ装置３の液晶表示装置
（以下ＬＣＤという）１０および子ディスプレイ５のＬ
ＣＤ２０に対する表示用の内部クロック信号DCLKを発生
する。位相同期回路（以下ＰＬＬ回路という）１２は、
デシタル処理によって内部クロック信号DCLKの位相をコ
ントローラ１から入力された水平同期信号HSの位相（立
下がり）に合わせる位相同期制御を実行し、その出力DC
LK1をＬＣＤ１０およびＰＬＬ回路１６に入力する。Ｅ
ＮＢ発生器１３は、コントローラ１から入力された水平
同期信号HSに基づいて画像データを実際に表示する期間
を示すイネーブル信号ENBを形成する。親ディスプレイ
３のＬＣＤ１０は、入力されたイネーブル信号ENB、内
部クロック信号DCLK1、カラー画像データDTを用いて表
示動作を実行する。
発生器１１で、親ディスプレイ装置３の液晶表示装置
（以下ＬＣＤという）１０および子ディスプレイ５のＬ
ＣＤ２０に対する表示用の内部クロック信号DCLKを発生
する。位相同期回路（以下ＰＬＬ回路という）１２は、
デシタル処理によって内部クロック信号DCLKの位相をコ
ントローラ１から入力された水平同期信号HSの位相（立
下がり）に合わせる位相同期制御を実行し、その出力DC
LK1をＬＣＤ１０およびＰＬＬ回路１６に入力する。Ｅ
ＮＢ発生器１３は、コントローラ１から入力された水平
同期信号HSに基づいて画像データを実際に表示する期間
を示すイネーブル信号ENBを形成する。親ディスプレイ
３のＬＣＤ１０は、入力されたイネーブル信号ENB、内
部クロック信号DCLK1、カラー画像データDTを用いて表
示動作を実行する。
【００２９】ＬＶＤＳ規格による時分割多重送信用のＩ
Ｃ１４は、時分割多重変調回路１５、ＰＬＬ回路１６お
よびドライバー回路３１で構成されている。ＰＬＬ回路
１６は、入力された内部クロック信号DCLK1の位相に同
期させた高速変調用クロック信号（DCLK信号のＮ倍の周
波数）CKaを発生し、この発生したクロック信号CKaを時
分割多重変調回路１５に入力するとともに、ＰＬＬ回路
１２から入力された内部クロック信号DCLK1をドライバ
ー回路３１を介して子ディスプレイ装置５への信号ケー
ブル４上へ送信する。時分割多重変調回路１５は、入力
された変調用クロック信号CKaに基づいて入力されたＲ
ＧＢのカラー表示データDT、水平同期信号HSおよびイネ
ーブル信号ENBを時分割多重データに変調し、この変調
データをドライバー回路３２を介して子ディスプレイ装
置５への信号ケーブル４上へ送信する。
Ｃ１４は、時分割多重変調回路１５、ＰＬＬ回路１６お
よびドライバー回路３１で構成されている。ＰＬＬ回路
１６は、入力された内部クロック信号DCLK1の位相に同
期させた高速変調用クロック信号（DCLK信号のＮ倍の周
波数）CKaを発生し、この発生したクロック信号CKaを時
分割多重変調回路１５に入力するとともに、ＰＬＬ回路
１２から入力された内部クロック信号DCLK1をドライバ
ー回路３１を介して子ディスプレイ装置５への信号ケー
ブル４上へ送信する。時分割多重変調回路１５は、入力
された変調用クロック信号CKaに基づいて入力されたＲ
ＧＢのカラー表示データDT、水平同期信号HSおよびイネ
ーブル信号ENBを時分割多重データに変調し、この変調
データをドライバー回路３２を介して子ディスプレイ装
置５への信号ケーブル４上へ送信する。
【００３０】子ディスプレイ装置５に搭載された時分割
多重受信用のＩＣ２１は、レシーバ回路３２、時分割多
重復調回路２２、ＰＬＬ回路２３で構成されている。Ｐ
ＬＬ回路２３は、入力された内部クロック信号DCLK1の
位相に同期させた復調用クロック信号（DCLK1信号のＮ
倍の周波数）CKaを発生し、この発生したクロック信号C
Kaを時分割多重復調回路２２に入力するとともに、受信
された内部クロック信号DCLK1を子ディスプレイ５のＬ
ＣＤ２０およびマスク処理回路３０に出力する。時分割
多重復調回路２２は、入力された復調用クロック信号CK
aに基づいて受信された時分割多重データを元のＲＧＢ
のカラー表示データDT、水平同期信号HS1およびイネー
ブル信号ENB1に復調し、この復調された表示データDTを
子ディスプレイ５のＬＣＤ２０に入力するとともに、水
平同期信号HS1およびイネーブル信号ENB1をマスク処理
回路３０に入力する。
多重受信用のＩＣ２１は、レシーバ回路３２、時分割多
重復調回路２２、ＰＬＬ回路２３で構成されている。Ｐ
ＬＬ回路２３は、入力された内部クロック信号DCLK1の
位相に同期させた復調用クロック信号（DCLK1信号のＮ
倍の周波数）CKaを発生し、この発生したクロック信号C
Kaを時分割多重復調回路２２に入力するとともに、受信
された内部クロック信号DCLK1を子ディスプレイ５のＬ
ＣＤ２０およびマスク処理回路３０に出力する。時分割
多重復調回路２２は、入力された復調用クロック信号CK
aに基づいて受信された時分割多重データを元のＲＧＢ
のカラー表示データDT、水平同期信号HS1およびイネー
ブル信号ENB1に復調し、この復調された表示データDTを
子ディスプレイ５のＬＣＤ２０に入力するとともに、水
平同期信号HS1およびイネーブル信号ENB1をマスク処理
回路３０に入力する。
【００３１】マスク処理回路３０は、図２に示すよう
に、水平同期信号HS1を反転出力するインバータ４０
と、反転された水平同期信号HS1_（論理反転記号を_で
略記する）がリセット端子に入力され、内部クロック信
号DCLK1に従ったカウント動作を実行するカウンタ４１
と、カウンタ４１の１ビット出力Qnを反転出力するイン
バータ４２と、インバータ４２の出力Qn_がセット端子
に入力され，データ端子が接地され、水平同期信号HS1_
がクロック端子に入力されたフリップフロップ４３と、
フリップフロップ４３から出力されるマスク信号MASKと
イネーブル信号ENB1との論理積をとり、その出力ENB2を
ＬＣＤ２０に出力するアンドゲート４４とを備えてい
る。
に、水平同期信号HS1を反転出力するインバータ４０
と、反転された水平同期信号HS1_（論理反転記号を_で
略記する）がリセット端子に入力され、内部クロック信
号DCLK1に従ったカウント動作を実行するカウンタ４１
と、カウンタ４１の１ビット出力Qnを反転出力するイン
バータ４２と、インバータ４２の出力Qn_がセット端子
に入力され，データ端子が接地され、水平同期信号HS1_
がクロック端子に入力されたフリップフロップ４３と、
フリップフロップ４３から出力されるマスク信号MASKと
イネーブル信号ENB1との論理積をとり、その出力ENB2を
ＬＣＤ２０に出力するアンドゲート４４とを備えてい
る。
【００３２】次にマスク処理回路３０の動作について図
３のタイミングチャートを参照して説明する。
３のタイミングチャートを参照して説明する。
【００３３】ここで、図３(a)に示すように、時分割多
重変調回路１５に入力される前の水平同期信号HSには、
信号乱れ区間は発生していない。しかし、図３(b)(c)に
示すように、子ディスプレイ５側で受信された段階での
水平同期信号HS1およびイネーブル信号ENB1は、前述し
た理由によって、乱れ区間を含んでいる。これらの乱れ
区間は、前述したように、水平同期信号HS1の立下がり
時点（前縁部）から少しの期間の間だけ発生し、イネー
ブル信号ENB1の有効期間であるデータ表示区間中には発
生しない。また、水平同期信号HS1の最初の立下がり時
点にはタイミングのずれはなく、正常状態に対して変化
はない。
重変調回路１５に入力される前の水平同期信号HSには、
信号乱れ区間は発生していない。しかし、図３(b)(c)に
示すように、子ディスプレイ５側で受信された段階での
水平同期信号HS1およびイネーブル信号ENB1は、前述し
た理由によって、乱れ区間を含んでいる。これらの乱れ
区間は、前述したように、水平同期信号HS1の立下がり
時点（前縁部）から少しの期間の間だけ発生し、イネー
ブル信号ENB1の有効期間であるデータ表示区間中には発
生しない。また、水平同期信号HS1の最初の立下がり時
点にはタイミングのずれはなく、正常状態に対して変化
はない。
【００３４】このような現象が、マスク処理回路３０で
のマスク処理を行う上での前提である。
のマスク処理を行う上での前提である。
【００３５】マスク処理回路３０のフリップフロップ４
３のクロック端子には、水平同期信号HS1の論理反転出
力が入力され、データ端子は設置されているため、フリ
ップフロップ４３の出力信号MASKは、水平同期信号HS1
が立下がった時点で「Ｌ（ロー）」に立ち下がる（図３
(e)、時刻ｔ1）。
３のクロック端子には、水平同期信号HS1の論理反転出
力が入力され、データ端子は設置されているため、フリ
ップフロップ４３の出力信号MASKは、水平同期信号HS1
が立下がった時点で「Ｌ（ロー）」に立ち下がる（図３
(e)、時刻ｔ1）。
【００３６】一方、カウンタ４１は、水平同期信号HS1
の立下がり時点でリセットされるが、その後水平同期信
号HS1の信号乱れ区間には信号が立下がる状態が何度も
存在するので、これに伴ってカウンタ４１は何回もリセ
ットされる。したがって、カウンタ４１は、乱れ区間が
終了した時点で、クロック信号DCLKに従った本来のカウ
ント動作を開始する。カウンタ４１は、その本来のｎビ
ットの出力のうちの１ビットQnを選択してその出力とす
るようにしており、またその出力Qnはカウント開始時点
からイネーブル信号ENB1が真に「Ｈ（ハイ）」になる時
点ｔbより前の時点ｔ2にその出力が立ち上がるものを選
択するようにしており、このためカウンタ４１の出力は
時刻ｔ2において立ち上がる。
の立下がり時点でリセットされるが、その後水平同期信
号HS1の信号乱れ区間には信号が立下がる状態が何度も
存在するので、これに伴ってカウンタ４１は何回もリセ
ットされる。したがって、カウンタ４１は、乱れ区間が
終了した時点で、クロック信号DCLKに従った本来のカウ
ント動作を開始する。カウンタ４１は、その本来のｎビ
ットの出力のうちの１ビットQnを選択してその出力とす
るようにしており、またその出力Qnはカウント開始時点
からイネーブル信号ENB1が真に「Ｈ（ハイ）」になる時
点ｔbより前の時点ｔ2にその出力が立ち上がるものを選
択するようにしており、このためカウンタ４１の出力は
時刻ｔ2において立ち上がる。
【００３７】フリップフロップ４３のセット端子には、
カウンタ４１の出力の論理反転出力が入力されているた
め、フリップフロップ４３の出力信号MASKは、カウンタ
４１の出力が立ち上がった時刻ｔ2において、「Ｈ」に
立ち上がる。
カウンタ４１の出力の論理反転出力が入力されているた
め、フリップフロップ４３の出力信号MASKは、カウンタ
４１の出力が立ち上がった時刻ｔ2において、「Ｈ」に
立ち上がる。
【００３８】このようにして、フリップフロップ４３か
らは、水平同期信号HS1の立下がり時点ｔ1で「Ｌ」に立
下がり，その後カウンタ４１の出力Qnが「Ｈ」になるこ
とによってイネーブル信号ENB1のデータ表示期間が開始
される時点ｔbより前の時点ｔ2にその出力が「Ｈ」に立
ち上がるマスク信号が出力される。
らは、水平同期信号HS1の立下がり時点ｔ1で「Ｌ」に立
下がり，その後カウンタ４１の出力Qnが「Ｈ」になるこ
とによってイネーブル信号ENB1のデータ表示期間が開始
される時点ｔbより前の時点ｔ2にその出力が「Ｈ」に立
ち上がるマスク信号が出力される。
【００３９】マスク処理回路３０のアンド回路４４で
は、このマスク信号MASKによって信号乱れ区間が含まれ
るイネーブル信号ENB1をマスク処理するようにしてお
り、これによりアンド回路４４から出力されるイネーブ
ル信号ENB2からは、信号乱れ区間が取り除かれることに
なる。
は、このマスク信号MASKによって信号乱れ区間が含まれ
るイネーブル信号ENB1をマスク処理するようにしてお
り、これによりアンド回路４４から出力されるイネーブ
ル信号ENB2からは、信号乱れ区間が取り除かれることに
なる。
【００４０】なお、信号の乱れ区間よりも、カウンタ４
１が最終的にリセットされてからその出力Qnが「Ｈ」に
立ち上がるまでの期間ｔQのほうが長ければ、ＬＣＤ２
０での表示は確実に行うことができる。
１が最終的にリセットされてからその出力Qnが「Ｈ」に
立ち上がるまでの期間ｔQのほうが長ければ、ＬＣＤ２
０での表示は確実に行うことができる。
【００４１】このように、この実施形態では、水平同期
信号HS1の立下がりから水平バックポーチの中程または
後半の期間まで「Ｌ」であるマスク信号MASKを用いてイ
ネーブル信号ENB1の信号乱れ区間をマスクして取り除
き、信号乱れのないイネーブル信号ENB2をＬＣＤ２０に
出力するようにしている。したがって、ＬＣＤ２０にお
いては、正常な表示動作が可能になる。
信号HS1の立下がりから水平バックポーチの中程または
後半の期間まで「Ｌ」であるマスク信号MASKを用いてイ
ネーブル信号ENB1の信号乱れ区間をマスクして取り除
き、信号乱れのないイネーブル信号ENB2をＬＣＤ２０に
出力するようにしている。したがって、ＬＣＤ２０にお
いては、正常な表示動作が可能になる。
【００４２】なお、上記実施形態において、フリップフ
ロップ４３の出力の立下がり時点を用いるなどして水平
同期信号HS1の最初の立下がり時点を捉え、この水平同
期信号HS1の最初の立下がり時点からカウンタ４１にカ
ウント動作を開始させるようにしてもよい。
ロップ４３の出力の立下がり時点を用いるなどして水平
同期信号HS1の最初の立下がり時点を捉え、この水平同
期信号HS1の最初の立下がり時点からカウンタ４１にカ
ウント動作を開始させるようにしてもよい。
【００４３】また上記実施形態では、親子のディスプレ
イに同じデータ同時刻に表示される場合について示した
が、時分割多重方式を用いて距離の離れた場所に表示信
号を伝送しこれを表示するようにシステムに本発明を適
用するようにしてもよい。
イに同じデータ同時刻に表示される場合について示した
が、時分割多重方式を用いて距離の離れた場所に表示信
号を伝送しこれを表示するようにシステムに本発明を適
用するようにしてもよい。
【００４４】また、マスク処理回路３０に関しては、上
記した実施形態に示したものと同等の機能が達成される
ものであれば、他の任意の回路構成を採用するようにし
てもよい。
記した実施形態に示したものと同等の機能が達成される
ものであれば、他の任意の回路構成を採用するようにし
てもよい。
【図面の簡単な説明】
【図１】本発明の実施形態を示すブロック図である。
【図２】本発明の実施形態の要部の内部構成を示す図で
ある。
ある。
【図３】マスク処理回路内の各種信号のタイミングチャ
ートである。
ートである。
【図４】従来の画像表示システムを示すブロック図であ
る。
る。
１…コントローラ ３…親ディスプレイ ５…子ディス
プレイ ２、４…信号ケーブル １０、２０…ＬＣＤ １１…内
部クロック発生器 １３…ＥＮＢ発生器 １５…時分割多重変調回路 ２２…時分割多重復調回路 ３０…マスク処理回路
プレイ ２、４…信号ケーブル １０、２０…ＬＣＤ １１…内
部クロック発生器 １３…ＥＮＢ発生器 １５…時分割多重変調回路 ２２…時分割多重復調回路 ３０…マスク処理回路
Claims (1)
- 【請求項１】所定周期の内部クロック信号を発生するク
ロック発生手段と、 前記内部クロック信号の位相を外部より入力される水平
同期信号の位相に合わせる第１の位相同期回路と、 外部より入力された表示同期信号に基づいて画像データ
の表示期間の間有効になるイネーブル信号を形成するイ
ネーブル信号形成手段と、 前記第１の位相同期回路から出力される内部クロック信
号の位相に同期させた変調用クロック信号を発生する第
２の位相同期回路、この第２の位相同期回路から発生さ
れる変調用クロック信号に基づいて入力された表示デー
タ、水平同期信号および前記イネーブル信号を時分割多
重データに変調する変調回路および前記第１の位相同期
回路から出力される内部クロック信号および前記変調さ
れた時分割多重データを送信する送信部を有する送信回
路と、 前記送信回路からの前記内部クロック信号および前記時
分割多重データを受信する受信部と、この受信した内部
クロック信号の位相に同期させた復調用クロック信号を
発生させる第３の位相同期回路およびこの第３の位相同
期回路から発生される復調用クロック信号に基づいて受
信された時分割多重データを元の表示データ、水平同期
信号および前記イネーブル信号に復調する復調回路を有
する受信回路と、 この受信回路から出力された水平同期信号に基づいて、
水平同期信号の前縁部に応答してオンになり、当該水平
同期信号の後縁部より後の時点であってかつ当該水平同
期信号と同じライン周期のイネーブル信号の前縁より前
の時点にオフになるマスク信号を形成するマスク信号形
成手段と、 前記受信回路から出力される前記イネーブル信号を前記
マスク信号に基づいてマスク処理することにより前記イ
ネーブル信号からマスク信号のオン期間に対応する信号
部分を除去するマスク処理手段と、 前記受信回路から出力される内部クロック信号および表
示データと前記マスク処理手段から出力されるイネーブ
ル信号に基づいて所定の表示動作を実行するフラットデ
ィスプレイと、 を具えるようにしたことを特徴とするフラットディスプ
レイ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4727998A JPH11249613A (ja) | 1998-02-27 | 1998-02-27 | フラットディスプレイ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4727998A JPH11249613A (ja) | 1998-02-27 | 1998-02-27 | フラットディスプレイ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11249613A true JPH11249613A (ja) | 1999-09-17 |
Family
ID=12770864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4727998A Pending JPH11249613A (ja) | 1998-02-27 | 1998-02-27 | フラットディスプレイ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11249613A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004208303A (ja) * | 2002-12-23 | 2004-07-22 | Lg Phillips Lcd Co Ltd | タイミングコントローラ用リセット回路 |
| CN100419841C (zh) * | 2004-03-17 | 2008-09-17 | 京东方显示器科技公司 | 液晶显示装置的驱动电路 |
| JP2011039303A (ja) * | 2009-08-11 | 2011-02-24 | Canon Inc | 映像処理装置、映像処理方法 |
| JP2012002961A (ja) * | 2010-06-15 | 2012-01-05 | Sharp Corp | 液晶表示装置および電子情報機器 |
-
1998
- 1998-02-27 JP JP4727998A patent/JPH11249613A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004208303A (ja) * | 2002-12-23 | 2004-07-22 | Lg Phillips Lcd Co Ltd | タイミングコントローラ用リセット回路 |
| US7256778B1 (en) * | 2002-12-23 | 2007-08-14 | Lg. Philips Lcd Co. Ltd. | Reset circuit for timing controller |
| US8009160B2 (en) | 2002-12-23 | 2011-08-30 | Lg Display Co. Ltd. | Circuit for timing controller |
| CN100419841C (zh) * | 2004-03-17 | 2008-09-17 | 京东方显示器科技公司 | 液晶显示装置的驱动电路 |
| JP2011039303A (ja) * | 2009-08-11 | 2011-02-24 | Canon Inc | 映像処理装置、映像処理方法 |
| JP2012002961A (ja) * | 2010-06-15 | 2012-01-05 | Sharp Corp | 液晶表示装置および電子情報機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100572218B1 (ko) | 평판디스플레이시스템의화상신호인터페이스장치및그방법 | |
| KR101315084B1 (ko) | 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법 | |
| JPH11249613A (ja) | フラットディスプレイ表示装置 | |
| CN110830742B (zh) | 一种消除vga信号抖动的方法及装置 | |
| CA1241434A (en) | Method and apparatus for transferring data for digitally controlling video equipment | |
| US20020051511A1 (en) | Video apparatus having serial receiver | |
| KR100431625B1 (ko) | 액정표시장치 | |
| US7885362B2 (en) | Data transmission system and method thereof | |
| CN210606585U (zh) | 车机显示演示装置 | |
| CN101453595A (zh) | 显示控制装置及其方法 | |
| JPH11298539A (ja) | 重畳変調装置，重畳復調装置，データ中継装置及び液晶表示装置 | |
| US20040049592A1 (en) | Method of clock recovery in a TMDS repeater | |
| KR840008158A (ko) | 동기표시장치 | |
| JPS59140559A (ja) | バツフアレジスタ | |
| JP5061000B2 (ja) | 位相調整回路 | |
| CN108696716A (zh) | 一种用于数字图像信号的时钟重建处理方法及模块 | |
| KR920009222A (ko) | 문자 표시 장치 | |
| JPH08331189A (ja) | クロック位相同期回路 | |
| KR100330034B1 (ko) | 차선표시장치 | |
| JP2001352317A (ja) | 位相同期回路 | |
| RU1795445C (ru) | Устройство дл отображени информации на экране электронно-лучевого индикатора | |
| JPH05207325A (ja) | 画像信号の水平同期信号発生回路 | |
| JPH06101717B2 (ja) | フレーム信号発生回路 | |
| JPS62143515A (ja) | 同期制御回路 | |
| KR20020057230A (ko) | 액정 표시 장치의 타이밍 컨트롤러 |