CN110830742B - 一种消除vga信号抖动的方法及装置 - Google Patents

Abstract

本申请公开了一种消除VGA信号抖动的方法及装置，该装置包括：第一时钟缓冲器、时钟锁相环模块、非门以及触发器，第一时钟缓冲器与时钟锁相环模块和触发器连接，时钟锁相环模块与非门连接，非门与触发器连接；第一时钟缓冲器用于获取VGA信号中的HS信号，将HS信号扩展为两路后发送给时钟锁相环模块以及触发器；时钟锁相环模块用于根据HS信号生成与HS信号同步的第一时钟信号，将第一时钟信号发送给非门；非门用于对第一时钟信号进行180度相位取反，将取反后的第二时钟信号发送给触发器；触发器用于根据第二时钟信号对HS信号进行采样生成消除抖动后的HS信号；通过本申请可以消除VGA信号中的HS信号的抖动，提高用户体验。

Description

一种消除VGA信号抖动的方法及装置

技术领域

本申请涉及视频技术领域，尤其涉及一种消除视频图形阵列(Video GraphicsArray，VGA)信号抖动的方法及装置。

背景技术

VGA接口为显卡上应用最为广泛的接口类型，用于将视频信号分解为传输三原色信号(红R、绿G、蓝B)、场同步(VSYNC，VS)信号以及行同步(HSYNC，HS)信号进行传输。

随着视频领域技术的不断发展，视频接口朝着数字接口的方向不断发展，芯片厂家也朝着数字接口不断迭代新产品，VGA接口虽然还有被应用的场景，但一般还是针对传统的应用场景，应用要求不高，但随着用户对新技术的接纳以及成本的考虑，在模拟信号转数字信号的应用场景中仍然采用VGA接口，这样，原先VGA接口的一些缺陷就被放大，比如VGA信号抖动大导致显示的画面抖动的问题；特别是随着大屏的普及以及4k高清的推广，为了节约成本，往往通过VGA接口将视频接入大屏，在大屏上会看到明显的画面的抖动，严重的会出现整个画面左右晃动，对用户的视觉产生冲击，甚至产生眩晕感，用户体验差。

如何消除VGA信号抖动，提高用户体验是亟需解决的问题。

发明内容

本申请实施例提供一种消除VGA信号抖动的方法及装置，用以消除VGA信号抖动，提高用户体验。

第一方面，提供一种消除VGA信号抖动的装置，包括：第一时钟缓冲器、时钟锁相环模块、非门以及触发器，所述第一时钟缓冲器分别与所述时钟锁相环模块和所述触发器连接，所述时钟锁相环模块还与所述非门连接，所述非门与所述触发器连接；

其中，所述第一时钟缓冲器，用于将接收到的VGA信号中的行同步HS信号扩展为两路后分别发送给所述时钟锁相环模块以及所述触发器；

所述时钟锁相环模块，用于根据所述HS信号生成与所述HS信号同步的第一时钟信号，并将所述第一时钟信号发送给所述非门；

所述非门，用于对所述第一时钟信号进行180度相位取反，得到第二时钟信号，将所述第二时钟信号发送给所述触发器；

所述触发器，用于根据所述第二时钟信号对所述HS信号进行采样，生成消除抖动后的HS信号。

在一种可能的设计中，所述装置还包括N分频器，所述N分频器分别与所述第一时钟缓冲器和所述时钟锁相环连接；

所述N分频器，用于接收所述第一时钟缓冲器发送的所述HS信号，对所述HS信号进行分频，并将分频后的HS信号发送给所述时钟锁相环模块，其中，N为大于或等于100的整数。

在一种可能的设计中，所述时钟锁相环模块包括鉴频鉴相器、低通滤波器、压控振荡器以及第二时钟缓冲器，所述鉴频鉴相器分别与所述N分频器和所述低通滤波器连接，所述低通滤波器还与所述压控振荡器连接，所述第二时钟缓冲器分别还与所述非门和所述鉴频鉴相器连接；

其中，所述鉴频鉴相器，用于接收所述N分频器分频后的HS信号以及所述第二时钟缓冲器发送的所述压控振荡器输出的第一反馈时钟信号，根据所述分频后的HS信号以及所述第一反馈时钟信号，生成压控信号，并将所述压控信号发送给所述低通滤波器，其中，所述第一反馈时钟信号为与上一个HS信号同步的时钟信号；

所述低通滤波器用于接收所述压控信号，对所述压控信号低通滤波，并将低通滤波后的压控信号发送给所述压控振荡器；

所述压控振荡器用于根据接收到的所述低通滤波后的压控信号生成所述第一时钟信号，并将生成的第一时钟信号发送给所述第二时钟缓冲器；

所述第二时钟缓冲器用于将接收到的所述第一时钟信号扩展为两路后分别发送给所述鉴频鉴相器和所述非门。

在一种可能的设计中，所述鉴频鉴相器具体用于：对分频后的HS信号以及所述第一反馈时钟信号进行鉴频鉴相并生成压控信号，并将所述压控信号发送给所述低通滤波器。

在一种可能的设计中，所述时钟锁相环模块还包括M分频器，所述M分频器分别与所述第二时钟缓冲器和所述鉴频鉴相器连接；

所述M分频器，用于接收来自所述第二时钟缓冲器的第一时钟信号，对所述第一时钟信号进行分频，并将分频得到的第二反馈时钟信号发送给所述鉴频鉴相器，以使所述鉴频鉴相器根据所述第二反馈时钟信号对后续接收的HS信号进行鉴频鉴相。

第二方面，提供一种消除视频图形阵列VGA信号抖动的方法，所述方法包括：

获取接收到的VGA信号中的行同步HS信号；

根据所述HS信号，生成与所述HS信号同步的第一时钟信号；

对所述第一时钟信号进行180度相位取反，得到第二时钟信号；

根据所述第二时钟信号对所述HS信号进行采样，生成消除抖动后的HS信号。

在一种可能的设计中，所述获取接收到的VGA信号中的行同步HS信号之后，所述方法还包括：

对所述HS信号进行分频，得到分频后的HS信号。

在一种可能的设计中，所述根据所述HS信号，生成与所述HS信号同步的第一时钟信号，包括：

根据所述分频后的HS信号以及第一反馈时钟信号，生成压控信号，其中，所述第一反馈时钟信号为与上一个HS信号同步的时钟信号；

对所述压控信号低通滤波，得到低通滤波后的压控信号；

根据所述低通滤波后的压控信号，生成所述第一时钟信号。

在一种可能的设计中，所述根据所述分频后的HS信号以及第一反馈时钟信号，生成压控信号，包括：

对所述分频后的HS信号以及所述第一反馈时钟信号进行鉴频鉴相，生成所述压控信号。

在一种可能的设计中，所述根据所述低通滤波后的压控信号，生成所述第一时钟信号之后，还包括：

对所述第一时钟信号进行分频，得到第二反馈时钟信号，所述第二反馈时钟信号用于对后续接收的HS信号进行鉴频鉴相。

本申请的上述实施例中，第一时钟缓冲器获取到抖动的HS信号后，将抖动的HS信号扩展为两路后分别发送给触发器以及时钟锁相环模块；时钟锁相环模块对输入的抖动的HS信号进行锁相处理，从而可以输出与该HS信号同步的且降低抖动的第一时钟信号，进一步地，时钟锁相环模块将低抖动的第一时钟信号发送给非门；低抖动的第一时钟信号的波形经过非门后得到低抖动的第二时钟信号，触发器根据该低抖动的第二时钟信号对输入的抖动的HS信号进行采样；由于低抖动的第一时钟信号进行了180度相位取反，取反后的低抖动的第二时钟信号的相位和频率保持不变，故触发器根据该低抖动的第二时钟信号进行采样后，输出信号的相位和频率，与输入信号(即抖动的HS信号)的相位和频率相同，且该触发器的输出信号波形为抖动的HS信号波形延时半个低抖动的第二时钟信号周期而输出的波形，也就是说，触发器输入的HS信号的相位抖动时间小于或等于低抖动的第二时钟信号的半个周期时，触发器的输出信号为消除抖动的HS信号。

附图说明

图1为本申请实施例的一种应用场景的示意图；

图2为本申请实施例提供的一种消除VGA信号抖动的装置结构示意图；

图3为本申请实施例提供的另一种消除VGA信号抖动的装置结构示意图；

图4为本申请实施例提供的另一种消除VGA信号抖动的装置结构示意图；

图5为本申请实施例提供的一种消除VGA信号抖动的方法流程示意图；

图6a以及图6b为本申请实施例中HS信号的时延示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，并不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请实施例中的“第一”、“第二”是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

请参考图1，为本申请实施例的一种应用场景。图1包括VGA接口101，VGA转高清多媒体接口(High Definition Multimedia Interface，HDMI)模块102以及显示屏103。VGA接口101接收视频信号，该视频信号为模拟信号，进一步地VGA接口101将视频信号分解为RGB信号、VS信号以及HS信号进行传输；VGA转HDMI模块102接收VGA接口101分解传输的RGB信号、VS信号以及HS信号，对RGB信号、VS信号以及HS信号进行合并得到视频信号，将该视频信号转换为数字信号，并将转换后的数字信号传输至显示屏103进行显示。

但是当显示屏103比较大时，VGA接口101的一些缺陷就被放大，其中的一个缺陷为VGA信号抖动，在显示屏103较小时(比如台式电脑的显示屏)，不会造成人眼可观测到的画面抖动问题，因而可以忽略VGA信号抖动；在显示屏103较大时(比如会议厅的大屏、多媒体教学的大屏)，将导致显示画面抖动明显的问题，对用户的视觉产生冲击，甚至产生眩晕感。例如学校进行多媒体教室教学时，老的电脑主机被继续利用，通过VGA接口接入大屏时，在大屏上往往会看到明显的字体抖动，或整个画面左右晃动，无论是字体抖动还是画面左右晃动皆会对老师以及学生们的视觉产生极大的冲击，甚至产生眩晕感，严重地影响了老师和学生们的课程进度，用户体验差。

为了解决上述问题，本申请实施例提供了一种消除VGA信号抖动的装置。在下文的介绍过程中，以该消除VGA信号抖动的装置应用于图1所示的应用场景为例。

请参见图2，为本申请实施例提供的一种消除VGA信号抖动的装置的结构示意图。如图所示，该装置包括第一时钟缓冲器210、时钟锁相环模块220、非门230以及触发器240，第一时钟缓冲器210分别与时钟锁相环模块220和触发器240连接，时钟锁相环模块220与非门230连接，非门230与触发器240连接。

其中，第一时钟缓冲器210，用于获取接收到的VGA信号中的HS信号，并将该HS信号扩展为两路后分别发送给时钟锁相环模块220以及触发器240；时钟锁相环模块220，用于接收第一时钟缓冲器210发送的HS信号，根据HS信号生成与该HS信号同步的第一时钟信号，并将生成的第一时钟信号发送给非门230；非门230，用于接收时钟锁相环模块220发送的第一时钟信号，对第一时钟信号进行180度相位取反，得到第二时钟信号，并将第二时钟信号发送给触发器240；触发器240，用于接收非门230发送的第二时钟信号以及第一时钟缓冲器210发送的HS信号，根据第二时钟信号对HS信号进行采样，生成消除抖动后的HS信号，进一步地将该消除抖动后的HS信号发送到VGA转HDMI模块102。

在一种可能的设计中，触发器为D触发器。

在上述实施例中，消除VGA信号抖动的装置200位于VGA接口101与VGA转HDMI模块102之间的HS信号传输路径上，第一时钟缓冲器210接收到抖动的HS信号后，将抖动的HS信号扩展为两路后分别发送给触发器240以及时钟锁相环模块220，这样可以避免一路输出直接驱动多路输入时可能引起的信号反射干扰；时钟锁相环模块220对输入的抖动的HS信号进行锁相处理，从而可以输出与该HS信号同步的且降低抖动的第一时钟信号，进一步地，时钟锁相环模块220将低抖动的第一时钟信号发送给非门230；低抖动的第一时钟信号的波形经过非门230后，得到作为触发器240的采样时钟信号(即第二时钟信号)，触发器240根据该第二时钟信号对输入的抖动的HS信号进行采样；由于低抖动的第一时钟信号进行了180度相位取反，取反后的低抖动的第二时钟信号的相位和频率保持不变，故触发器240根据该低抖动的第二时钟信号进行采样后，输出信号的相位和频率，与输入信号(即抖动的HS信号)的相位和频率相同，且该触发器240的输出信号波形为抖动的HS信号波形延时半个低抖动的第二时钟信号周期而输出的波形，也就是说，触发器240输入的HS信号的相位抖动时间小于或等于低抖动的第二时钟信号的半个周期，触发器240的输出信号为消除抖动的HS信号，进而避免了因VGA信号抖动而导致的画面左右晃动、显示字体模糊等问题。

以采样方式为边沿触发方式为例对低抖动的时钟信号进行说明，若触发器240原本是按照上升沿触发方式进行采样，由于低抖动的第一时钟信号通过非门230进行了180度相位取反，故触发器240接收到的是取反后的低抖动的第二时钟信号，采样方式由原本的上升沿触发方式进行采样变为下降沿触发方式进行采样；反之，若触发器240原本是按照下降沿触发方式进程采用，由于低抖动的第一时钟信号通过非门230进行了180度相位取反，故触发器240接收到的是取反后的低抖动的第二时钟信号，采样方式由原本的下降沿触发方式进行采样变为上升沿触发方式进行采样。当然也可以其它采样方式，本申请不限制于此。

需要说明的是，本申请实施例的低抖动是指时钟信号的稳定性能好，该稳定性能与时钟锁相环模块的组成结构相关，时钟锁相环模块输出的时钟信号的稳定性越好，越能保证消除HS信号的抖动，下面对时钟锁相环模块的组成结构进行说明。

请参见图3，为本申请实施例提供的另一种消除VGA信号抖动的装置的结构示意图。如图3所示，时钟锁相环模块220包括鉴频鉴相器221、低通滤波器222、压控振荡器223以及第二时钟缓冲器224，鉴频鉴相器221分别与第一时钟缓冲器210、低通滤波器222以及第二时钟缓冲器224连接，低通滤波器222与压控振荡器223连接，压控振荡器223与第二时钟缓冲器224连接，第二时钟缓冲器224与非门230连接。

鉴频鉴相器221用于接收第一时钟缓冲器210发送的HS信号以及第二时钟缓冲器224发送的压控振荡器223输出的第一反馈时钟信号，根据HS信号和第一反馈信号生成压控信号，并将压控信号发送给低通滤波器222；低通滤波器222用于接收鉴频鉴相器221输出的压控信号，对压控信号进行低通滤波，得到低通滤波后的压控信号并将低通滤波后的压控信号发送给压控振荡器223；压控振荡器223用于接收低通滤波器后的压控信号，根据接收到的低通滤波后的压控信号生成第一时钟信号，并将生成的第一时钟信号发送给第二时钟缓冲器224；第二时钟缓冲器224用于接收压控振荡器223发送的第一时钟信号，并将接收到的第一时钟信号扩展为两路后分别发送给鉴频鉴相器221和非门230。

在一种优选的设计中，压控振荡器223为可编程压控晶体振荡器(VoltageControlled X’tal Oscillator，VCXO)，可编程压控晶体振荡器的压控频率变化系数比一般的压控振荡器的压控频率变化系数小几个数量级，也就是说，相比于一般的压控振荡器，可编程压控晶体振荡器的输出频率抖动很小，即便鉴频鉴相器输出的控制信号发送一个较大范围的变化，可编程压控晶体振荡器的输出频率仍然可以维持低抖动变化，进一步保障了时钟锁相环模块输出的时钟信号的稳定性。

在一种可能的设计中，鉴频鉴相器221具体用于对接收到的HS信号以及第一反馈时钟信号进行鉴频鉴相，生成压控信号，并将生成的压控信号发送给低通滤波器222。

在本申请的上述实施中，鉴频鉴相器221接收抖动的HS信号以及第一反馈时钟信号，HS信号在设定时长内连续输入到时钟锁相环模块220中，该第一反馈时钟信号为前面输入的HS信号对应的时钟信号，即该第一反馈时钟信号为低抖动的时钟信号，从而鉴频鉴相器221根据该第一反馈时钟信号对抖动的HS信号进行鉴频鉴相处理，生成相应的压控信号，以使得压控振荡器223受控于该压控信号生成与该第一反馈时钟信号同频同相的低抖动的第一时钟信号；进一步地，鉴频鉴相器221将生成的压控信号发送给低通滤波器222，低通滤波器222对该压控信号进行滤波，并将滤波后的压控信号发送给压控振荡器223；压控振荡器223接收到滤波后的压控信号后，生成与第一反馈时钟信号同频同相的低抖动的第一时钟信号，并将该低抖动的第一时钟信号发送给第二时钟缓冲器224；第二时钟缓冲器224接收到低抖动的第一时钟信号后，将其扩展为两路后分别发送给非门230以及鉴频鉴相器221，发送给非门230的第一时钟信号用于在180度相位取反后对抖动的HS信号进行采样以获取消除抖动的HS信号，发送给鉴频鉴相器221的第一时钟信号用于作为反馈时钟信号对后续输入的HS信号进行鉴频鉴相处理。

请参见图4，为本申请实施例提供的另一种消除VGA信号抖动的装置的结构示意图。如图所示，在图2以及图3的基础上，该消除VGA信号抖动的装置还包括有N分频器250，时钟锁相环模块220还包括M分频器225，N分频器250分别与第一时钟缓冲器210和鉴频鉴相器221连接，M分频器225分别与第二时钟缓冲器224和鉴频鉴相器221连接；该N分频器250用于接收第一时钟缓冲器210扩展的HS信号，对该HS信号进行分频，并将分频后的HS信号发送给鉴频鉴相器221；该M分频器225用于接收第二时钟缓冲器224扩展的第一时钟信号，对第一时钟信号进行分频，并将分频得到的第二反馈时钟信号发送给鉴频鉴相器221，以使鉴频鉴相器221根据该第二反馈时钟信号对后续输入的HS信号或分频后的HS信号进行鉴频鉴相处理。

其中，N为大于或等于100的整数，M为大于或等于2200×N的整数。

基于图4所示的装置结构示意图，鉴频鉴相器221具体用于对分频后的HS信号以及分频后得到的第一反馈时钟信号进行鉴频鉴相生成压控信号，并将该压控信号发送给低通滤波器222。

在上述实施例中，N分频器250接收第一时钟缓冲器210扩展的抖动的HS信号，N分频器250对该抖动的HS信号进行分频处理，使得分频得到的HS信号的抖动比例相比该N分频器250接收的HS信号的抖动比例显著降低，然后N分频器250将分频得到抖动弱化后的HS信号发送给时钟锁相环模块220进行进一步锁相处理；第一反馈时钟信号为与上一个HS信号同步的时钟信号，也就是说，时钟锁相环模块220中的鉴频鉴相器221接收到的第一反馈时钟信号与抖动弱化后的HS信号始终保持同频同相，两个信号的波形以及时序基本保持一致。

另外，M分频器225接收第二时钟缓冲器224扩展得到的第一时钟信号，对该第一时钟信号进行分频处理，可以提高分频得到的反馈时钟信号的稳定性，然后M分频器225将分频得到的低抖动的第二反馈时钟信号发送给鉴频鉴相器221，以使得鉴频鉴相器221根据该低抖动的第二反馈时钟信号对后续输入的HS信号或分频后的HS信号进行鉴频鉴相处理。

需要说明的是，图4示例性地示出了包括N分频器以及M分频器的消除VGA信号抖动的装置的结构示意图，该消除VGA信号抖动的装置也可以仅包括N分频器或M分频器。

需要说明的是，该N分频器可以位于时钟锁相环模块之外(请参见图4)，也可以位于时钟锁相环模块之内，本申请对此不作限定。

本申请上述实施例中，消除VGA信号抖动的装置包括第一时钟缓冲器，时钟锁相环模块，非门以及触发器第一时钟缓冲器，时钟锁相环模块，非门以及触发器；其中，第一时钟缓冲器用于获取接收到的VGA信号中的HS信号，并将HS信号扩展为两路后分别发送给时钟锁相环模块以及触发器；时钟锁相环模块用于根据HS信号生成与HS信号同步的时钟信号，并将时钟信号发送给非门；该非门用于对时钟信号进行180度相位取反，并将取反后的时钟信号发送给触发器；该触发器用于根据取反后的时钟信号对HS信号进行采样，以生成消除抖动后的HS信号；通过本申请实施例可以消除VGA信号中的HS信号的抖动，提高用户体验。

基于与前述实施例相同的技术构思，本申请实施例还提供了一种消除VGA信号抖动的方法，该方法流程图请参见图5。

如图5所示，该方法流程包括：

S501：获取接收到的VGA信号中的HS信号。

在一种可能的设计中，在获取到HS信号之后，对HS信号进行分频，得到分频后的HS信号。

S502：根据所述HS信号，生成与HS信号同步的第一时钟信号。

具体地，根据HS信号以及第一反馈时钟信号，生成压控信号，对该压控信号进行低通滤波，得到低通滤波后的压控信号；然后根据该低通滤波后的压控信号，生成第一时钟信号。

S503：对第一时钟信号进行180度相位取反，得到第二时钟信号。

对第一时钟信号进行180度相位取反后，得到的第二时钟信号的相位和频率，与第一时钟信号的相位和频率相同。

S504：根据第二时钟信号对HS信号进行采样，生成消除抖动后的HS信号。

在一种可能的设计中，根据分频后的HS信号以及第一饭可以时钟信号，生成压控信号，对该压控信号进行低通滤波，得到低通滤波后的压控信号；然后根据该低通滤波后的压控信号，生成第一时钟信号。

在一种可能的设计中，对分频后的HS信号以及第一反馈时钟信号进行鉴频鉴相，生成压控信号，其中，第一反馈时钟信号为与上一个HS信号同步的时钟信号。

在一种可能的设计中，对HS信号以及第一反馈时钟信号进行鉴频鉴相，生成压控信号。

在一种可能的设计中，根据低通滤波后的压控信号，生成第一时钟信号之后，对该第一时钟信号进行分频，得到第二反馈时钟信号，该第二反馈时钟信号用于对后续接收的HS信号进行鉴频鉴相。

本申请上述实施例中，获取接收到的VGA信号中抖动的HS信号，根据抖动的HS信号生成与HS信号同步的低抖动的第一时钟信号，对该低抖动的第一时钟信号进行180度相位取反，得到与该第一时钟信号相同相位和相同频率的第二时钟信号，从而第二时钟信号也是低抖动的，再根据低抖动的第二时钟信号对HS信号进行采样，就可以生成消除抖动后的HS信号，通过本申请实施例可以消除VGA信号中的HS信号的抖动，提高用户体验。

下面以时钟信号为方波为例，对HS信号的时延情况进行详细说明。

参见图6a，为本申请实施例中HS信号的时延示意图；如图所示，标准无抖动的HS信号的周期为(t₃-t₁)，实际发送的HS信号的周期为(t₄-t₁)，显然相比于标准无抖动的HS信号的周期，该HS信号的周期偏长，会导致显示的画面左右晃动，影响用户体验；根据本申请实施例图2、图3或图4所示装置，触发器根据低抖动的第二时钟信号对该周期偏长的HS信号进行采样，原本的采样方式为上升沿采样，由于第一时钟信号通过非门进行180度相位取反，故触发器采用下降沿采样，即在t₂处开始对该周期偏长的HS信号进行采样，(t₅-t₂)为采样后的HS信号的周期。由于(t₄-t₃)小于低抖动的第二时钟信号的半个周期，故可以得到(t₅-t₂)＝(t₃-t₁)，也就是说，采样后的HS信号的周期与标准无抖动的HS信号的周期相等，换而言之，触发器根据低抖动的第二时钟信号对周期偏长的HS信号进行采样从而输出无抖动的HS信号。

参见图6b，为本申请实施例中HS信号的时延示意图；如图所示，标准无抖动的HS信号的周期为(t₄-t₁)，实际发送的HS信号的周期为(t₃-t₁)，显然相比于标准无抖动的HS信号的周期，该HS信号的周期偏短，会导致显示的画面左右晃动，影响用户体验；根据本申请实施例图2、图3或图4所示装置，触发器根据低抖动的第二时钟信号对该周期偏短的HS信号进行采样，原本的采样方式为上升沿采样，由于第一时钟信号通过非门进行180度相位取反，故触发器采用下降沿采样，即在t₂处开始对该周期偏长的HS信号进行采样，(t₅-t₂)为采样后的HS信号的周期。由于(t₄-t₃)小于低抖动的第二时钟信号的半个周期，故可以得到(t₅-t₂)＝(t₄-t₁)，也就是说，采样后的HS信号的周期与标准无抖动的HS信号的周期相等，换而言之，触发器根据低抖动的第二时钟信号对周期偏短的HS信号进行采样从而输出无抖动的HS信号。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种消除视频图形阵列VGA信号抖动的装置，其特征在于，包括：第一时钟缓冲器、时钟锁相环模块、非门以及触发器，所述第一时钟缓冲器分别与所述时钟锁相环模块和所述触发器连接，所述时钟锁相环模块还与所述非门连接，所述非门与所述触发器连接；

其中，所述第一时钟缓冲器，用于将接收到的VGA信号中的行同步HS信号扩展为两路后分别发送给所述时钟锁相环模块以及所述触发器；

所述时钟锁相环模块，用于根据所述HS信号生成与所述HS信号同步的低抖动的第一时钟信号，并将所述低抖动的第一时钟信号发送给所述非门；

所述非门，用于对所述低抖动的第一时钟信号进行180度相位取反，得到低抖动的第二时钟信号，将所述低抖动的第二时钟信号发送给所述触发器；

所述触发器，用于根据所述低抖动的第二时钟信号对所述HS信号进行采样，生成消除抖动后的HS信号，其中，触发器输入的HS信号的相位抖动时间小于或等于低抖动的第二时钟信号的半个周期，触发器的输出信号为消除抖动的HS信号。

2.如权利要求1所述的装置，其特征在于，所述装置还包括N分频器，所述N分频器分别与所述第一时钟缓冲器和所述时钟锁相环连接；

所述N分频器，用于接收所述第一时钟缓冲器发送的所述HS信号，对所述HS信号进行分频，并将分频后的HS信号发送给所述时钟锁相环模块，其中，N为大于或等于100的整数。

3.如权利要求2所述的装置，其特征在于，所述时钟锁相环模块包括鉴频鉴相器、低通滤波器、压控振荡器以及第二时钟缓冲器，所述鉴频鉴相器分别与所述N分频器和所述低通滤波器连接，所述低通滤波器还与所述压控振荡器连接，所述第二时钟缓冲器分别还与所述非门和所述鉴频鉴相器连接；

其中，所述鉴频鉴相器，用于接收所述N分频器分频后的HS信号以及所述第二时钟缓冲器发送的所述压控振荡器输出的第一反馈时钟信号，根据所述分频后的HS信号以及所述第一反馈时钟信号，生成压控信号，并将所述压控信号发送给所述低通滤波器，其中，所述第一反馈时钟信号为与上一个HS信号同步的时钟信号；

所述低通滤波器用于接收所述压控信号，对所述压控信号低通滤波，并将低通滤波后的压控信号发送给所述压控振荡器；

所述压控振荡器用于根据接收到的所述低通滤波后的压控信号生成所述第一时钟信号，并将生成的第一时钟信号发送给所述第二时钟缓冲器；

所述第二时钟缓冲器用于将接收到的所述第一时钟信号扩展为两路后分别发送给所述鉴频鉴相器和所述非门。

4.如权利要求3所述的装置，其特征在于，所述鉴频鉴相器具体用于：对分频后的HS信号以及所述第一反馈时钟信号进行鉴频鉴相并生成压控信号，并将所述压控信号发送给所述低通滤波器。

5.如权利要求3所述的装置，其特征在于，所述时钟锁相环模块还包括M分频器，所述M分频器分别与所述第二时钟缓冲器和所述鉴频鉴相器连接；

所述M分频器，用于接收来自所述第二时钟缓冲器的第一时钟信号，对所述第一时钟信号进行分频，并将分频得到的第二反馈时钟信号发送给所述鉴频鉴相器，以使所述鉴频鉴相器根据所述第二反馈时钟信号对后续接收的HS信号进行鉴频鉴相。

6.一种消除视频图形阵列VGA信号抖动的方法，其特征在于，包括：

获取接收到的VGA信号中的行同步HS信号；

根据所述HS信号，生成与所述HS信号同步的低抖动的第一时钟信号；

对所述低抖动的第一时钟信号进行180度相位取反，得到低抖动的第二时钟信号；

根据所述低抖动的第二时钟信号对所述HS信号进行采样，生成消除抖动后的HS信号，其中，HS信号的相位抖动时间小于或等于低抖动的第二时钟信号的半个周期。

7.如权利要求6所述的方法，其特征在于，所述获取接收到的VGA信号中的行同步HS信号之后，所述方法还包括：

对所述HS信号进行分频，得到分频后的HS信号。

8.如权利要求7所述的方法，其特征在于，所述根据所述HS信号，生成与所述HS信号同步的第一时钟信号，包括：

根据所述分频后的HS信号以及第一反馈时钟信号，生成压控信号，其中，所述第一反馈时钟信号为与上一个HS信号同步的时钟信号；

对所述压控信号低通滤波，得到低通滤波后的压控信号；

根据所述低通滤波后的压控信号，生成所述第一时钟信号。

9.如权利要求8所述的方法，其特征在于，所述根据所述分频后的HS信号以及第一反馈时钟信号，生成压控信号，包括：

对所述分频后的HS信号以及所述第一反馈时钟信号进行鉴频鉴相，生成所述压控信号。

10.如权利要求8所述的方法，其特征在于，所述根据所述低通滤波后的压控信号，生成所述第一时钟信号之后，还包括：

对所述第一时钟信号进行分频，得到第二反馈时钟信号，所述第二反馈时钟信号用于对后续接收的HS信号进行鉴频鉴相。

Images