JPS62143515A - 同期制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の制御回路同士の同期をとりながら、こ
れら各回路に所定の動作を実行させるようにした同期制
御回路の改良に関するものである。

〔従来の技術〕

従来、例えば、キャプテン方式のビデオテックスシステ
ム端末の如く、マルチフレーム構成の画像表示を行なう
画像処理装置が知られている。即ち、キャプテンシステ
ムの標準仕様（ランク２゜ランク３）ではパターンフレ
ームとコードフレームの２つの論理フレームを持ち、２
つのフレームを合成して表示する。これをマルチフレー
ム構成の画像表示という。

第３図は、上記画像処理装置のＣＲＴ　（画像表示部）
を制御するＣＲＴ制御部の構成を示す。

図中、１はＣＲＴを示す。２．３は該ＣＲＴＩを制御す
る制御回路としてのＣＲＴコントローラを示す。これら
ＣＲＴコントローラ２，３は上記パターンフレームとコ
ードフレームのいずれか一方を各々担当する。これら各
ＣＲＴコントローラ２．３には、それぞれ入力データ４
．５とクロックパルスにとリセット信号Ｒが入力し、出
力データ６．７と同期信号８，９がそれぞれ出力するよ
うになっている。該リセット信号Ｒは、両ＣＲＴコント
ローラ２，３の動作を解除する信号である。

ここで、上記各出力データ６．７はそれぞれ入力データ
４．５に対応してよンリ、これら各出力データ６，７は
、４ピッｌ−（赤、緑、青、輝度釜１ビット）の内容で
あり、該ＣＲＴコントローラ２゜３の作動は上記クロッ
クパルスＫに同期して実行される。

又、１０は上記出力データ６，７を合成するデータ合成
回路を示す。該データ合成回路１０が出力した表示デー
タ１１は上記ＣＲＴ１に送出される。該ＣＲＴ１は、上
記ＣＲＴコントローラ２゜３のいずれか一方が出力した
同期信号（図面では、８）に基づいて上記表示データ１
１の内容を表示する。

〔発明が解決しようとする問題点〕

ところで、ＣＲＴコントローラ２と３との出力デーク６
，７と同期信号８．９は互いに同期していなければなら
ない。然るに、電源投入時にリセット信号Ｒを入れるこ
とによりＣＲＴコントローラ２．３の出力データ６．７
および同期信号８゜９の最初の同期合わせはできるが、
いったん動作を開始した後にノイズなどにより同期がは
ずれた時、同期をとり直すためには電源を一旦遮断した
後、再び投入しなおさなげればならない。同期がはずれ
た後、電源を遮断するまでは、ＣＲＴｌ上の画像には色
ずれが現れる。第４図に同期信号８と９が１クロック分
同期はずれを起こした時のようすを示す。

図中、イはクロックパルスにの出力タイミングを示し、
口は同期信号８の出力タイミングを示し、又、ハは同期
信号９の出力タイミングを示す。

従って、本発明は上記のような問題点を解消するために
なされたもので、動作中に２つの制御理路の同期がはず
れた場合でも、ただちに同期はずれを検知するとともに
再び同期をとり動作を再開できる機能を得ることを目的
とする。

〔問題点を解決するための手段〕

本発明は各制御回路が出力する同期信号同士を比較し、
これら同期信号同士が同期しているか否かを判定する判
定手段を設けたものである。

〔作用〕

判定手段は同期信号同士の同期がとれていないときは各
制御回路をリセット状態としてこれら同期信号同士の同
期をとる。

〔実施例〕

以下に、本発明の実施例を第１図及び第２図に基づき説
明する。なお、従来技術と同一構成要素には同一符号を
付して説明を省略する。

２１は、論理ゲートで排他的論理和の機能をもつ。該論
理ゲート２１は信号２２を出力するものである。

又、２３はＤタイプのフリップフロップを示す。

該フリップフロップ２３のＤ端子には、」二記論理ゲー
ト２１の出力信号２２が入力し、又、Ｑ端子からの出力
はりセット信＋″ｉＲとして、ＣＲＴコントローラ２．
３のりセット端子に入力している。

上記論理ゲート２１とフリップフロップ２３により判定
手段２４が構成される。

次に、作用について説明する。

ＣＲＴコントローラ２，３が入力データ４，５を変換し
て出力データ６．７を出力し、これらの出力データ６．
７がデータ合成回路１０で合成され、表示データ１１が
ＣＲＴｌに送られる。ＣＲＴｌではＣＲＴコントローラ
２から出力される同期信号８にもとづいて、ＣＲＴＩに
表示データ１１の内容を表示する。ここまでは従来例と
全く同じである。

然るに、本発明では同期はずれを監視するため同期信号
８，９を排他的論理和ゲート２１に入力させる。そして
、第２図Ｃに示す如く両信号８゜ベルを維持する。しか
しノイズなどによりＣＲＴコントローラ２，３の同期が
はずれた時には、同期信号８．９のレベルが異なる期間
が生じ、その期間中論理ゲート２１の出力２２は“Ｈ４
ｇｈ’レベルとなる。そして、第２図Ｅに示ず如く、っ
ぎのクロックパルスにの立上りで、フリップフロップ２
３は論理ゲート２１の出力２２の“Ｉ−１ｉ　ｇｈ゛　
レベルをラッチして、Ｑ端子の出力Ｒは“Ｌｏｗ’　　
レベルになる。したがってＣＲＴコントローラ２，３は
リセットされる。そして再び同一６＝ 期信号８．９が同レベルになることによってリセットは
解除され、ＣＲＴコントローラ２，３は同期をとりなが
ら動作を再開する。なお、第２図Ａはクロックパルスに
の出力タイミングを示す。

かくして、本実施例によれば２つの同期信号８゜９をた
えず監視し、同期がはずれた時にはただちに検知し、２
つのＣＩ？Ｔコントローラ２，３にリセットをかｋＪ、
同期をとり直して動作を再開できる効果がある。

なお上記実施例ではＣＩ？　Ｔコントローラ２，３が２
つの場合について説明したが、もっと数の多いＣＲＴコ
ントローラを有する画像処理装置についても、論理ゲー
ト２１の組み合ね・ｌを利用して複数の同期信号のレベ
ル−数件を監視することにより、同期はずれを検知し同
期をとり直して動作を再開させることができる。

さらに本例でばＣＲＴｌを制御するＣＲＴコントローラ
について述べたが、電子回路において同期をとりながら
動作をすべき複数の制御回路を有するものであれば、本
発明を適用できる。

〔発明の効果〕

以上説明したように本発明によれば、各制御回路が出力
した同期信号同士が同期していないときにはこれら同期
信号同士の同期をとるように上記各回路をリセットする
ようにしたので、従来技術の如く、電源を遮断すること
なく、各制御回路同士の同期をとることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は本発
明による同期制御回路としてのＣＲＴコン１−ロール回
路における各信号のタイミングチャート、第３図は従来
技術の構成図、第４図は従来技術における各信号のタイ
ミングチャートを示す。 ２．３・・・ＣＲＴコントローラ（制御回路）、８．９
・・・同期信号、２４・・・判定手段、Ｒ・・・リセッ
ト信号。 代理人　　大　　岩　　増　　）Ｉｆ：　（ばか２名）
口　　　：　　　ｌｊｌ　　　２　　　　　Ｃ）　　　
ＬｊＪへ 州 第３図 手続補正書（自発 昭和　６１年６月　９日 ２、発明の名称 同期制御回路 ３、補正をする者 代表者志岐守哉 ４、代理人 ５、補ｊ［の対象 発明の詳細な説明、図面の欄。 ６、補正の内容 （１，）明細書第６頁第３行目乃至第４行目にｒＣＲＴ
ｌに表示データ１１の」とあるのを「表示データ１１の
」と補正する。 （２）図面、第１図を別紙のとおり補正する。 以上

Claims (1)

1. 【特許請求の範囲】 同一のクロックパルスを入力して同一のタイミングで同
   期信号を出力する複数の制御回路を備えた同期制御回路
   において、 各制御回路から出力される同期信号を比較し、各同期信
   号が互いに同期しているか否かを判定する判定手段を備
   え、当該判定手段は同期しないことを判定したときに上
   記各制御回路を一定時間リセット状態に保持することを
   特徴とする同期制御回路。