KR900003074Y1 - 모노 모니터에 이용되는 어댑터회로 - Google Patents

모노 모니터에 이용되는 어댑터회로 Download PDF

Info

Publication number
KR900003074Y1
KR900003074Y1 KR2019860021610U KR860021610U KR900003074Y1 KR 900003074 Y1 KR900003074 Y1 KR 900003074Y1 KR 2019860021610 U KR2019860021610 U KR 2019860021610U KR 860021610 U KR860021610 U KR 860021610U KR 900003074 Y1 KR900003074 Y1 KR 900003074Y1
Authority
KR
South Korea
Prior art keywords
monitor
signal
input
color
mono
Prior art date
Application number
KR2019860021610U
Other languages
English (en)
Other versions
KR880014293U (ko
Inventor
이상설
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860021610U priority Critical patent/KR900003074Y1/ko
Publication of KR880014293U publication Critical patent/KR880014293U/ko
Application granted granted Critical
Publication of KR900003074Y1 publication Critical patent/KR900003074Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733Controllable logic circuits
    • H03K19/1737Controllable logic circuits using multiplexers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

모노 모니터에 이용되는 어댑터 회로
제1도는 본 고안의 회로도.
제2도는 제1도의 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
B1-B7 : 버퍼 NOR : 노아 게이트
MUX : 멀티플렉서
본 고안은 모노 모니터에 이용되는 어댑터(Adapter)회로에 관한 것으로서, 특히 칼라 모니터용 어댑터를 모노크롬(Monochrome)모니터에 이용할 수 있도록 하는 회로에 관한 것이다.
종래에는 칼라모니터용 어댑터회로를 모노 모니터에서도 이용할 수 있도록 하였으나, 아나로그 신호를 이용하였기 때문에 온도와 수동소자등에 의한 편차 또는 전압레벨등의 문제가 발생하였다.
본 고안은 상기와 종래 기술의 문제점을 해결하기 위한 것으로서, 어댑터의 칼라신호를 디지털회로를 이용하여 그레이(Gray)신호로 변화시켜 모노 모니터에 나내낼 수 있도록 하는 회로를 제공하는데 그 목적이 있다.
이하, 첨부도면에 의거하여 본 고안의 실시예를 상세히 설명한다.
컴퓨터 시스템의 CRT에 있어서 모노 모니터에서는 도트(dot)의 유,무에 의해 화면을 구성하는데, 기준에 존재하고 있는 많은 모니터들은 모노크롬 모니터로서 이 모노 모니터를 칼라모니터에서도 적용할 수 있게 되어 있으며 또한 어댑터도 칼라모니터 이외에 이용할 수 있도록 되어 있다.
그러나, 모노 모니터에 칼라신호를 나타내기 위해서는 칼라신호를 소프트웨어적으로 모노 모니터와의 동기를 맞추기 위해서 칼라 어댑터에 몇가지 파라미터를 세트한 다음, 칼라 모니터에서 사용되는 색신호(R,G,B)를 모노 모니터상에서 서로 다른 레벨의 그레이 색상으로 나타내야 한다. 이때, 모노 모니터는 문턱전압(threshold voltage)의 전, 후에서 신호의 유무를 감지한다.
따라서, 모노 모니터상에서 화면에 나타나는 화상은 도트들의 연속적인 잔상에 의한 것으로 화상을 표현하기 위하여 도트에 대한 잔상의 밝기를 다르게 해야 하는데, 이러한 도트에 대한 잔상의 밝기를 표현하는 방법은 다음과 같다.
어댑터를 통하여 모노 모니터에 인가되는 도트신호의 클럭의 쪽에 따라 밝기가 다른데, 도트 클럭 파형의 논리"1"의 상태가 제2b도(o)와 같이 길으면 도트가 밝게 보이고 제2b도(K)와 같이 짧으면 도트는 밝게 보이지 않는다. 그러므로, 도트신호의 밝기 즉, 그레이 레벨의 차이에 따라 화상을 표현하게 된다.
따라서 본 고안은 상기의 방법을 이용하여 칼라 신호에 따라 도트 클럭펄스의 폭을 달리하여 도트의 밝기를 달리 하므로써 그레이 레벨에 변화를 주어 모노 모니터에도 이용할 수 있게 한 것이다.
이를 구현하기 위한 회로에 대하여 설명한다.
제1도는 본 고안의 회로도로서, 어댑터에 입력되는 도트클럭은 순차 연결된 버퍼(B1-B7)를 통하여 지연된 다음, 멀티플렉서(MUX)의 입력단(I1-I7)에 각각 입력되고 멀티플렉서(MUX)의 입력(I0)에는 5V의 전원 즉, 하이상태의 신호가 인가되며 선택단자(S2-S0)에는 3색신호(R,G,B)가 각각 인가되어 이 색신호에 따라 선택된 멀티플렉서(MUX)의 출력이 노아 게이트(NOR)의 한 입력에 인가되고 다른 입력에는 버퍼(B2)를 통한 도트 클럭이 인가되어 서로 다른 레벨의 그레이 신호가 출력되도록 구성하였다.
상기와 같은 구성을 갖는 본 고안의 동작을 제2도에 의거하여 설명한다.
제2a도의 도트클럭(ø)이 각각의 버퍼(B1-B7)를 통하여 제2도 a 내지 h와 같이 시간 별로 지연된 후, 멀티플렉서(MUX)의 입력(I1-I7)에 인가되는데, 이때 각각의 버퍼는 t만큼의 지연시간을 갖는다.
하이상태의 신호 및 버퍼(B1-B7)를 통한 지연신호가 인가되는 멀티플렉서(MUX)는 선택단자(S2-S0)에 입력되는 색신호(R,G,B)에 따라 입력단(I0-I7)에 인가된 신호를 선택하여 출력단(Z)으로 출력한다.
이들 선택단자(S2-S0))에 인가되는 신호에 따라 선택되어 출력되어 신호와의 관계를 살펴보면 표 1과 같다.
만약, 색신호(R,G,B)가 인가되지 않을 경우에는 즉, 선택단자(S2-S0)에 000의 신호가 인가되는 경우에는 멀티클렉서(MUX)는 입력단에 인가되는 신호 중 I0를 선택하여 출력단(Z)으로 출력한다. 그러므로, 입력단(I0)는 5V의 전압 즉 하이상태의 신호가 인가되므로 노아 게이트(NOR)의 한 입력에는 하이상태의 신호가 인가된다.
따라서, 노아게이트(NOR)는 다른 입력에 버퍼(B2)를 통해 제2a도와 같이 지연된 신호가 인가되나 이 신호에 관계없이 항상 제2b도에서와 같이 로우가 된다. 도트의 밝기는 상기에서 설명한 바와 같이 펄스의 폭이 클 때, 다시 말하면 논리"1"의 상태가 길을 때 밝기가 밝은데, 이 경우에는 논리"1"의 상태가 없으므로 도트의 밝기는 어둡게 된다. 즉, 모노 모니터에 신호가 인가되지 않으므로 도트의 밝기는 어둡게 되어 이 도트는 화면에 나타나지 않게 된다.
색신호가 모두 인가되는 경우에는 즉, 선택단자(S2-S0)에 111이 인가되면 버퍼(B1,B2)를 통해 지연 제2a도와 같은 신호가 인가되는 입력(I6)이 선택되어 노아 게이트(NOR)의 한 입력에 인가되고, 다른 입력에도 버퍼(B2)의 출력이 노아 게이트(NOR)의 출력은 제2b도와 같이 되어 모노 모니터에 인가되는 도트 신호의 펄스 폭이 제일 넓으므로 도트의 밝기는 가장 밝게 되고, 따라서 이 도트는 화면상에 밝게 나타나게 된다.
그러므로, 선택단자(S2-S0)에 인가되는 색신호(R,G,B)에 의해 멀티플렉서(MUX)의 출력이 선택되고, 제2b도와 같이 모노 모니터에 인가되는 도트의 크기가 결정되므로 모노 모니터상에 표형될 도트의 밝기 즉, 그레이 레벨이 변화되어 칼라화상을 그레이 레벨에 차이를 두어 모노 모니터상에 표현할 수 있게 된다.
상기에서 설명한 바와 같이, 선택단자(S2-S0)에 인가되는 색신호에 의해 모노 모니터에 인가되는 칼라신호의 그레이레벨을 선택할수 있으므로 칼라화상을 그레이레벨에 차이를 두어 표현할 수 있게 된다.
상기한 바와 같은 본 고안에 의하면 디지털 회로를 이용하여 모노 모니터에서도 칼라 어댑터를 부착하여 칼라신호를 그레이 신호로 변화시켜 나타낼 수 있으므로써 소자에 대한 불안정성을 제거할 수 있다.

Claims (1)

  1. 입력되는 도트 클럭(ø)을 순차 접속된 버퍼(B1-B7)을 통해 입력되어 지연되도록 연결하고, 버퍼(B1-B7)를 통해 지연된 신호는 5V전원과 함께 멀티플렉서(MUX)의 입력단(I0-I7)에 각각 인가되며, 멀티플렉서(MUX)의 선택단자(S2-S0)에는 색신호(R,G,B)가 인가되며, 이 색신호에 따라 멀티플렉서(MUX)의 출력(Z)이 선택되어 노아 게이트(NOR)의 한 입력에 연결하고, 노아 게이트(NOR)의 다른 입력에는 버퍼(B2)의 출력이 연결되도록 하는 것을 특징으로 하는 모노 모니터에 이용되는 어댑터회로.
KR2019860021610U 1986-12-29 1986-12-29 모노 모니터에 이용되는 어댑터회로 KR900003074Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860021610U KR900003074Y1 (ko) 1986-12-29 1986-12-29 모노 모니터에 이용되는 어댑터회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860021610U KR900003074Y1 (ko) 1986-12-29 1986-12-29 모노 모니터에 이용되는 어댑터회로

Publications (2)

Publication Number Publication Date
KR880014293U KR880014293U (ko) 1988-08-31
KR900003074Y1 true KR900003074Y1 (ko) 1990-04-12

Family

ID=19258489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860021610U KR900003074Y1 (ko) 1986-12-29 1986-12-29 모노 모니터에 이용되는 어댑터회로

Country Status (1)

Country Link
KR (1) KR900003074Y1 (ko)

Also Published As

Publication number Publication date
KR880014293U (ko) 1988-08-31

Similar Documents

Publication Publication Date Title
US7522140B2 (en) Liquid crystal display device driving method
US4442428A (en) Composite video color signal generation from digital color signals
KR910013858A (ko) 윤곽 보정회로 및 방식
EP0387550A1 (en) Display control device
JP2735451B2 (ja) マルチスキャン型液晶ディスプレイ装置
JPH04288590A (ja) Cymk−rgbのramdac方法及び装置
US6392619B1 (en) Data transfer device and liquid crystal display device
KR900003074Y1 (ko) 모노 모니터에 이용되는 어댑터회로
US20200111406A1 (en) Display device
US4860251A (en) Vertical blanking status flag indicator system
JP2773248B2 (ja) 画像信号処理装置
KR100471785B1 (ko) 액정표시장치의초기과도상태보호회로
US4710771A (en) Computer image display apparatus
KR890000164B1 (ko) 흑백/컬러모니터겸용 비데오신호콘트롤러
JPH06259049A (ja) Crt表示装置の制御方式
KR940002215Y1 (ko) Lcd 콘트롤러와 드라이버간의 인터페이스 회로
KR19980067645A (ko) 액정 표시 장치용 동기신호의 극성 감지회로
KR930000484Y1 (ko) 그래픽 보드의 도트 패닝회로
KR100250147B1 (ko) 화면 분할 신호 발생기
JP2661126B2 (ja) D/a変換器
KR940010480B1 (ko) 액정 모니터의 커서 발생회로
KR890000770Y1 (ko) 비디오텍스의 블링크 제어장치
KR100190011B1 (ko) 싱크 극성 판별장치
KR100232605B1 (ko) Lcd 모니터의 색신호 동기조정장치
JPH03175817A (ja) 2値変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970327

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee