JP2001326626A - 同期のための方法、モジュール、およびプログラムモジュール - Google Patents

同期のための方法、モジュール、およびプログラムモジュール

Info

Publication number
JP2001326626A
JP2001326626A JP2001073308A JP2001073308A JP2001326626A JP 2001326626 A JP2001326626 A JP 2001326626A JP 2001073308 A JP2001073308 A JP 2001073308A JP 2001073308 A JP2001073308 A JP 2001073308A JP 2001326626 A JP2001326626 A JP 2001326626A
Authority
JP
Japan
Prior art keywords
module
clock signal
mod2
mod1
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001073308A
Other languages
English (en)
Inventor
Geoffrey Dive
ジエフリー・デイブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2001326626A publication Critical patent/JP2001326626A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0691Synchronisation in a TDM node
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Stored Programmes (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 第1モジュールと少なくとも1つの第2モジ
ュールとを同期させるための方法、およびこのためのモ
ジュールを提供する。 【解決手段】 第2モジュールMOD2は、第1クロッ
ク信号TS1と同期しているクロック発生器によって発
生された第2クロック信号TS2を第1モジュールMO
D1へ送信し、第1モジュールMOD1は、第1クロッ
ク信号と第2クロック信号との間の時間差値DIF1を
判定し、その時間差値は、実質上、第1モジュールと第
2モジュールとの間の第1および第2クロック信号の送
信時間によるものである。第1モジュールは、第1時間
差値DIF1に関する情報COR1DIF1の項目を第
2モジュールMOD2へ送信し、第2モジュールMOD
2は、前記情報に基づいてクロック発生器を調整する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、それぞれクロック
発生器を有する第1モジュールと少なくとも1つの第2
モジュールとを同期させるための方法に関する。
【0002】
【従来の技術】通信およびコンピュータ技術の分野で
は、動作のために必要とされる機器アセンブリは、たび
たび、1つの電子プリント回路基板に配置することがで
きず、それぞれ1つまたは複数のプリント回路基板を有
する別個の複数モジュールに分散させる必要がある。通
信システムの場合、特に、冗長モジュールも、フェール
セーフのために使用される。モジュールは同期して動作
するので、モジュールには、中央タイミング信号、すな
わち「クロック信号」としても知られている信号が供給
されている。そのような中央クロック信号は、中央クロ
ック発生器で発生され、モジュールに送信される。例え
ば、送信のために、バスのクロックチャネルが用意さ
れ、モジュールに接続されている。モジュールは、直接
バスから入手されるクロック信号で動作するか、または
それぞれのモジュール上に存在する個別のローカルクロ
ック発生器を、中央クロック信号に同期させるかのいず
れかである。後者の場合、ローカルクロック発生器は、
それぞれローカルクロック信号を発生するが、その信号
は、多少中央クロック信号からは位相差があり、その位
相差は、バス上の中央クロック信号の通過時間のためで
ある。
【0003】高いクロック周波数で動作している高精度
機器の場合、例えばいわゆるSDH送信技術(SDH:
同期ディジタル階層)のクロスコネクトの場合、この位
相差は、これまでも機器の精度に支障をきたしている。
そして、機器のモジュールは、もはや適切な同期で動作
していない場合、例えばデータは、モジュールが互いに
上述のバスを介して交換しているメッセージに、追いつ
かれてしまう。
【0004】ソフトウェアモジュールが、リアルタイム
状態で対話しており、それぞれの場合に、ローカルクロ
ック発生器をそれぞれ有する個別のオペレーティングシ
ステムによって管理されている場合、妨害となる非同期
状態が、中央クロック信号をそれぞれのオペレーティン
グシステムに分配する際の中央クロック信号の通過時間
のために、発生する可能性がある。
【0005】
【発明が解決しようとする課題】したがって、本発明の
目的は、それぞれがローカルクロック発生器を有する、
高精度モジュールを同期させることである。
【0006】
【課題を解決するための手段】本目的は、それぞれクロ
ック発生器を有する第1モジュールと少なくとも1つの
第2モジュールとを同期させるための方法であって、第
1モジュールのクロック発生器によって発生された第1
クロック信号を、第1モジュールによって、少なくとも
1つの第2モジュールに送信するステップと、少なくと
も1つの第2モジュールのクロック発生器を第1クロッ
ク信号と同期させるステップと、第1クロック信号と同
期しているクロック発生器によって発生された第2クロ
ック信号を、少なくとも1つの第2モジュールによっ
て、第1モジュールに送信するステップと、第1モジュ
ールによって、第1クロック信号と少なくとも1つの第
2クロック信号との間の(第1の)時間差値を決定する
ステップであって、その時間差値は、実質的に、第1モ
ジュールと少なくとも1つの第2モジュール間の、第1
クロック信号および少なくとも1つの第2クロック信号
の送信時間によるものである、(第1の)時間差値を決
定するステップと、(第1の)時間差値に関する情報の
項目を、第1モジュールによって、少なくとも1つの第
2モジュールに送信するステップと、(第1の)時間差
値に関する情報に基づいて、少なくとも1つの第2モジ
ュールのクロック発生器を調整するステップとを含んで
いる方法によって達成される。
【0007】本発明の他の態様では、本目的は、第2ク
ロック発生器を有する少なくとも1つの第2モジュール
と同期するための第1クロック発生器を有する(第1)
モジュールであって、第1クロック発生器によって発生
された第1クロック信号を、少なくとも1つの第2モジ
ュールへ送信するための送信手段と、それぞれの第2ク
ロック発生器で発生され、第1クロック信号と同期して
おり、少なくとも1つの第2モジュールによって送信さ
れた、少なくとも1つの第2クロック信号を受信するた
めの受信手段と、第1クロック信号と少なくとも1つの
第2クロック信号との間の(第1の)時間差値を形成す
るための発生手段であって、その時間差値は、実質的
に、第1モジュールと少なくとも1つの第2モジュール
間の、第1クロック信号および少なくとも1つの第2ク
ロック信号の送信時間によるものである、発生手段とを
備えており、送信手段は、(第1の)時間差値に関する
情報の項目を、少なくとも1つの第2モジュールに送信
するように構成されている、第2クロック発生器を有す
る少なくとも1つの第2モジュールと同期するための第
1クロック発生器を有する(第1)モジュールによって
達成される。
【0008】本発明のさらに他の態様では、本目的は、
少なくとも1つの第1モジュールと同期するためのクロ
ック発生器を有する(第2)モジュールであって、第1
モジュールによって送信された第1クロック信号を受信
するための受信手段と、第1クロック信号に基づいて、
クロック発生器を同期させるための同期手段と、第1ク
ロック信号と同期している第2クロック信号を、第1モ
ジュールへ送信するための送信手段とを備えており、受
信手段は、第1モジュールによって送信された、第1ク
ロック信号および第2クロック信号から形成される(第
1の)時間差値に関する情報の項目を受信するように構
成されており、その時間差値は、実質的に、第1モジュ
ールと少なくとも1つの第2モジュール間の、第1クロ
ック信号および少なくとも1つの第2クロック信号の送
信時間によるものであり、同期手段は、(第1の)時間
差値に関する情報に基づいて、クロック発生器を調整す
るように構成されている、少なくとも1つの第1モジュ
ールと同期するためのクロック発生器を有する(第2)
モジュールによって達成される。
【0009】本発明のさらに他の態様では、本目的は、
第2クロック発生器を有する少なくとも1つの第2モジ
ュールと同期するための第1クロック発生器を有する
(第1)モジュールのためのマスタプログラムモジュー
ルであって、第1モジュールの制御手段によって動作可
能なプログラムコードを含んでおり、さらに、マスタプ
ログラムモジュールは、第1クロック発生器によって発
生された第1クロック信号を、少なくとも1つの第2モ
ジュールに送信するための送信手段と、第1クロック信
号と同期している第2クロック発生器によって発生され
少なくとも1つの第2モジュールによって送信された、
少なくとも1つの第2クロック信号を受信するための受
信手段と、第1クロック信号と少なくとも1つの第2ク
ロック信号との間の(第1の)時間差値を形成するため
の発生手段であって、その時間差値は、実質的に、第1
モジュールと少なくとも1つの第2モジュール間の、第
1クロック発生器および少なくとも1つの第2クロック
発生器の送信時間によるものである、発生手段とを備え
ており、送信手段は、(第1の)時間差値に関する情報
の項目を、少なくとも1つの第2モジュールに送信する
ように構成されている、第2クロック発生器を有する少
なくとも1つの第2モジュールと同期するための第1ク
ロック発生器を有する(第1)モジュールのためのマス
タプログラムモジュールによって達成される。
【0010】本発明のさらに他の態様では、本目的は、
少なくとも1つの第1モジュールと同期するためのクロ
ック発生器(CPU3)を有する(第2)モジュールの
ためのスレーブプログラムモジュールであって、第2モ
ジュールの制御手段(CPU3)によって動作可能なプ
ログラムコードを含んでおり、さらに、スレーブプログ
ラムモジュールは、第1モジュールによって送信された
第1クロック信号を受信するための受信手段と、第1ク
ロック信号に基づいて、クロック発生器を同期させるた
めの同期手段と、第1クロック信号と同期している第2
クロック信号を、第1モジュールへ送信するための送信
手段とを備えており、受信手段は、第1モジュールによ
って送信された、第1クロック信号および第2クロック
信号から形成される(第1の)時間差値に関する情報の
項目を受信するように構成されており、その時間差値
は、実質的に、第1モジュールと少なくとも1つの第2
モジュール間の、第1クロック信号および少なくとも1
つの第2クロック信号の送信時間によるものであり、同
期手段は、(第1の)時間差値に関する情報に基づい
て、クロック発生器を調整するように構成されている、
少なくとも1つの第1モジュールと同期するためのクロ
ック発生器(CPU3)を有する(第2)モジュールの
ためのスレーブプログラムモジュールによって達成され
る。
【0011】本発明のさらに他の態様では、本発明は、
それぞれクロック発生器を有する少なくとも1つの第1
モジュールと少なくとも1つの第2モジュールとを含ん
でいるデバイス、特に通信デバイスであって、少なくと
も1つの第1モジュールが、第1クロック発生器によっ
て発生された第1クロック信号を、少なくとも1つの第
2モジュールに送信するための送信手段と、それぞれの
第2クロック発生器によって発生され、第1クロック信
号と同期しており、少なくとも1つの第2モジュールに
よって送信された、少なくとも1つの第2クロック信号
を受信するための受信手段と、第1クロック信号と少な
くとも1つの第2クロック信号との間の(第1の)時間
差値を形成するための発生手段であって、その時間差値
は、実質的に、第1モジュールと少なくとも1つの第2
モジュール間の、第1クロック信号および少なくとも1
つの第2クロック信号の送信時間によるものである、発
生手段とを備えており、送信手段は、(第1の)時間差
値に関する情報の項目を、少なくとも1つの第2モジュ
ールに送信するように構成されており、少なくとも1つ
の第2モジュールが、第1モジュールによって送信され
た第1クロック信号を受信するための受信手段と、第1
クロック信号に基づいて、クロック発生器を同期させる
ための同期手段と、第1クロック信号と同期している第
2クロック信号を、第1モジュールへ送信するための送
信手段とを備えており、受信手段は、第1モジュールに
よって送信された、第1クロック信号および第2クロッ
ク信号から形成される(第1の)時間差値に関する情報
の項目を受信するように構成されており、その時間差値
は、実質的に、第1モジュールと少なくとも1つの第2
モジュール間の、第1クロック信号および少なくとも1
つの第2クロック信号の送信時間によるものであり、同
期手段は、(第1の)時間差値に関する情報に基づい
て、クロック発生器を調整するように構成されているデ
バイスによって達成される。
【0012】これに関連して、本発明は、簡潔さのため
にマスタモジュールと呼ぶ、第1モジュールが、第1モ
ジュールの第1クロック発生器によって発生した「マス
タクロック信号」を、以下の部分では、簡潔さのために
スレーブモジュールと呼んでいるモジュール、および場
合によっては他のスレーブモジュールに送信するという
考えに基づいている。次いで、スレーブモジュールは、
それぞれのクロック発生器をマスタクロック信号に同期
させ、こうして同期させたクロック発生器によって発生
した「スレーブクロック信号」をマスタモジュールに送
信する。その結果、マスタモジュールは、それ自体の同
期に対するフィールドバックを受信する。次いで、マス
タモジュールは、マスタクロック信号とそれぞれのスレ
ーブクロック信号との間の時間差値を決定する。この時
間差は、実質的にマスタクロック信号を、それぞれのス
レーブモジュールへ送信するために必要とされる信号通
過時間、およびそれぞれのスレーブクロック信号をそれ
ぞれのスレーブモジュールからマスタモジュールへ送信
するために必要な信号通過時間のためである。通常、両
方の信号通過時間は、等しく、それはマスタモジュール
とスレーブモジュール間の送信パスが対称的であるため
であり、その結果、それぞれの時間差値は、ほぼ、信号
通過時間の半分ということになる。次いで、マスタモジ
ュールは、それぞれの時間差値に関する情報の項目を、
スレーブモジュールに送信し、スレーブモジュールは、
スレーブモジュールのクロック発生器を、これらの情報
の項目に基づいて調整する。その結果、スレーブモジュ
ールへのマスタクロック信号のそれぞれの信号通過時間
のためである、マスタクロック信号とスレーブクロック
信号との間の位相のずれは、もはや問題とならない程度
にまで減少し、さらに最適な状態下では、完全になくな
り、結果として、マスタモジュールおよびスレーブモジ
ュールは、互いに最適に同期されることになる。
【0013】本発明の利点となる他の改善点は、従属請
求項から明らかになる。
【0014】本発明の好ましい一実施形態では、マスタ
モジュールまたはスレーブモジュールのいずれかが、そ
れぞれの時間差値を半分にすることで、信号通過時間を
決定し、その結果、マスタクロック信号とスレーブクロ
ック信号との間のそれぞれの位相のずれが修正される。
マスタモジュールとスレーブモジュール間の信号通過時
間が、例えば、送信パスが異なるなどの理由で、等しい
ものではない場合、より入念に考えられたアルゴリズム
を使用して、それぞれの位相のずれを決定することがで
きる。
【0015】マスタモジュールは、マスタクロック信号
を連続して、あるいは、所定の時間にのみ、スレーブモ
ジュールへ、例えば、周期的に繰り返す仕方で、一度限
り、例えば開始同期手順に関して、または不規則な間隔
で、例えばマスタモジュールおよび/またはスレーブモ
ジュール上の負荷が少ない時に、送信することができ
る。
【0016】本発明の他の変形形態では、スレーブモジ
ュールは、繰り返し、それぞれのスレーブクロック信号
をマスタモジュールへ送信し、その結果、マスタモジュ
ールは、マスタクロック信号とそれぞれのスレーブクロ
ック信号との間の時間差値を決定することができ、この
ようにして、スレーブモジュールの同期動作を、マスタ
モジュールで監視することが可能である。スレーブモジ
ュールのスレーブクロック信号が、マスタクロック信号
と同期していない場合、マスタモジュールは、再び修正
値をそれぞれのスレーブモジュールに送信して、スレー
ブモジュールのそれぞれのクロック発生器を調整するこ
とができる。
【0017】適切な場合、マスタモジュールは、繰り返
しマスタクロック信号を、スレーブモジュールへ再び送
信し、その結果、本発明の一変形形態では、スレーブモ
ジュールでそれぞれのスレーブクロック信号とマスタク
ロック信号との間の時間差値を決定することが可能にな
る。そして、このことで、以下の様々な可能性が生じる
のである。
【0018】スレーブモジュールは、それぞれの時間差
値を、マスタモジュールへ送信することによって、マス
タモジュールは、同期手順の成否を監視したり、または
場合によっては、マスタクロック信号とそれぞれのスレ
ーブクロック信号との間の動作の際に発生するずれを決
定することができる。次いで、マスタモジュールは、任
意に、上述の同期手順を、再び開始して、スレーブクロ
ック信号を同期させることもできる。
【0019】しかし、スレーブモジュールも、それぞれ
のクロック発生器を、スレーブ自体の主導で、スレーブ
が決定した時間差値に基づき調整することができる。
【0020】本発明を、図を用い、例示的な実施形態に
基づき、以下の部分で説明する。
【0021】
【発明の実施の形態】図1は、本発明による、図で示す
モジュールMOD1およびMOD2に基づいて、同期の
シーケンスを示している。同期シーケンスを明確するた
めに、モジュールMOD1およびMOD2を、それぞれ
重複して示している。モジュールMOD1およびMOD
2は、例えばコンピュータシステムまたは通信の接合
部、例えばSDHクロスコネクト(SDH:同期ディジ
タル階層)の電子プリント回路基板である。モジュール
MOD1およびMOD2は、図示していないバスを介し
て、相互に接続されており、それによって、モジュール
MOD1およびMOD2は、互いに情報の項目を送信す
ることができる。このために必要とされる送信および受
信モジュールは、図4でより詳細に説明する。モジュー
ルMOD1およびMOD2は、それぞれが、例えばロー
カルオペレーティングシステムを同期させる、ソフトウ
ェアモジュールとすることもできる。
【0022】クロック発生器GEN1および論理構成要
素CP1を、モジュールMOD1に、クロック発生器G
EN2および論理構成要素CP2を、モジュールMOD
2に示している。クロック発生器GEN1およびGEN
2には、それぞれ例えば、基準となるクロック信号を発
生するための水晶発振器、および基準となるクロック信
号から初期クロック信号を発生するための、例えばリセ
ット可能なカウンタを有する、下り回線の電子システム
が含まれている。そのような回路は、それ自体知られて
いる。このようにして、クロック発生器GEN1は、ク
ロック信号TS1を発生し、クロック発生器GEN2
は、クロック信号TS2を発生する。論理構成要素CP
1および論理構成要素CP2は、それぞれ2つのクロッ
ク信号間の位相のずれを決定するための比較器アセンブ
リ、および修正値を形成し、それでクロック発生器GE
N2を調整することができる発生アセンブリを備えてい
る。論理構成要素CP1および論理構成要素CP2を、
例えば信号プロセッサまたは集積回路とすることができ
る。モジュールMOD1およびMOD2は、他の機能ア
センブリ、例えば、SDHコンテナからのユーザデータ
テレグラムを送受信するための送信機および/または受
信アセンブリなどを備えることもできる。さらに、モジ
ュールMOD1およびMOD2、ならびにその機能構成
要素は、全体を1つのプロセッサで実装することがで
き、そのプロセッサには、クロック発生器が組み込ま
れ、本発明によるプログラムモジュールのプログラムコ
ードを動作させる。
【0023】同期を開始する際、モジュールMOD1
は、クロック発生器GEN1によって発生されたクロッ
ク信号TS1を、モジュールMOD2に送信する。モジ
ュールMOD2は、クロック発生器GEN2をクロック
信号TS1と同期させる。しかし、クロック信号TS1
をモジュールMOD1からMOD2へ送信するには、特
定の送信時間が必要であり、さらに、クロック発生器G
EN2を同期させる動作にも、特定の処理時間が必要な
ことから、このとき、クロック発生器GEN2によって
発生されたクロック信号TS2DELは、クロック信号
TS1に対して位相のずれを有している。
【0024】モジュールMOD2は、クロック信号TS
2DELをモジュールMOD1へ送信する。同様に、こ
のための送信時間が必要とされる。モジュールMOD1
は、クロック信号TS1と、受信したクロック信号TS
2DEL間の時間差値DIF1を決定する。時間差値D
IF1は、実質的に、モジュールMOD1からモジュー
ルMOD2へのクロック信号TS1の送信時間、および
モジュールMOD2からモジュールMOD1へのクロッ
ク信号TS2DELの送信時間のためである。モジュー
ルMOD1とMOD2間の送信パスは、この例の場合は
等しい長さなので、論理構成要素CP1は、時間差値D
IF1を半分にして、修正情報COR(DIF1)の項
目を形成する。次いで、モジュールMOD1は、修正情
報COR(DIF1)の項目をモジュールMOD2へ送
信し、モジュールMOD2は、クロック発生器GEN2
を、修正情報COR(DIF1)の項目を使用して調整
する。次いで、クロック発生器GEN2は、クロック信
号TS1と同期しているクロック信号TS2OPTを発
生する。モジュールMOD1とMOD2間の伝送パスが
等しい長さではない場合、論理構成要素CP1は、他
の、より複雑なアルゴリズムを使用して、修正値COR
1を形成することもできる。
【0025】修正情報COR(DIF1)は、例えば、
クロック発生器GEN2に収納されている、ディジタル
にコード化され送信された開始値、またはリセット可能
なカウンタを含むことができる。モジュールMOD1
は、事前に、クロック信号TS1とクロック信号TS2
DEL間の時間差値DIF1を半分にしたもので、クロ
ック信号TS1を同位相に修正し、修正情報COR(D
IF1)としてこのように「処理を進めた」クロック信
号TS1をモジュールMOD2へ送信することも可能で
ある。
【0026】さらに、モジュールMOD1は、クロック
信号TS1とクロック信号TS2DEL間の時間差値D
IF1を、非処理形式、すなわち、修正情報COR(D
IF1)として、上述の半分処理せずにモジュールMO
D2へ送信することもできる。次いで、モジュールMO
D2は、時間差値DIF1を半分にし、このようにし
て、クロック発生器GEN2を調整する。さらに、モジ
ュールMOD2が、例えば、修正情報COR(DIF
1)のオフセット値を組み込むようにすることもでき
る。そのようなオフセット値は、例えばクロック発生器
GEN2が調整動作に必要とする、またはモジュールM
OD2が修正値COR1を受信し、読み込むのに必要と
する時間に相当するものとすることができる。
【0027】図2で示しているシーケンスは、図1に基
づいて示している同期により後になるようにする。クロ
ック発生器GEN1およびGEN2は、クロック信号T
S1およびクロック信号TS2をそれぞれ発生し、これ
らは、最適な条件で同期しており、例えば、正確に同じ
方法で動作している干渉のないクロック発生器GEN1
およびGEN2の場合などである。モジュールMOD1
は、クロック信号TS1をモジュールMOD2の論理構
成要素CP2へ送信する。さらに、論理構成要素CP2
は、クロック信号TS2をクロック発生器GEN2から
受け取る。モジュールMOD1からの送信によって遅延
しているクロック信号TS1とローカルクロック信号T
S2とから、論理構成要素CP2は、時間差値DIF2
を形成し、これは、所与の同期クロック信号TS1およ
びクロック信号TS2を考慮に入れれば、時間差値DI
F1の半分に等しい。
【0028】モジュールMOD2は、時間差値DIF2
をモジュールMOD1へ送信し、それによってモジュー
ルMOD1は、クロック信号TS2が、クロック信号T
S1と同期しているかどうかを検出することができる。
そうでない場合には、モジュールMOD1は、再び図1
に基づいて示している同期動作を初期化する、および/
または干渉の信号を、モジュールMOD1およびMOD
2に対する調整制御装置へ送る。
【0029】この場合、論理構成要素CP2は、修正値
COR2を時間差値DIF2、およびすでに受信してい
る時間差値DIF1から形成し、格納する。これに関連
して、論理構成要素CP2は、例えば時間差値DIF2
から、時間差値DIF1の半分を減算する。修正値CO
R2を形成するために、論理構成要素CP2は、他の修
正要素、例えばクロック発生器GEN2を調整するため
に必要とされる時間なども考慮に入れることができる。
論理構成要素CP2は、修正値COR2をクロック発生
器GEN2へ提供し、次いでクロック発生器GEN2
は、再びそれ自体を調整し、その結果、クロック信号T
S1と同期しているクロック信号TS2OPTを発生す
る。
【0030】図3で示しているシーケンスも、図1に基
づいて示している同期により後になるようにする。しか
し、図3では、クロック発生器GEN2によって発生さ
れたクロック信号TS2DELは、もはやクロック信号
TS1とは、正確に同期していない。それは、例えばモ
ジュールMOD2が、短時間停電したためなどである。
モジュールMOD2は、クロック信号TS2DELをモ
ジュールMOD1へ送信する。クロック信号TS2DE
Lは、送信による時間のずれを伴い着信する。対称的な
送信パスを考慮すれば、前記ずれは、図1に基づいて説
明したものと同様で、時間差値DIF1を半分にしたも
のに等しくなる。したがって、モジュールMOD1は、
最初に、受信したクロック信号TS2DELを、時間差
値DIF1を半分にしたもので修正する。さらに、モジ
ュールMOD1は、修正されたクロック信号TS2DE
Lとクロック信号TS1間の時間差値DIF3を決定す
る。次いで、モジュールMOD1は、時間差値DIF3
に基づく修正情報COR2(DIF3)の項目を、モジ
ュールMOD2へ送信し、それによって、モジュールM
OD2はクロック発生器GEN2を調整することができ
る。クロック発生器GEN2は、再びクロック信号TS
1と同期しているクロック信号TS2OPTを発生す
る。
【0031】図2および3に基づいて示しているよう
に、モジュールMOD2は、動作の継続中に繰り返し再
同期させることもでき、その結果、動作中に徐々に発生
する可能性のあるクロック信号TS1とクロック信号T
S2間の位相のずれは、再び除去される。
【0032】モジュールMOD2に加えて、図示してい
ない他のモジュールも、説明した方法で、モジュールM
OD1により同期させることができる。さらに、モジュ
ールMOD2は、説明したように、モジュールMOD1
と高精度で同期しているので、モジュールMOD2も、
モジュールMOD1に従属するモジュールと同期させる
ことが可能である。したがって、「並列回路」を、同期
しているモジュール、および同期モジュールによって同
期している複数のモジュールとともに形成することがで
きるだけではなく、カスケード構成にすることもでき
る。
【0033】図4は、図1から知られているモジュール
MOD1およびMOD2、さらにモジュールMOD3を
示しており、モジュールMOD3では、制御モジュール
CPU3、例えば信号プロセッサが、クロック発生器
(GEN1またはGEN2)の機能、およびクロック発
生器をトリガする論理構成要素(CP1、CP2)の機
能を果たしている。このため、制御モジュールCPU3
は、本発明により構成されたスレーブプログラムモジュ
ールのプログラムコードを実行する。
【0034】モジュールMOD1は、クロック信号TS
1を、送信モジュールSND11を介し、バス回線BU
SSND上に送信する。バス回線BUSSNDから、モ
ジュールMOD2は、クロック信号TS1を、受信モジ
ュールRCV21によって受信し、モジュールMOD3
は、受信モジュールRCV31によって受信する。次い
で、モジュールMOD2は、クロック発生器GEN2を
クロック信号TS1と同期させる。モジュールMOD3
も、クロック信号TS1で同期して、クロック信号TS
3を発生する。しかし、クロック信号TS2およびTS
3は、それぞれの時間間隔で位相がずれているが、それ
は、クロック信号TS1が、バス回線BUSSNDでモ
ジュールMOD2およびMOD3へ送信するために必要
なものである。
【0035】モジュールMOD2は、クロック信号TS
2を送信モジュールSND21から、バス回線BUSR
CV上に、モジュールMOD1に向けて送信し、モジュ
ールMOD1は、クロック信号TS2を受信モジュール
RCV11によって受信する。論理構成要素CP1は、
修正情報COR(DIF1)を、図1で知られている方
法で形成し、送信モジュールSND12から、バス回線
CORXでモジュールMOD2へ送信する。モジュール
MOD2は、修正情報COR(DIF1)を受信モジュ
ールRCV22によって受信し、クロック発生器GEN
2を調整する。
【0036】モジュールMOD3は、クロック信号TS
3を送信モジュールSND31から、バス回線BUSR
CVでモジュールMOD1へ送信する。論理構成要素C
P1は、モジュールMOD2と類似したやり方で、修正
情報の項目を形成し、送信モジュールSND12を介し
て、モジュールMOD3へ送信する。モジュールMOD
3は、修正情報を受信モジュールRCV32によって受
信し、制御モジュールCPU3のクロック発生器機能を
調整する。
【0037】モジュールMOD2の受信モジュールRC
V22は、修正情報COR(DIF1)を論理構成要素
CP2にも渡し、その結果、論理構成要素CP2は、図
2に基づいて説明されているように、一方で、修正値C
OR2を発生し、クロック発生器GEN2の調整を行
い、他方、時間差値DIF2を発生し、送信モジュール
SND22が、バス回線DIFXでモジュールMOD1
へ送信する。
【0038】図4のモジュールは、例示している様々な
構成の変形形態のために、様々に構成されているので、
「マスタ」モジュール(MOD1)を同期し、さらに
「スレーブ」モジュール(MOD2およびMOD3)も
同期させる動作モードは、単に、それぞれのモジュール
構造と送信および受信モジュールの接続のそれぞれのモ
ードに基づき明らかになる。
【0039】しかし、「スレーブ」機能と「マスタ」機
能の両方を実行することのできる、類似したモジュール
を使用することも可能である。例えば、説明したように
モジュールMOD3には、スレーブプログラムモジュー
ルを置くだけではなく、マスタプログラムモジュールも
置くことができ、その結果、モジュールMOD3は、同
期「マスタ」としても機能することができる。
【0040】さらに、モジュールMOD1は、モジュー
ルMOD3と同様に構築し、プログラムコードを実行す
るためのプロセッサを有することもできるが、モジュー
ルMOD3とは反対に、上部で説明した同期機能を実行
することができ、必要な場合には、同期監視機能も実行
することができるマスタプログラムモジュールを含むこ
とができる。
【0041】「マスタモジュール」として動作するため
の適格性、すなわち1つまたは複数のスレーブモジュー
ルを同期させるための適格性は、常に、例えば、問合せ
接点、いわゆるジャンパを構成することによって、それ
ぞれのモジュールを適切なやり方で、規定することがで
きる。ジャンパを構成することに基づいて、それぞれの
モジュールは、マスタモジュールとして、またはスレー
ブモジュールとして使用するかを決定することができ
る。しかし、それぞれの機能を、動的に、例えばクロッ
ク信号を送信する最初のモジュールがマスタモジュール
になるということで決定する、というように対応するこ
ともできる。
【図面の簡単な説明】
【図1】本発明による、図で示すモジュールMOD1お
よびMOD2に基づいて、本発明による同期のシーケン
スを示す図である。
【図2】同期の監視、および図1の同期の後の再同期を
示す図である。
【図3】図2に対する追加または代替の解決策で、すな
わち同期の監視、および図1の同期の後の同様の再同期
を示す図である。
【図4】本発明による方法を実行するための装置を示す
図である。
【符号の説明】
MOD1、MOD2、MOD3 モジュール GEN1、GEN2 クロック発生器 CP1、CP2 論理構成要素 CPU3 制御モジュール RCV11、RCV12、RCV21、RCV22、R
CV31、RCV32受信モジュール SND11、SND12、SND21、SND22、S
ND31 送信モジュール TS1、TS2、TS3 クロック信号 TS2DEL 修正されたクロック信号 TS2OPT クロック信号TS1と同期しているクロ
ック信号 COR(DIF1) 修正情報 DIF2 時間差値 BUSRCV、BUSSND、CORX、 バス回線 COR1、COR2 修正値

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 それぞれクロック発生器(GEN1、G
    EN2)を有する第1モジュールと少なくとも1つの第
    2モジュールと(MOD1、MOD2)を同期させるた
    めの方法であって、 第1モジュール(MOD1)のクロック発生器(GEN
    1)によって発生された第1クロック信号(TS1)
    を、第1モジュール(MOD1)によって、少なくとも
    1つの第2モジュール(MOD2)に送信するステップ
    と、 少なくとも1つの第2モジュール(MOD2)のクロッ
    ク発生器(GEN2)を第1クロック信号(TS1)と
    同期させるステップと、 第1クロック信号(TS1)と同期しているクロック発
    生器(GEN2)によって発生された第2クロック信号
    (TS2)を、少なくとも1つの第2モジュール(MO
    D2)によって第1モジュール(MOD1)に送信する
    ステップと、 第1モジュールに(MOD1)よって、第1クロック信
    号(TS1)と少なくとも1つの第2クロック信号(T
    S2)との間の(第1の)時間差値(DIF1)を決定
    するステップであって、時間差値は、実質的に、第1モ
    ジュール(MOD1)と少なくとも1つの第2モジュー
    ル(MOD2)との間の第1クロック信号(TS1)お
    よび少なくとも1つの第2クロック信号(TS2)の送
    信時間によるものである、(第1の)時間差値(DIF
    1)を決定するステップと、 (第1の)時間差値(DIF1)に関する情報(COR
    1(DIF1))の項目を、第1モジュール(MOD
    1)によって少なくとも1つの第2モジュール(MOD
    2)に送信するステップと、 (第1の)時間差値(DIF1)に関する情報(COR
    1(DIF1))に基づいて、少なくとも1つの第2モ
    ジュール(MOD2)のクロック発生器(GEN2)を
    調整するステップとを含む、それぞれクロック発生器
    (GEN1、GEN2)を有する第1モジュールと少な
    くとも1つの第2モジュール(MOD1、MOD2)と
    を同期させるための方法。
  2. 【請求項2】 少なくとも1つの第2モジュール(MO
    D2)のクロック発生器(GEN2)を調整するため
    に、(第1の)時間差値(DIF1)が半分にされる請
    求項1に記載の方法。
  3. 【請求項3】 少なくとも1つの第2モジュール(MO
    D2)が、第1クロック信号および第2クロック信号
    (TS2)から第2時間差値(DIF2)を決定し、前
    記少なくとも1つの第2モジュール(MOD2)は、第
    2時間差値(DIF2)に関する情報の項目を第1モジ
    ュール(MOD1)へ送信する請求項1に記載の方法。
  4. 【請求項4】 第1モジュール(MOD1)が、該第1
    モジュール(MOD1)のクロック発生器(GEN1)
    によって発生された第1クロック信号(TS1)を、少
    なくとも1つの第2モジュール(MOD2)へ、所定の
    瞬間に、特に周期的に送信する請求項1に記載の方法。
  5. 【請求項5】 第1モジュール(MOD1)が、該第1
    モジュール(MOD1)のクロック発生器(GEN1)
    によって発生された第1クロック信号(TS1)を、少
    なくとも1つの第2モジュール(MOD2)へ所定の時
    間間隔で再送信し、前記少なくとも1つの第2モジュー
    ル(MOD2)は、第1クロック信号および第2クロッ
    ク信号(TS2)から第2時間差値(DIF2)を決定
    し、前記少なくとも1つの第2モジュール(MOD2)
    は、それぞれの第2時間差値(DIF2)を第1モジュ
    ール(MOD1)へ送信し、かつ/または、それぞれの
    第2時間差値(DIF2)が所定の値(DIF1)から
    逸脱している場合、前記少なくとも1つの第2モジュー
    ル(MOD2)は、該第2モジュール(MOD2)のク
    ロック発生器(GEN2)をそれぞれの第2時間差値
    (DIF2)に基づいて調整する請求項1に記載の方
    法。
  6. 【請求項6】 少なくとも1つの第2モジュール(MO
    D2)が、該第2モジュール(MOD2)のクロック発
    生器(GEN2)によって発生された第2クロック信号
    (TS2)を、第1モジュール(MOD1)へ所定の時
    間間隔で再送信し、前記第1モジュール(MOD1)
    は、第1クロック信号(TS1)および受信したそれぞ
    れの第2クロック信号(TS2)から第1時間差値(D
    IF1)を決定し、それぞれの第1時間差値(DIF
    1)が所定の値から逸脱している場合、前記第1モジュ
    ール(MOD1)は、それぞれの第1時間差値(DIF
    1)に関する情報(COR1(DIF1))の項目を、
    少なくとも1つの第2モジュール(MOD2)へ送信
    し、前記少なくとも1つの第2モジュール(MOD2)
    は、該第2モジュール(MOD2)のクロック発生器
    (GEN2)をそれぞれの第1時間差値(DIF1)に
    関する情報に基づいて調整する請求項1に記載の方法。
  7. 【請求項7】 第2クロック発生器(GEN2)を有す
    る少なくとも1つの第2モジュールと同期するための第
    1クロック発生器(GEN1)を有する(第1)モジュ
    ールであって、 第1クロック発生器(GEN1)によって発生された第
    1クロック信号(TS1)を、少なくとも1つの第2モ
    ジュール(MOD2)へ送信するための送信手段(SN
    D11、SND12)と、 それぞれの第2クロック発生器(GEN2)で発生さ
    れ、第1クロック信号(TS1)と同期しており、少な
    くとも1つの第2モジュール(MOD2)によって送信
    された、少なくとも1つの第2クロック信号(TS2)
    を受信するための受信手段(RCV11、RCV12)
    と、 第1クロック信号(TS1)と少なくとも1つの第2ク
    ロック信号(TS2)との間の(第1の)時間差値(D
    IF1)を形成するための発生手段(CP1)であっ
    て、時間差値は、実質的に、第1モジュール(MOD
    1)と少なくとも1つの第2モジュール(MOD2)と
    の間の、第1クロック信号(TS1)および少なくとも
    1つの第2クロック信号(TS2)の送信時間によるも
    のである、発生手段(CP1)とを備えており、 前記送信手段(SND11、SND12)は、(第1
    の)時間差値(DIF1)に関する情報(COR1(D
    IF1))の項目を、少なくとも1つの第2モジュール
    (MOD2)に送信するように構成されている、第2ク
    ロック発生器(GEN2)を有する少なくとも1つの第
    2モジュールと同期するための第1クロック発生器(G
    EN1)を有する(第1)モジュール。
  8. 【請求項8】 少なくとも1つの第1モジュール(MO
    D1)と同期するためのクロック発生器(GEN2)を
    有する(第2)モジュールであって、 第1モジュールによって送信された第1クロック信号
    (TS1)を受信するための受信手段(RCV21、R
    CV22)と、 第1クロック信号(TS1)に基づいて、第2モジュー
    ルのクロック発生器(GEN2)を同期させるための同
    期手段(GEN2)と、 第1クロック信号(TS1)と同期している第2クロッ
    ク信号(TS2)を、第1モジュール(MOD1)へ送
    信するための送信手段(SND21、SND22)とを
    備えており、 前記受信手段(RCV21、RCV22)は、第1モジ
    ュールによって送信された第1クロック信号(TS1)
    および第2クロック信号(TS2)から形成される(第
    1の)時間差値(DIF1)に関する情報(COR1
    (DIF1))の項目を受信するように構成されてお
    り、時間差値は、実質的に、第1モジュール(MOD
    1)と少なくとも1つの第2モジュール(MOD2)と
    の間の、第1クロック信号(TS1)および少なくとも
    1つの第2クロック信号(TS2)の送信時間によるも
    のであり、前記同期手段(GEN2)は、(第1の)時
    間差値(DIF1)に関する情報に基づいてクロック発
    生器(GEN2)を調整するように構成されている、少
    なくとも1つの第1モジュール(MOD1)と同期する
    ためのクロック発生器(GEN2)を有する(第2)モ
    ジュール。
  9. 【請求項9】 第2クロック発生器(GEN2)を有す
    る少なくとも1つの第2モジュールと同期するための第
    1クロック発生器(GEN1)を有する(第1)モジュ
    ールのためのマスタプログラムモジュールであって、第
    1モジュール(MOD1)の制御手段によって動作可能
    なプログラムコードを含んでおり、さらに、 第1クロック発生器(GEN1)によって発生された第
    1クロック信号(TS1)を、少なくとも1つの第2モ
    ジュール(MOD2)に送信するための送信手段と、 第1クロック信号(TS1)と同期しており、少なくと
    も1つの第2モジュール(MOD2)によって送信され
    る、第2クロック発生器(GEN2)によって発生され
    た少なくとも1つの第2クロック信号を受信するための
    受信手段と、 第1クロック信号(TS1)と少なくとも1つの第2ク
    ロック信号(TS2)との間の(第1の)時間差値(D
    IF1)を形成するための発生手段であって、時間差値
    は、実質的に、第1モジュール(MOD1)と少なくと
    も1つの第2モジュール(MOD2)との間の、第1ク
    ロック信号(TS1)および少なくとも1つの第2クロ
    ック信号(TS2)の送信時間によるものである、発生
    手段とを備えており、 前記送信手段は、(第1の)時間差値(DIF1)に関
    する情報の項目を、少なくとも1つの第2モジュール
    (MOD2)へ送信するように構成されている、第2ク
    ロック発生器(GEN2)を有する少なくとも1つの第
    2モジュールと同期するための第1クロック発生器(G
    EN1)を有する(第1)モジュールのためのマスタプ
    ログラムモジュール。
  10. 【請求項10】 少なくとも1つの第1モジュールと同
    期するためのクロック発生器(CPU3)を有する(第
    2)モジュールのためのスレーブプログラムモジュール
    であって、第2モジュールの制御手段(CPU3)によ
    って動作可能なプログラムコードを含んでおり、さら
    に、 第1モジュールによって送信された第1クロック信号を
    受信するための受信手段と、 第1クロック信号(TS1)に基づいて、クロック発生
    器(CPU3)を同期させるための同期手段と、 第1クロック信号(TS1)と同期している第2クロッ
    ク信号(TS3)を、第1モジュール(MOD1)へ送
    信するための送信手段とを備えており、 前記受信手段は、第1モジュールによって送信された第
    1クロック信号(TS1)および第2クロック信号(T
    S3)から形成される(第1の)時間差値(DIF1)
    に関する情報の項目を受信するように構成されており、
    時間差値は、実質的に、第1モジュール(MOD1)と
    少なくとも1つの第2モジュール(MOD3)との間
    の、第1クロック信号(TS1)および少なくとも1つ
    の第2クロック信号(TS3)の送信時間によるもので
    あり、前記同期手段は、(第1の)時間差値(DIF
    1)に関する情報に基づいてクロック発生器(CPU
    3)を調整するように構成されている、少なくとも1つ
    の第1モジュールと同期するためのクロック発生器(C
    PU3)を有する(第2)モジュールのためのスレーブ
    プログラムモジュール。
  11. 【請求項11】 それぞれクロック発生器(GEN1、
    GEN2)を有する少なくとも1つの第1モジュールと
    少なくとも1つの第2モジュールと(MOD1、MOD
    2)を含んでいるデバイス、特に通信デバイスであっ
    て、前記少なくとも1つの第1モジュール(MOD1)
    は、請求項7に記載のモジュールとして構成されてお
    り、前記少なくとも1つの第2モジュール(MOD2)
    は、請求項8に記載のモジュールとして構成されている
    デバイス。
  12. 【請求項12】 請求項9によるマスタプログラムモジ
    ュールおよび/または請求項10によるスレーブプログ
    ラムモジュールが格納されているメモリ手段、特にコン
    ピュータ可読ディスケット。
JP2001073308A 2000-03-20 2001-03-15 同期のための方法、モジュール、およびプログラムモジュール Withdrawn JP2001326626A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10013313.4 2000-03-20
DE10013313A DE10013313A1 (de) 2000-03-20 2000-03-20 Verfahren, Module und Programm-Module zur Synchronisierung

Publications (1)

Publication Number Publication Date
JP2001326626A true JP2001326626A (ja) 2001-11-22

Family

ID=7635306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001073308A Withdrawn JP2001326626A (ja) 2000-03-20 2001-03-15 同期のための方法、モジュール、およびプログラムモジュール

Country Status (5)

Country Link
US (1) US6836851B2 (ja)
EP (1) EP1172954B1 (ja)
JP (1) JP2001326626A (ja)
AT (1) ATE304758T1 (ja)
DE (2) DE10013313A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701424B2 (en) 2003-03-19 2010-04-20 Seiko Epson Corporation Display panel having a substratum and a plurality of scan lines formed on the substratum, a display device, and electronic device thereof
WO2014098050A1 (ja) * 2012-12-17 2014-06-26 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110213648A1 (en) * 1999-05-12 2011-09-01 Ewinwin, Inc. e-COMMERCE VOLUME PRICING
WO2003017545A1 (en) * 2001-08-21 2003-02-27 Broadcom Corporation System, method, and computer program product for ethernet-passive optical networks
US7221686B1 (en) * 2001-11-30 2007-05-22 Meshnetworks, Inc. System and method for computing the signal propagation time and the clock correction for mobile stations in a wireless network
US8108559B2 (en) * 2003-07-11 2012-01-31 Computer Associates Think, Inc. Standardizing clocks in a networked computing environment
US7301971B2 (en) * 2003-08-11 2007-11-27 Eastman Kodak Company Method and apparatus for continuous synchronization of a plurality of asynchronous data sources
US7227858B1 (en) 2005-04-07 2007-06-05 The United States Of America As Represented By The National Security Agency Method of synchronization without broadcasting synchronization signal
US8724615B1 (en) * 2005-10-11 2014-05-13 Atmel Corporation Method and apparatus for generation of a system master timebase of a computing device using indirect signalling of timing information
US7467316B2 (en) * 2005-12-19 2008-12-16 Agilent Technologies, Inc. System for clock synchronization for modules in an analytical device
US7478256B2 (en) * 2006-01-24 2009-01-13 National Instruments Corporation Coordinating data synchronous triggers on multiple devices
US7912073B2 (en) 2006-10-20 2011-03-22 Agilent Technologies, Inc. Synchronizing multiple data converters
US8467417B2 (en) 2007-05-03 2013-06-18 Rockstar Consortium Us Lp Method and system for synchronization between network elements
CN101958786B (zh) * 2009-07-16 2014-01-01 中兴通讯股份有限公司 一种产生定时信号的方法和装置
SG11201900499SA (en) * 2016-07-29 2019-02-27 Razer Asia Pacific Pte Ltd Interface devices, methods for controlling an interface device, and computer-readable media
CN116506096B (zh) * 2023-06-26 2023-10-20 北京象帝先计算技术有限公司 时钟同步方法、系统、组件、设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566180A (en) * 1994-12-21 1996-10-15 Hewlett-Packard Company Method for recognizing events and synchronizing clocks
US6014376A (en) * 1996-09-18 2000-01-11 Motorola, Inc. Method for over-the-air synchronization adjustment in a communication system
US6373834B1 (en) * 1997-12-19 2002-04-16 Telefonaktiebolaget Lm Ericsson Synchronization for cellular telecommunications network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701424B2 (en) 2003-03-19 2010-04-20 Seiko Epson Corporation Display panel having a substratum and a plurality of scan lines formed on the substratum, a display device, and electronic device thereof
WO2014098050A1 (ja) * 2012-12-17 2014-06-26 ピーエスフォー ルクスコ エスエイアールエル 半導体装置

Also Published As

Publication number Publication date
US6836851B2 (en) 2004-12-28
EP1172954A2 (de) 2002-01-16
DE10013313A1 (de) 2001-09-27
EP1172954B1 (de) 2005-09-14
DE50107403D1 (de) 2005-10-20
ATE304758T1 (de) 2005-09-15
EP1172954A3 (de) 2004-11-03
US20020007465A1 (en) 2002-01-17

Similar Documents

Publication Publication Date Title
JP2001326626A (ja) 同期のための方法、モジュール、およびプログラムモジュール
US7549072B2 (en) Method and device for synchronizing the global time of a plurality of buses and a corresponding bus system
JP5050057B2 (ja) タイムトリガ型ネットワーク、及びこのネットワーク内のクラスタのクロック同期方法
JP2006127514A (ja) 低ジッタ同期によるモジュラー方式数値制御装置
JP2007529163A (ja) ネットワーク・ノード
JP2007101306A (ja) Plc用時刻同期装置
US6157217A (en) Method of synchronizing computing units connected to one another via a bus system
JP3538374B2 (ja) 時刻供給システム及び時刻供給装置
US6353622B1 (en) Process for maintaining the microsynchronous operation of double information-processing units
JP2008252824A (ja) ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置
JP2002077423A (ja) インターホンシステムのマスタ/スレーブ動作切換装置
JP2821091B2 (ja) 遠方監視制御装置および時刻同期装置
JP2538682B2 (ja) 基準クロック源自動切替え方式
KR100255381B1 (ko) 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법
JPH09298506A (ja) 無線基地局装置及び無線基地局間の同期方法
KR20010053924A (ko) 이중화시스템에서의 동기신호생성장치
KR19980037327A (ko) 이중화된 타이밍 동기시스템의 타이밍 공급회로
US7180935B2 (en) System and method for compensating for delay time fluctuations
JP2002245021A (ja) 通信で指令する場合の同期方法
JPS5923502B2 (ja) ル−プ伝送システム
JPH0715419A (ja) 機器の制御装置
JP2002033721A (ja) 従属同期方法およびディジタル回線終端装置
JPS63185246A (ja) 通信再送方式
JPH07303099A (ja) クロック冗長系切替時の送信伝送フレーム補正方式
JP2001268626A (ja) 無線基地局及びこれに接続される無線移動局、及びこれらを使用する無線通信システム及び無線通信方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603