KR100255381B1 - 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법 - Google Patents

디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법 Download PDF

Info

Publication number
KR100255381B1
KR100255381B1 KR1019970001916A KR19970001916A KR100255381B1 KR 100255381 B1 KR100255381 B1 KR 100255381B1 KR 1019970001916 A KR1019970001916 A KR 1019970001916A KR 19970001916 A KR19970001916 A KR 19970001916A KR 100255381 B1 KR100255381 B1 KR 100255381B1
Authority
KR
South Korea
Prior art keywords
signal
received
system clock
sec
regenerated
Prior art date
Application number
KR1019970001916A
Other languages
English (en)
Other versions
KR19980066408A (ko
Inventor
김성은
이현표
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970001916A priority Critical patent/KR100255381B1/ko
Publication of KR19980066408A publication Critical patent/KR19980066408A/ko
Application granted granted Critical
Publication of KR100255381B1 publication Critical patent/KR100255381B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:
디지탈 셀룰라 시스템에서 사용되는 기준클럭 공급
나. 발명이 해결하려고 하는 기술적 과제:
디지탈 셀룰라 시스템에서 기준클럭으로 사용되는 2초신호 및 시스템 클럭의 안정된 공급을 위한 장치 및 방법을 제공한다.
다. 그 발명의 해결방법의 요지:
본 발명은 2초신호가 내부에서 발생된 것을 공급되므로 외부에서 공급되는 2초 신호에 문제가 발생하더라도 정상적인 것을 공급할 수 있게되어 시스템이 보다 안정적으로 동작하게 한다.
라. 발명의 중요한 용도:
CDMA시스템에서 기준시간으로 사용하는 2초신호 공급

Description

디지탈 셀룰라 시스템에서 사용되는 기준클럭 공급장치 및 방법 {SUPPLY TO STABILITIED REFERENCE CLOCK}
본 발명은 디지탈 셀룰라 시스템에 관한 것으로, 특히 디지탈 셀룰라 시스템에서 기준클럭으로 사용되는 2초신호 및 시스템 클럭의 안정된 공급을 위한 장치 및 방법에 관한 것이다.
CDMA(Code Division Multiple Access)와 같은 디지탈 셀룰라 시스템에서 기준으로 사용되는 시간은 2초마다 발생하는 2초신호 EVEN_SEC이다. 디지탈 셀룰사 시스템은 도 1에 도시된 바와 같이 중간공급원 4가 메인공급원 2로부터 2초신호 EVEN_SEC와 시스템클럭 SYS_CLK를 받아 내부에 있는 클럭송신 구동부 6에서 재동기시킨 후 내부 회로 및 최종수신단 8로 공급하도록 하고 있다.
그러나 이러한 종래의 기술은 그러나 2초신호 EVEN_SEC가 중간 경로의 오류(예를 들면, 수신 또는 송신구동부의 불량이나 잡음 등)로 인하여 정상적으로 공급되지 않고 잘못된 펄스가 입력되면 중간 공급원에서는 아무런 조치도 없이 내부 회로 및 최종 수신단으로 공급하게된다. 또한 메인 공급원으로부터 2초신호 EVEN_SEC와 시스템클럭 SYS_CLK를 수신하는 수신구동부가 동작 중 불량이 생기면 중간 공급원 4에서는 조치할 방법이 없다. 그에 따라 최종 수신단 8에서는 아무 입력도 받지 못하게 되므로, 이를 해결하기 위해 중간 공급원 4를 교체하는 방법밖에는 없었다. 따라서 2초신호 EVEN_SEC나 시스템클럭 SYS_CLK이 중간에서 빠지는 경우에도 문제를 야기시켜 시스템의 신뢰성이 없게 한다.
따라서 본 발명의 목적은 디지탈 셀룰라 시스템에서 사용되는 2초신호나 시스템클럭의 중도 없어짐이나 오류 등을 해소하여 시스템 신뢰성을 높이는 기준클럭 공급장치 및 방법을 제공하는데 있다.
상기한 목적에 따라, 본 발명은, 메인공급원으로부터 디지탈 셀룰라 시스템의 기준클럭으로 사용되는 2초신호와 시스템클럭을 받아 내부 회로 및 다수의 최종수신단들로 공급하는 중간공급원에서 상기 2초신호 및 시스템 클럭의 안정된 공급을 위한 장치에 있어서, 수신되는 상기 시스템클럭을 위상동기제어를 수행하여 안정화된 시스템클럭을 출력하는 위상동기제어부와, 소정 제어에 의거하여 상기 안정화된 시스템클럭을 분주하여 재발생된 2초신호를 생성하고 상기 내부회로 및 다수의 최종 수신단들로 공급하는 2초신호 발생부와, 상기 수신된 2초신호 및 상기 재발생된 2초신호를 비교하여 상기 수신된 2초신호의 상태를 검사하고 상기 수신된 2초신호의 정상 및 이상상태에 의거하여 상기 2초신호 발생부를 선택적 재동기 제어하며, 이상상태 발생시 상위블럭으로 보고하는 2초신호 검사부로 구성함을 특징으로 한다.
도 1은 디지탈 셀룰라 시스템에서 사용되는 기준클럭인 2초신호 및 시스템클럭을 공급하는 종래의 블록 구성도
도 2는 디지탈 셀룰라 시스템에서 사용되는 기준클럭인 2초신호 및 시스템클럭을 공급하는 본 발명의 실시예에 따른 블록 구성도
도 3은 도 2의 PLL 10, 2초신호생성 및 검사부 12의 구체 블록 구성도
도 4는 수신된 2초신호 EVEN_SEC, 재발생된 2초신호 XEVEN_SEC, 및 안정화된 시스템 클럭 XSYS_CLK의 파형도
도 5는 본 발명의 실시예에 따른 제어부의 동작제어 흐름도
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 2는 디지탈 셀룰라 시스템에서 사용되는 기준클럭인 2초신호 및 시스템클럭을 공급하는 본 발명의 실시 예에 따른 블록 구성도이다. 도 2를 참조하여 본 발명을 설명하면, 시스템 클럭 SYS_CLK를 중간 공급원 4의 PLL(Phase Locked Loop) 10을 거쳐 안정화시켜서 최종 수신단 8로 공급한다. 그리고 중간공급원 4의 2초신호 생성 및 검사부 12에서는 상기 PLL 10을 통해 안정화된 시스템클럭 XSYS_CLK를 분주하여 재발생된 2초신호 XEVEN_CLK를 생성하여 내부회로 및 최종수신단 8로 공급하고 또한 상기 재발생된 2초신호 XEVEN_SEC를 이용하여 상기 수신되는 2초신호 EVEN_SEC의 미공급 및 잡음으로 인한 오류를 검사하여 상위블럭으로 보고한다.
도 2에서 메인공급원 2에서 수신되는 2초신호 EVEN_SEC 및 시스템 클럭 SYS_CLK는 수신구동부 6-1을 통해 수신되고, 다수의 최종수신단들 8로 공급되는 재발생된 2초신호 XEVEN_SEC 및 안정화된 시스템클럭 XSYS_CLK는 송신구동부 6-2를 통해 송신된다.
도 3은 도 2의 PLL 10, 2초신호생성 및 검사부 12의 구체 블록 구성도로서, 도 2의 2초신호 생성 및 검사부 12는 재동기부 20, 2초신호 발생부 22, 비교부 24, 및 제어부 26으로 구성된다. 이들 구성중 재동기부 20, 비교부 24 및 제어부 26은 2초신호 검사부에 해당된다. 상기 2초신호 발생부 22는 제어부 26에 의해서 제어되며, PLL 10에서 출력되는 안정화된 시스템클럭 XSYS_CLK를 분주하여 재발생된 2초신호 XEVEN_SEC를 생성하여 상기 내부회로 및 다수의 최종수신단들 8로 공급한다. 재동기부 20은 상기 안정화된 시스템클럭 XSYS_CLK에 의거하여 상기 수신되는 2초신호 EVEN_SEC를 재동기시켜 출력한다. 비교부 24는 안정화된 시스템클럭 XSYS_CLK에 응답하여 재동기부 20에서 재동기된 2초신호와 2초신호발생부 22에서 재발생된 2초신호 XEVEN_SEC를 비교하여 두 신호의 일치유무를 출력한다. 그리고 제어부 26은 상기 비교부 24에서의 두 신호의 비일치 출력시 재동기부 20에서 재동기된 2초신호를 참조하여 수신되는 2초신호 EVEN_SEC의 미공급 또는 오류로 판단하여 상위블럭으로 상태보고한다. 또한 상기 2초신호 EVEN_SEC가 미공급(즉 미수신)되는 것으로 판단하면 내부에서 발생된 2초신호를 재발생된 2초신호 XEVEN_SEC로서 공급하도록 제어하고, 상기 수신된 2초신호 EVEN_SEC가 오류(비정상상태)이면 상기 2초 신호 EVEN_SEC를 무시하고 내부에서 발생된 2초신호를 2초신호 XEVEN_SEC로 공급하도록 제어한다. 한편 상기 제어부 26은 상기 비교부 24에서의 두 신호의 일치 출력시 즉, 수신되는 2초신호 EVEN_SEC가 정상적일 때 2초신호 발생부 22를 상기 2초신호 EVEN_SEC에 의거해 재동기시키고, 그에 따라 발생된 2초신호를 재발생된 2초신호 XEVEN_SEC로서 공급하도록 제어한다. 상기 2초신호 EVEN_SEC가 정상적으로 수신될 때의 제어동작은 상기 2초신호 EVEN_SEC가 미수신 및 오류일 때에도 2초신호 발생부 22의 내부에서 2초신호를 발생시킬 수 있도록 해준다.
도 4는 도 3의 구성 블록들 중에서 수신되는 2초신호 EVEN_SEC, 재발생된 2초신호 XEVEN_SEC, 및 안정화된 시스템 클럭 XSYS_CLK의 파형을 보여주는 도면으로서, 수신되는 2초신호가 이상상태 즉, 미수신 또는 비정상상태가 될 때 재발생된 2초신호 XEVEN_SEC를 생성시키는 것을 보다 쉽게 설명하기 위해 제공된 것이다.
지금 도 2 및 도 3의 블록 구성과, 도 4의 파형도를 참조하여 본 발명의 실시 예에 따른 동작을 설명한다.
메인 공급원 2로부터 전송되는 2초신호 EVEN_SEC 및 시스템 클럭 SYS_CLK는 수신구동부 6-1을 통해 수신된다. 수신된 시스템 클럭 SYS_CLK는 PLL 10을 거치면서 위상동기 제어되어 도 4에 도시된 바와 같은 안정화된 시스템클럭 XSYS_CLK로 출력된다. 상기 안정화된 시스템클럭 XSYS_CLK는 도 2의 2초신호 생성 및 검사부 12에 속하는 재동기부 20, 비교부 24, 및 제어부 26의 클럭원으로 제공되고, 2초신호 발생부 22에도 인가된다. 또한 상기 안정화된 시스템클럭 XSYS_CLK는 송신구동부 6-2를 통해 다수의 최종 수신단들 8로 전송된다.
PLL 10에서 출력되는 안정화된 시스템클럭 XSYS_CLK를 받은 2초신호 발생부 22는 제어부 26의 제어하에 상기 안정화된 시스템클럭 XSYS_CLK를 소정 분주하여 도 4에 도시된 바와 같은 재발생된 2초신호 XEVEN_SEC를 발생한다. 상기 재발생된 2초신호 XEVEN_SEC는 비교부 24의 B입력단에 인가되고, 또한 내부회로에 바로 공급되며 도 2에 도시된 송신구동부 6-2를 통해 최종 수신단 8로 전송되어 공급된다.
한편, 도 2의 수신구동부 6-1을 통해 수신되는 2초신호 EVEN_SEC는 재동기부 20에 인가된다. 그에 따라 재동기부 20은 PLL 10에서 제공하는 안정화된 시스템클럭 XSYS_CLK에 응답하여 상기 수신되는 2초신호 EVEN_SEC를 재동기시켜 비교부 24의 A입력단으로 인가한다. 그러면 비교부 24에서는 안정화된 시스템클럭 XSYS_CLK에 응답하여 재동기부 20에서 재동기된 2초신호와 2초신호발생부 22에서 재발생된 2초신호 XEVEN_SEC를 비교하여 두 신호의 일치유무를 제어부 26으로 출력하게 된다.
상기 제어부 26은 도 5에 도시된 바와 같은 제어 동작을 수행한다. 비교부 24에서의 두 신호의 비일치 출력시에는 재동기부 20에서 재동기된 2초신호를 참조하여 수신되는 2초신호 EVEN_SEC의 미공급 및 오류를 판단하며, 2초신호 발생부 22를 제어하고 상위블럭으로 상태보고한다.
도 5를 참조하여 제어부 26의 동작을 더욱 상세히 설명한다. 제어부 26은 도 5의 100단계와 같이 비교부 24의 출력을 체크하다가, 102단계와 같이 비교부 24에서 출력되는 결과값이 수신되는 2초신호 EVEN_SEC(재동기부 20에서 재동기된 2초신호와 동일한 의미임)와 재발생된 2초신호 XEVEN_SEC가 일치하지 않으면 104단계로 진행한다. 104단계에서는 재동기부 20에서 재동기된 2초신호를 참조하여 수신되는 2초신호 EVEN_SEC가 도 4에 도시한 바와 같은 비수신상태인가를 판단한다. 도 4에서 보여주는 바와 같이 2초신호 EVEN_SEC의 비수신상태는 예컨대, "로우"상태 펄스가 있어야 되는 타이밍인데도 그 타이밍에서 "로우"상태의 펄스가 없을 경우를 의미한다. 만약 비수신상태이면 제어부 26은 106단계로 진행하여 2초신호발생부 22의 2초신호 XEVEN_SEC가 공급되게 제어하고, 108단계로 진행하여 수신되는 2초신호 EVEN_SEC의 비수신상태를 상위블럭으로 보고한다. 한편 비교부 24의 두 신호결과값이 서로 일치하지 않은 상태에서 2초신호 EVEN_SEC의 비수신상태도 아니면 제어부 26은 110단계로 진행하여 수신되는 2초신호가 도 4에 도시된 바와 같은 비정상상태인가를 체크한다. 도 4에서 보여주는 바와 같이 상기 비정상상태는 예컨대, "로우"상태 펄스가 없어도 되는 타이밍인데도 그 타이밍에서 "로우"상태의 펄스가 있을 경우를 의미한다. 만약 비정상상태이면 제어부 26은 112단계로 진행하여 수신되는 2초신호 EVEN_SEC를 무시하고 2초신호발생부 22의 재발생 2초신호 XEVEN_SEC가 공급되게 제어한다. 그후 114단계로 진행하여 수신되는 2초신호 EVEN_SEC의 비정상상태를 상위블럭으로 보고한다.
수신되는 2초신호 EVEN_SEC의 비수신상태 또는 비정상상태 이후 제어부 116은 116단계와 같이 일정시간동안 수신되는 2초신호 EVEN_SEC가 계속 비수신상태 또는 비정상상태인가를 체크하는데, 만약 계속되는 비수신상태 또는 비정상상태인가 미리 설정한 횟수 N회 이상 검출되면 118단계로 진행하여 시스템을 초기화시켜 다시 동작을 하게 한다. 제어부 26은 시스템 초기화시 재발생된 2초신호 XEVEN_SEC를 정상적으로 수신되었을 때의 기존 2초신호를 이용해서 재발생된 2초신호 XEVEN_SEC를 제공토록 2초신호 발생부 22를 제어한다.
또한 제어부 26은 도 5의 102단계의 판단에서 비교부 24에서 EVEN_SEC와 XEVEN_SEC가 일치할 경우 즉, 수신되는 2초신호 EVEN_SEC가 정상적으로 수신될 때에는 120단계로 진행하여 수신된 2초신호 EVEN_SEC에 의거해 2초신호 발생부 22를 재동기시키고, 그에 따라 발생된 2초신호를 재발생 2초신호 XEVEN_SEC로 공급하도록 제어한다.
상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구의 범위와 특허청구의 범위의 균등한 것에 의해 정해 져야 한다.
상술한 바와 같이 본 발명은 외부에서 공급되는 2초 신호에 문제가 발생하더라도 중간공급원의 내부에서 2초신호를 생성 및 공급시킬 수 있으므로 다수의 최종수신단들에게 정상적인 2초신호를 제공할 수 있게 되고, 그에 따라 시스템이 보다 안정적으로 동작하게 한다. 또한 시스템 운용중 2초신호가 들어오지 않는 경우 및 잡음으로 인한 2초신호의 오류 등을 제거함으로써 시스템에 치명적인 손상을 주었던 부분들을 해결하여 시스템 신뢰성을 향상시킨다.

Claims (4)

  1. 메인공급원으로부터 디지탈 셀룰라 시스템의 기준클럭으로 사용되는 2초신호와 시스템클럭을 받아 내부 회로 및 다수의 최종수신단들로 공급하는 중간공급원에서 상기 2초신호 및 시스템 클럭의 안정된 공급을 위한 장치에 있어서,
    수신되는 상기 시스템클럭을 위상동기제어를 수행하여 안정화된 시스템클럭을 출력하는 위상동기제어부와,
    소정 제어에 의거하여 상기 안정화된 시스템클럭을 분주하여 재발생된 2초신호를 생성하고 상기 내부회로 및 다수의 최종 수신단들로 공급하는 2초신호 발생부와,
    상기 수신된 2초신호 및 상기 재발생된 2초신호를 비교하여 상기 수신된 2초신호의 상태를 검사하고 상기 수신된 2초신호의 정상 및 이상상태에 의거하여 상기 2초신호 발생부를 선택적 재동기 제어하며, 이상상태 발생시 상위블럭으로 보고하는 2초신호 검사부로 구성함을 특징으로 하는 기준클럭 공급장치.
  2. 제1항에 있어서, 상기 2초신호 검사부는
    상기 안정화된 시스템클럭에 의거하여 상기 수신되는 2초신호를 재동기시키는 재동기부와,
    상기 재동기부에서 재동기된 2초신호를 상기 재발생된 2초신호와 비교하여 신호의 일치유무를 출력하는 비교부와,
    상기 비교부에서의 비일치 출력시 상기 재동기된 2초신호를 참조하여 상기 수신되는 2초신호의 미공급 및 오류를 판단하여 상위블럭으로 상태보고하고 내부에서 발생된 2초신호를 상기 재발생된 2초신호로 제공토록 상기 2초신호발생부를 제어하고, 상기 비교에서의 일치출력시 상기 재동기된 2초신호에 의거해 상기 2초신호 발생부를 재동기시켜 상기 재발생된 2초신호로 제공토록 상기 2초신호 발생부를 제어하는 제어부로 구성함을 특징으로 하는 기준클럭 공급장치.
  3. 메인공급원으로부터 디지탈 셀룰라 시스템의 기준클럭으로 사용되는 2초신호와 시스템클럭을 받아 내부 회로 및 다수의 최종수신단들로 공급하는 중간공급원에서 상기 2초신호 및 시스템 클럭의 안정된 공급을 위한 방법에 있어서,
    수신되는 상기 시스템클럭을 위상동기제어를 수행하여 안정화된 시스템클럭을 출력하는 과정과,
    소정 제어에 의거하여 상기 안정화된 시스템클럭을 분주하여 재발생된 2초신호를 생성하고 상기 내부회로 및 다수의 최종 수신단들로 공급하는 과정과,
    상기 수신된 2초신호 및 상기 재발생된 2초신호를 비교하여 상기 수신된 2초신호의 상태를 검사하고 상기 수신된 2초신호의 정상 및 이상상태에 의거하여 상기 수신된 2초신호에 선택적 재동기시켜 상기 재발생된 2초신호가 제공되게 제어하고, 상기 수신된 2초신호가 이상상태 발생시 상위블럭으로 보고하는 과정으로 이루어짐을 특징으로 하는 기준클럭 공급방법.
  4. 제3항에 있어서, 상기 수신되는 2초신호의 이상상태가 미리 설정한 횟수 이상 검출되면 시스템을 초기화시켜 다시 동작하게 하는 과정을 더 가짐을 특징으로 하는 기준클럭 공급방법.
KR1019970001916A 1997-01-23 1997-01-23 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법 KR100255381B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970001916A KR100255381B1 (ko) 1997-01-23 1997-01-23 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001916A KR100255381B1 (ko) 1997-01-23 1997-01-23 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법

Publications (2)

Publication Number Publication Date
KR19980066408A KR19980066408A (ko) 1998-10-15
KR100255381B1 true KR100255381B1 (ko) 2000-05-01

Family

ID=19495381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001916A KR100255381B1 (ko) 1997-01-23 1997-01-23 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법

Country Status (1)

Country Link
KR (1) KR100255381B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967197B1 (ko) * 2003-05-13 2010-07-05 주식회사 현대시스콤 시스템간 망동기를 위한 클록 전송장치

Also Published As

Publication number Publication date
KR19980066408A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5146585A (en) Synchronized fault tolerant clocks for multiprocessor systems
US5467464A (en) Adaptive clock skew and duty cycle compensation for a serial data bus
KR19990063894A (ko) 여유도를 가지는 클럭 분산망의 운영과 관리
US4860289A (en) Reset circuit for electrically isolated circuits communicating via uart
US20020007465A1 (en) Method, modules and program modules for synchronization
KR970011839B1 (ko) 근거리통신망의 데이타충돌 검출회로
KR100255381B1 (ko) 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법
JPH11512898A (ja) クロック選択器システム
KR100237545B1 (ko) 시디엠에이 시스템의 이중화 시간/주파수 발생장치
US6353622B1 (en) Process for maintaining the microsynchronous operation of double information-processing units
US6157217A (en) Method of synchronizing computing units connected to one another via a bus system
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
US6148009A (en) Timing signal supplying device of doubled timing synchronous system
KR960003410B1 (ko) 3개의 실질적으로 동일한 데이터 처리유닛의 병열동기동작용 시동신호의 발생방법 및 장치
KR100393482B1 (ko) 여자 시스템내 이중화 제어기용 핫 백업 장치
KR100360711B1 (ko) 시각 동기 신호와 동기 클럭 다중화/역다중화 장치
JP2747994B2 (ja) 疑似ランダム信号同期回路
KR200205011Y1 (ko) 에스에스엠 비트 지원회로
KR100455340B1 (ko) 동기신호 발생장치
KR930008727B1 (ko) 입력 클럭 선택 제어방법
JPH09298530A (ja) 現用予備方式用送信フレームタイミング同期回路
JP2000138986A (ja) クロック同期装置
KR100273045B1 (ko) 클록 발생기의 외부 동기원 접속장치
KR100333258B1 (ko) 이중화 시간/주파수 발생장치의 주파수 제어방법
KR100343929B1 (ko) 기준 클럭 감시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110128

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee