KR100333258B1 - 이중화 시간/주파수 발생장치의 주파수 제어방법 - Google Patents

이중화 시간/주파수 발생장치의 주파수 제어방법 Download PDF

Info

Publication number
KR100333258B1
KR100333258B1 KR1019970081921A KR19970081921A KR100333258B1 KR 100333258 B1 KR100333258 B1 KR 100333258B1 KR 1019970081921 A KR1019970081921 A KR 1019970081921A KR 19970081921 A KR19970081921 A KR 19970081921A KR 100333258 B1 KR100333258 B1 KR 100333258B1
Authority
KR
South Korea
Prior art keywords
frequency
time
difference
clocks
difference value
Prior art date
Application number
KR1019970081921A
Other languages
English (en)
Other versions
KR19990061642A (ko
Inventor
박성익
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019970081921A priority Critical patent/KR100333258B1/ko
Publication of KR19990061642A publication Critical patent/KR19990061642A/ko
Application granted granted Critical
Publication of KR100333258B1 publication Critical patent/KR100333258B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 시분할 방법을 사용하여 주파수 제어를 위한 데이터를 많이 획득하고 최소자승법을 이용하여 두 주파수 클럭간의 차이 값을 추정하여 그 차이 값을 최대한 줄일 수 있도록 한 이중화 시간/주파수 발생 장치의 주파수 제어방법에 관한 것으로서, 이러한 본 발명은 이중화된 시간/주파수 발생장치에서 각각 발생되는 주파수 클럭간의 차이 값을 획득하기 위해 타이머를 설정하고, 타이머의 인터럽트 발생 유무를 검출하는 단계와; 타이머의 인터럽트 발생시마다 주파수 클록의 차이 값을 획득하고 그 차이 값을 추정하는 단계와; 두 주파수 클록의 차이 값이 제어 범위 내에 존재하는지를 확인하는 단계와; 두 주파수 클록간의 차이 값이 제어범위내를 벗어나는 경우에만 가변지연장치를 제어하여 두 주파수 클록을 동기화시키는 단계를 순차 실행시켜, 두 주파수 클럭을 동기화 시키게 되는 것이다.

Description

이중화 시간/주파수 발생장치의 주파수 제어방법
본 발명은 이중화 시간/주파수 발생 장치에 관한 것으로, 특히 시분할 방법을 사용하여 주파수 제어를 위한 데이터를 많이 획득하고 최소자승법을 이용하여 두 주파수 클록간의 차이 값을 추정하여 그 차이 값을 최대한 줄일 수 있도록 한 이중화 시간/주파수 발생 장치의 주파수 제어방법에 관한 것이다.
일반적으로, CDMA 이동통신 시스템에 적용되는 시간/주파수 발생장치는 시간/주파수 공급장치 2대로부터 발생되는 10MHz 2개를 정확하게(1.7Nano 이내로) 동기 되도록 제어하는 장치이며, 이러한 시간/주파수 발생장치는 한 개의 시간/주파수 공급장치의 10MHz에 이상이 발생해도 다른 하나의 시간/주파수 공급장치의 10MHz를 사용하여 이중화장치의 최종 출력에는 아무런 이상이 없도록 이중화로 구현된다.
이를 실현하기 위해서는 이중화 시간/주파수 공급장치로부터 발생되는 2개의 10MHz 차이 값을 정확히 판단하여 그 차이 값만큼을 정확히 제어해야만 정확하게 동기가 된다.
기존의 이중화 시간/주파수 발생장치는, 2개의 10MHz 차이 값을 알기 위해 50MHz의 클록을 사용한 비교기를 사용하는데, 이 비교기의 분해능은 20Nano이다.
즉, 10MHz를 1000만 분주하여 1PPS를 만들고 이것을 50MHz 클록으로 카운트하여 위상 비교 값을 읽어들인다.
따라서 10MHz의 주기가 100Nano인데 1 - 20Nano의 차이가 나도 20Nano라고 판단을 하며, 21 - 40Nano차이가 나도 40Nano라고 판단을 하게 된다.
즉, 실제는 5Nano차이가 나도 비교기에서는 20Nano가 차이가 난다고 인식을 하고, 실제는 22Nano가 차이가 나도 비교기에서는 40Nano가 차이가 난다고 인식할 수 있다는 것이다.
여기서 비교기에 사용하는 클록의 주파수가 더 높은 것을 사용하면 분해능은 좋아지나, 주파수가 높아지면 가격도 비싸고, 회로 구성이 복잡해지는 등 단점이 더 많다.
한편, 종래에는 상기와 같이 2개의 주파수 클럭간에 발생되는 차이값을 1초에 한 번씩 획득하여 그 두 값을 평균해서 주파수 클록을 제어하게 되는데,
이럴 경우 차이 값의 부정확한 추정(실제 차이가 나는 것과 계산상 차이의 많은 차이)으로 두 주파수 클록의 동기 제어에 실패할 소지가 많다는 단점이 있었다.
여기서 상기와 같은 두 주파수 클록의 동기 제어의 실패를 방지하기 위해서 차이 값 자료를 많이 획득하여 제어를 하면 정확한 제어는 될 수 있으나, 차이 값 자료를 많이 획득하기 전에 두 10MHz의 차이가 1.75Nano 이상의 차이가 날 소지가 많다. 즉, 가변지연장치를 제어해야할 시간을 놓칠 위험이 있다.
이에 본 발명은 상기와 같은 종래 이중화 시간/주파수 발생장치의 주파수 클록 제어시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로,
본 발명은 시분할 방법을 사용하여 주파수 제어를 위한 데이터를 많이 획득하고 최소자승법을 이용하여 두 주파수 클럭간의 차이 값을 추정하여 그 차이 값을 최대한 줄일 수 있도록 한 이중화 시간/주파수 발생 장치의 주파수 제어방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 방법은,
시간 클록과 주파수 클록을 발생하는 이중화 시간/주파수 발생장치에 있어서,
이중화된 시간/주파수 발생장치에서 각각 발생되는 주파수 클럭간의 차이 값을 획득하기 위해 타이머를 설정하고, 상기 타이머의 인터럽트 발생 유무를 검출하는 단계와;
상기 타이머의 인터럽트 발생시마다 주파수 클록의 차이 값을 획득하고 그 차이 값을 추정하는 단계와;
상기 두 주파수 클록의 차이 값이 제어 범위 내에 존재하는지를 확인하는 단계와;
상기 두 주파수 클록간의 차이 값이 제어범위내를 벗어나는 경우에만 가변지연장치를 제어하여 두 주파수 클록을 동기화 시키는 단계로 이루어짐을 특징으로 한다.
상기에서, 타이머는 5msec마다 인터럽트를 발생하는 5msec타이머인 것을 특징으로 한다.
또한, 상기 차이 값 추정은 최소 자승법(또는 "최소 제곱법")으로 추정하는 것을 특징으로 한다.
도 1 은 본 발명이 적용되는 시디엠에이(CDMA) 시스템의 이중화 시간/주파수 발생 장치 구성도,
도 2 는 도 1의 주파수 클록 이중화부 상세 구성도,
도 3 은 본 발명에 의한 이중화 시간/주파수 발생 장치의 주파수 제어방법을 보인 제어 흐름도,
도 4 는 본 발명에서 가변지연장치를 적용하여 10MHz 주파수의 동기를 제어하는 일 예의 타이밍도,
도 5 는 본 발명에서 최소자승법을 설명하기 위한 그래프도.
<도면의 주요 부분에 대한 부호의 설명>
100:제1 시간/주파수 발생부
200:제2 시간/주파수 발생부
300:제1 시간/주파수 이중화부
400:제2 시간/주파수 이중화부
500:이중화 출력부
이하 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
첨부한 도면 도1은 본 발명이 적용되는 이중화 시간/주파수 발생장치의 블록 구성도 이다.
이에 도시된 바와 같이, 제1 1PPS 신호와 제1 10MHz 주파수 신호 및 제1 TOD 신호를 발생하는 제1 시간/주파수 발생부(100)와, 제2 1PPS 신호와 제2 10MHz 주파수 신호 및 제2 TOD 신호를 발생하는 제2 시간/주파수 발생부(200)와, 상기 제1 및 제2 시간/주파수 발생부(100-200)에서 각각 발생된 시간클럭(제1 및 제2 1PPS)과 주파수(제1 및 제2 10MHz) 및 시간 데이터(제1 및 제2 TOD)를 이중화하여 지연값 정보에 따라 동기 시키고 제2 시간/주파수 이중화부(400)의 동작상태를 감시하여 시간/주파수 신호의 출력을 제어하는 제1 시간/주파수 이중화부(300)와, 상기 제1 및 제2 시간/주파수 발생부(100-200)에서 각각 발생된 시간클럭(제1 및 제2 1PPS)과 주파수(제1 및 제2 10MHz) 및 시간 데이터(제1 및 제2 TOD)를 이중화하여 지연값 정보에 따라 동기 시키고 제1 시간/주파수 이중화부(300)의 동작상태를 감시하여 시간/주파수 신호의 출력을 제어하는 제2 시간/주파수 이중화부(400)와, 상기 제1 및 제2 시간/주파수 이중화부(300-400)에서 각각 발생된 신호를 재차 이중화하여 출력하는 이중화 출력부(500)로 구성된다.
상기에서, 시간/주파수 발생부는 루비듐 오실레이터를 내장하여 독립된 시간 발생장치를 갖고 있으며, 이를 GPS위성으로부터 수신되는 시간 정보와 계속 비교하여 내부의 시간 및 시간 길이를 교정함으로써 표준시간을 유지하는 시스템이다(여기서, GPS위성은 아주 정확한 세슘 및 루비듐 원자시계를 보유하여 그 어떤 방법보다도 정확한 시간 정보를 방송하는 시스템이다),
또한, 시간 데이터인 TOD(Time Of Day)는 시간, 주파수 발생장치에서 매 짝수 초마다 출력이 되는 시간 데이터로 Year, Day, Hour, Minute, Second등 시간에 관한 정보와 시간 주파수 발생장치의 상태정보를 포함하고 있다.
그리고, 1PPS(Pulse Per Second)는 10MHz를 1000만 분주해서 나오는 주파수 클럭이다.
아울러 상기 10MHz는 GPS에서 수신된 시간정보에 의해 조정되어진 루비듐의 10MHz의 출력이다.
또한, 이중화부는 시간 주파수 발생장치에서 나오는 출력인 1PPS와 10MHz의 TOD를 이중화하여 한 개의 시간 주파수 발생장치에 이상이 있을 경우에도 이중화장치에서는 정상적인 출력을 내기 위한 것이다.
상기에서, 하나의 이중화부는 시간클럭 이중화부와 주파수 클럭 이중화부를 구비하게 되며, 여기서 주파수 클럭 이중화부는 첨부한 도면 도2와 같다.
이에 도시된 바와 같이, 제1 시간/주파수 발생부(100)에서 발생된 제1 10MHz 주파수를 주파수 지연값 정보에 따라 지연시키는 제1 10MHz 가변지연부(321)와, 상기 제2 시간/주파수 발생부(200)에서 발생된 제2 10MHz 주파수를 주파수 지연값 정보에 따라 지연시키는 제2 10MHz 가변지연부(322)와, 상기 제1 및 제2 10MHz 가변지연부(321-322)에서 각각 출력되는 신호의 위상을 비교하는 위상비교부(323)와, 상기 제1 및 제2 10MHz 가변지연부(321-322)에서 출력된 주파수중 하나를 선택하여 출력해주는 스위치 절체부(324)로 구성된다.
이와 같이 구성된 본 발명이 적용되는 이중화 시간/주파수 발생장치를 참조하여 본 발명의 바람직한 실시예인 주파수 제어방법을 첨부한 도면 도3 내지 도5를 참조하여 설명하면 다음과 같다.
먼저, 제1 및 제2 시간/주파수 발생부(100-200)는 GPS위성으로부터 전송된 시간 및 주파수 클럭에 동기된 1PPS 신호와 10MHz 신호 및 TOD 신호를 각각 발생하게 된다.
그러면 제1 및 제2 시간/주파수 이중화부(300-400)는 상기 1PPS와 10MHz 및 TOD를 이용하여 제1 및 제2 시간/주파수 발생부(100-200)에서 각각 발생된 신호를 각각 이중화한 후 지연값 정보에 따라 동기 시켜 이중화 출력부(500)로 전달하게 된다. 이중화 출력부(500)는 제1 및 제2 시간/주파수 이중화부(300-400)를 통한 신호를 다시 이중화하여 출력하게 되는 것이다.
즉, 상기 제1 및 제2 시간/주파수 발생부(100-200)에서 각각 발생된 제1 및 제2 1PPS 신호는 제1 및 제2 시간/주파수 이중화부(300-400)내 1PPS 이중화부로 각각 전달된다.
이에 따라 제1 및 제2 시간/주파수 이중화부(300-400)내에 각각 존재하는 1PPS 이중화부(시간 클록 이중화부)는, 각각 제1 및 제2 1PPS의 시간 차이를 위상 비교부에서 판단하고, 그 정보를 가변 지연 장치에 적용하여 동기 시킨 후 그 출력을 더하여 1PPS로 출력하게 되는데, 여기서 제1 시간/주파수 이중화부(300)는 1PPS A로, 제2 시간/주파수 이중화부(400)는 1PPS B로 각각 출력하게 된다.
한편, 제1 및 제2 시간/주파수 이중화부(300-400)는 서로 상대측 시간/주파수 이중화부의 동작상태를 계속 검사하여 동작상태 신호를 송수신 하게 되는데, 이때 장애가 검출되면 장애가 발생된 시간/주파수 이중화부내 1PPS 이중화부의 동작을 중지하게 하여 정상적인 1PPS 신호만이 이중화출력부(500)로 전달되도록 한다.
또한 제1 및 제2 시간/주파수 발생부(100-200)에서 각각 발생된 제1 및 제2 10MHz 신호는 제1 및 제2 시간/주파수 이중화부(300-400)내 10MHz 이중화부로 각각 전달되어 동기 된다.
이에 따라 제1 및 제2 시간/주파수 이중화부(300-400)내에 각각 존재하는 10MHz이중화부(주파수 클록 이중화부)는, 각각 제1 및 제2 10MHz의 주파수 클록의 위상 차이를 비교부에서 판별하여 그 정보를 가변 지연장치에 적용하여 위상을 동기 시킨 후 스위치를 통해 10MHz가 출력되도록 구성되었다.
여기서, 제1 시간/주파수 이중화부(300)는 10MHz A로, 제2 시간/주파수 이중화부(400)는 10MHz B로 각각 10MHz 주파수 클록을 출력하게 된다.
또한, 상기 주파수 클록 출력시에도 상기 제1 및 제2 시간/주파수 이중화부(300)(400)는, 상호 데이터 통신을 통해 장애가 발생된 주파수 클록 이중화부를 검출하게 되며, 이때 장애가 발생된 주파수 클록 이중화부가 존재할 경우에는 그 장애가 발생된 주파수 클록 이중화부의 주파수 클록 출력을 억제시키게 된다.
여기서, 10MHz의 출력시 제1 및 제2 시간/주파수 발생부(100)(200)에서 각각 발생된 두 10MHz의 차값을 판단하기 위해서 50MHz의 클록을 사용한 비교기를 사용하는데, 즉, 10MHz를 1000만 분주하여 1PPS를 만들고 이것을 50MHz 클록으로 카운트하여 위상 비교 값을 읽는데, 이 비교기의 분해능은 20Nano이다. 즉, 10MHz의 주기가 100Nano인데, 1-20Nano의 차이가 나도 20Nano라고, 21-40Nano차이가 나도 40Nano라고 판단을 하게 된다. 즉, 실제는 5Nano차이가 나도 비교기에서는 20Nano가 차이가 난다고 인식을 하고, 실제는 22Nano가 차이가 나도 비교기에서는 40Nano가 차이가 난다고 인식할 수 있다는 것이다.
그러므로 정확한 동기(1.75Nano이내)가 되도록 제어하기 위해서는 두 10MHz의 정확한 차이 값을 추정하여 그 차이 값만큼 제어를 해야한다.
그런데, 종래에는 두 10MHz의 정확한 차이 값을 추정하기 위해서는 위상비교부에서 얻은 데이터를 단순히 평균만 하여 차이 값을 추정하기 때문에 실제 차이와 비교부에서 판단한 차이에 오차가 많아 정확한 차이 값을 얻기가 어려울 뿐만 아니라 정확한 동기 제어도 불가능하였다.
따라서 본 발명에서는 최소자승법(최소제곱법)을 사용하여 정확한 차이 값을 추정한다.
여기서, 최소자승법은 측정값과 실제값 차에 대한 제곱의 합이 최소가 되도록 매개 변수(parameter)를 정하는 방법을 말하며, 회귀 추정, 근사, 곡선 맞춤 등에 사용한다.
여기서, 10MHz 차이 값 추정에 사용된 1차 최소자승법을 첨부한 도면 도5를 참조하여 설명하면 다음과 같다.
y = a + bx
여기서, x : 시간축, y : Value-of-Compared-Data, a : 첫 번째 위상 에러, b : 기울기(드리프트 에러)를 각각 뜻한다.
따라서,
Figure 1019970081921_B1_M0001
이라 하면 이 값을 최소로 하기 위해서 편미분을 a, b로 한다.
Figure 1019970081921_B1_M0002
이 된다.
여기서 경과 도표가 직선에 가까울 때에는 다음과 같은 일차 함수를 이용한다.
(1)
Figure 1019970081921_B1_M0003
또한, 경과 도표가 포물선으로 나타날 때에는 다음과 같은 이차 함수를 이용한다.
(2)
Figure 1019970081921_B1_M0004
a를 구하기 위해 1)
Figure 1019970081921_B1_M0005
를 하면
Figure 1019970081921_B1_M0006
Figure 1019970081921_B1_M0007
Figure 1019970081921_B1_M0008
즉,
Figure 1019970081921_B1_M0009
그리고,
Figure 1019970081921_B1_M0010
3)
Figure 1019970081921_B1_M0011
sumx
Figure 1019970081921_B1_M0012
Time
Figure 1019970081921_B1_M0013
sumy
Figure 1019970081921_B1_M0012
Value of TenMhz Compared Data
Figure 1019970081921_B1_M0015
sumxy
Figure 1019970081921_B1_M0012
Time × Value of TenMhz Compared Data
Figure 1019970081921_B1_M0017
sumxx
Figure 1019970081921_B1_M0012
Time×Time
Figure 1019970081921_B1_M0019
(sumy-b×sumx)를 이용한다.
상기와 같은 최소자승법을 사용하기 위해서는 많은 차이 값 자료를 얻어야 두 10MHz의 실제 차이 값을 정확하게 추정할 수 있다.
만약, 기존과 같이 1초에 1번씩 차이값 자료를 획득하여 제어하려고 한다면 차이 값 자료를 충분히 얻지 못하여, 추정한 차이 값이 오차가 많은 가운데 제어하면 동기를 못 맞출 수 있고, 반대로 충분한 차이 값 자료를 얻고 제어하려고 하다보면 제어할 시기를 놓칠 위험이 있다.
그러므로 본 발명은 도3에 도시된 바와 같이, 1초에 200개씩(5msec마다 1회씩) 차이 값 자료를 얻어 40초만 되어도 8000개의 차이 값 자료로 두 10MHz의 차이 값을 아주 정확하게 추정하여 두 10MHz를 1.75Nano 이내로 제어하게 된다.
즉, 5msec마다 비교데이터를 획득(1초에 200개씩)하여 비교 값을 추정하고, 그 비교 값이 1.75Nano를 벗어나면 제어를 하고, 이와는 달리 상기 비교 값이 1.75Nano를 벗어나지 않았으면 1.75Nano가 될 때까지 계속 비교 값을 감시하며, 그 비교 값이 1.74Nano를 넘게될 때 가변장치(도2의 제1 및 제2 10MHz 가변 지연부)를 제어하게 된다. 이후 한 번 제어를 하면 추정은 다시 초기화하여 다시 비교 값이 1.75Nano를 넘는지 감시하고 제어하는 과정을 반복 수행하게 된다.
도4는 상기와 같은 가변지연장치를 제어하는 타이밍도로서, 현재 기준이 되는 가변지연장치를 제어하게 되면 그 출력에 영향을 미치므로, 기준이 되는 가변 지연장치는 그대로 두고 기준이 아닌 다른 하나의 가변 지연 장치를 제어하여 두 개의 위상이 동기 되도록 제어하는 타이밍 도이다.
또한, 상기 제1 및 제2 시간/주파수 발생부(100-200)에서 각각 발생된 제1 및 제2 TOD 신호에 따라 제1 및 제2 시간/주파수 이중화부(300-400)는, 두 개의 TOD를 서로 다른 버퍼에 저장하여 시간 주파수 발생장치 하나에 이상이 생겨도 정상 작동하고 있는 다른 시간 주파수 발생장치의 TOD를 출력하도록 동작하게 되는데, 여기서 제1 시간/주파수 이중화부(300)는 TOD A로, 제2 시간/주파수 이중화부(400)는 TOD B를 각각 출력하게 된다.
이렇게 제1 및 제2 시간/주파수 이중화부(300)(400)에서 각각 1PPS, 10MHz, TOD가 출력되면, 이중화 출력부(500)는 내부의 논리소자(501)를 이용하여 상기 제1 및 제2 시간/주파수 이중화부(300)(400)에서 각각 출력되는 1PPS A와 1PPS B를 와이어드 논리합 하여 최종 출력 1PPS C를 출력하게 된다.
그리고 논리소자(502)를 이용하여 상기 제1 및 제2 시간/주파수 이중화부(300)(400)에서 각각 출력되는 10MHz A와 10MHz B를 와이어드 논리합 하여 최종 출력 10MHz C를 출력하게 된다.
아울러 스위치(503)를 통해 상기 제1 및 제2 시간/주파수 이중화부(300)(400)에서 각각 출력되는 TOD A와 TOD B중 정상적인 하나를 선택하여 TOD C로 출력하게 되는 것이다.
이상에서 상술한 바와 같이 본 발명은, 간단한 추정방법인 최소자승법을 사용하고, 시분할 방법을 사용하여 데이터의 수를 많이 획득함으로써 주파수 클록간의 동기를 정확하게 제어할 수 있어 이중화 시간/주파수 공급장치의 출력의 정밀성과 안정성을 증대시킬 수 있는 효과가 있다.

Claims (5)

  1. 시간 클록과 주파수 클록을 발생하는 이중화 시간/주파수 발생장치에 있어서,
    이중화된 시간/주파수 발생장치에서 각각 발생되는 주파수 클럭간의 차이 값을 획득하기 위해 타이머를 설정하고, 상기 타이머의 인터럽트 발생 유무를 검출하는 단계와;
    상기 타이머의 인터럽트 발생시마다 주파수 클록의 차이 값을 획득하고 그 차이 값을 추정하는 단계와;
    상기 두 주파수 클록의 차이 값이 제어 범위 내에 존재하는지를 확인하는 단계와;
    상기 두 주파수 클록간의 차이 값이 제어범위내를 벗어나는 경우에만 가변지연장치를 제어하여 두 주파수 클록을 동기화 시키는 단계로 이루어짐을 특징으로 하는 이중화 시간/주파수 발생장치의 주파수 제어방법.
  2. 제 1 항에 있어서, 상기 타이머는 5msec마다 인터럽트를 발생하는 5msec타이머인 것을 특징으로 하는 이중화 시간/주파수 발생장치의 주파수 제어방법.
  3. 제 1 항에 있어서, 상기 차이 값 추정은 최소 자승법으로 추정하는 것을 특징으로 하는 이중화 시간/주파수 발생장치의 주파수 제어방법.
  4. 제 1 항에 있어서, 상기 제어 범위는 1.75Nano인 것을 특징으로 하는 이중화 시간/주파수 발생장치의 주파수 제어방법.
  5. 제 1 항에 있어서, 상기 두 주파수 클록간의 차이 값 추정은 가변지연장치를 한 번 제어하면 다시 초기화한 후 차이 값을 추정하는 것을 특징으로 하는 이중화 시간/주파수 발생장치의 주파수 제어방법.
KR1019970081921A 1997-12-31 1997-12-31 이중화 시간/주파수 발생장치의 주파수 제어방법 KR100333258B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081921A KR100333258B1 (ko) 1997-12-31 1997-12-31 이중화 시간/주파수 발생장치의 주파수 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081921A KR100333258B1 (ko) 1997-12-31 1997-12-31 이중화 시간/주파수 발생장치의 주파수 제어방법

Publications (2)

Publication Number Publication Date
KR19990061642A KR19990061642A (ko) 1999-07-26
KR100333258B1 true KR100333258B1 (ko) 2002-06-22

Family

ID=37479592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081921A KR100333258B1 (ko) 1997-12-31 1997-12-31 이중화 시간/주파수 발생장치의 주파수 제어방법

Country Status (1)

Country Link
KR (1) KR100333258B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177025A (ja) * 1993-12-21 1995-07-14 Nec Corp 二重化位相同期方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07177025A (ja) * 1993-12-21 1995-07-14 Nec Corp 二重化位相同期方式

Also Published As

Publication number Publication date
KR19990061642A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US6297702B1 (en) Phase lock loop system and method
JPH0797328B2 (ja) フオールト・トレラント同期システム
JP4051840B2 (ja) 分散されているシステム機器の同期装置
US9537446B2 (en) System for producing a system clock and temperature gradient detection system
US7249272B1 (en) Apparatus and method for coordinating activities of one or more computers
JP4535288B2 (ja) 分散制御システム
KR100333258B1 (ko) 이중화 시간/주파수 발생장치의 주파수 제어방법
JP4719100B2 (ja) 二重システム型基準周波数信号発生器
JP2002071854A (ja) 標準電波受信装置
KR100237545B1 (ko) 시디엠에이 시스템의 이중화 시간/주파수 발생장치
CN110098885B (zh) 一种时钟同步电路、装置及其方法
US20020095612A1 (en) Method and system for synchronizing users of a communications link
JPS6348928A (ja) 網同期用クロツク制御方式
CA2125113A1 (en) Method and circuitry for aligning the phase of high-speed clocks in telecommunications systems
JP2006292579A (ja) 測定システム
JP5035383B2 (ja) 分散制御システム
JPH11304972A (ja) 基準周波数・タイミング発生装置
KR920003362B1 (ko) 미세 위상차 보정회로 및 보정 방법
KR0129144B1 (ko) 클럭 동기 장치(Clock Synchronization Device)
JP3238334B2 (ja) 時計計時用単位時間信号生成装置
JP2000004152A (ja) 時間周波数基準信号発生器及び基準時間周波数発生装置及びこれを用いる基準時刻発生装置
CA3080598A1 (en) Method of limiting frequency overshoot in a timing recovery loop
JPS61259357A (ja) 共通バス制御方式
KR100501138B1 (ko) 이동통신 시스템용 이중화 시간/주파수 생성 카드의 기준 시간동기 장치
JP2009200872A (ja) 冗長構成システムにおける基準信号同期制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070403

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee