KR100273045B1 - 클록 발생기의 외부 동기원 접속장치 - Google Patents

클록 발생기의 외부 동기원 접속장치 Download PDF

Info

Publication number
KR100273045B1
KR100273045B1 KR1019980035666A KR19980035666A KR100273045B1 KR 100273045 B1 KR100273045 B1 KR 100273045B1 KR 1019980035666 A KR1019980035666 A KR 1019980035666A KR 19980035666 A KR19980035666 A KR 19980035666A KR 100273045 B1 KR100273045 B1 KR 100273045B1
Authority
KR
South Korea
Prior art keywords
clock
socket
clock generator
generator
unit
Prior art date
Application number
KR1019980035666A
Other languages
English (en)
Other versions
KR20000015631A (ko
Inventor
박상기
배성진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980035666A priority Critical patent/KR100273045B1/ko
Publication of KR20000015631A publication Critical patent/KR20000015631A/ko
Application granted granted Critical
Publication of KR100273045B1 publication Critical patent/KR100273045B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
동기식 시스템의 클록 발생기 장치에 관한 발명이다.
나. 발명이 해결하고자 하는 기술적 과제
다양한 클록을 수신하여 동기 클록을 발생하기 위한 클록 발생기의 동기원 접속장치의 기술이 개시된다.
다. 발명의 해결방법의 요지
본 발명은 전송시스템에서 클록 발생기의 외부 동기원 접속장치로서, 클록 브랜칭부를 구비하는 보드는 클록 브랜칭부가 장착 및 탈장이 가능한 제1소켓을 구비하고, 클록 브랜칭부는 제1소켓과 접속이 가능하며 외부로부터 인가되는 소정의 신호원과 접속이 가능한 구조로 구성되며, 이중화된 전송시스템의 외부로부터 인가되는 두 클록중 동작모드의 시스템 클록을 선택하여 클록 발생기 보드로 출력하는 클록 브랜칭부와, 클록 접속부를 구비하는 보드는 클록 접속부가 장착 및 탈장이 가능한 제2소켓을 구비하고, 클록 접속부는 제2소켓과 접속이 가능하며 클록 브랜칭부로부터 인가되는 신호와 접속이 가능한 구조를 가지며 데이터의 처리가 가능한 내부 구성을 가지며, 클록 브랜칭부의 출력을 수신하여 클록 발생기로 출력하는 클록 접속부로 구성됨을 특징으로 한다.
라. 발명의 중요한 용도
동기식 전송장치에서 클록 발생기와 외부 동기원과 접속되는 장치에 사용된다.

Description

클록 발생기의 외부 동기원 접속장치
본 발명은 클록 발생기에 관한 것으로, 특히 클록 발생기를 외부 동기원에 접속하는 장치에 관한 것이다.
통상적으로 전송시스템은 교환시스템간 전송되는 많은 양의 데이터를 고속으로 안전하게 전송하는데 이용된다. 전송시스템에서 데이터의 송수신을 위해서는 각 전송시스템에 이용되는 클록이 매우 중요하다. 왜냐하면 전송시스템에 이용되는 클록의 위상이 변화할 경우 전송되는 데이터를 정확한 시점에 검출할 수 없으므로 데이터의 오류가 발생하기 때문이다. 그러므로 전송시스템에 공급되는 클록이 데이터의 전송시에 가장 기본적인 요소가 된다. 특히 전송시스템은 다양한 종류의 기준신호로부터 시스템 클록을 생성할 수 있어야 한다. 예를들면 DOTS(Digital Office Timing Supply System)와 같은 외부 기준 타이밍(Timing Reference)신호에 접속이 가능해야 한다. 왜냐하면 전송시스템은 사용되는 국가나 지역에 따라 다른 방식을 사용하고 있기 때문이다. 따라서 전송시스템의 설계자들은 상기한 점에 따라 여러 가지 신호로부터 클록의 추출이 가능하도록 클록 발생기를 설계한다. 이러한 구성을 일예로 설명하면 하기와 같다. 외부로부터 수신되는 클록을 클록 발생기에서 사용할 수 있도록 변환하는 인터페이싱 로직과, 상기 인터페이싱 로직 및 내부 보드로부터 수신되는 클록의 상태를 검사하여 가장 양호한 기준신호를 출력하는 로직과, 상기 기준클록으로부터 시스템 클록을 생생하는 PLL회로와, 상기 기준클록으로부터 라인클록을 생성하는 PLL회로로 구성된다. 상기한 로직들은 회로의 설계자에 따라 다양한 방법으로 각각의 위치가 설정되어 설계된다. 이중 상기 외부로부터 입력되는 클록의 인터페이싱을 수행하는 인터페이싱 로직은 외부 신호원에 따라 결정된다. 즉, 외부 신호원이 달라지면 인터페이싱 로직도 변경되어야 한다.
이러한 인터페이싱 로직을 좀더 상세히 살펴보면, 외부 신호원과 직접 연결되며, 클록 신호를 각 시스템으로 동일하게 출력하기 위한 클록 브랜칭부와, 상기 클록 브랜칭부로부터 수신된 클록을 상기 클록 발생기의 내부에서 사용할 수 있는 클록으로 변환하기 위한 클록 접속부로 구성된다. 이때 외부 신호원은 데이터와 함께 클록을 송신하는 경우가 있으며, 클록만을 송신하는 경우가 있다. 또한 이러한 조건의 변화는 클록과 접속하기 위한 클록 브랜칭부의 물리적인 구조의 변경을 요구한다. 따라서 각 외부 신호원 마다 접속을 위한 장치에 다른 구조를 요구하게 된다. 또한 클록 발생기의 클록 접속부도 외부 신호원으로부터 송신되는 신호의 종류가 변하게 되면 클록을 추출하기 위해 상기 외부 신호원에 알맞은 회로로 구성되어야 한다.
그런데 실제적으로 클록 발생기는 클록 접속부와 함께 하나의 PCB보드상에 로직으로 분포되어 구성되어 있다. 그러므로 PCB보드에서 클록 발생기만을 분리하여 교체하기는 실제적으로 불가능하다. 이러한 이유로 인해 전송시스템의 제조회사들은 제조된 클록 발생기와 다른 방식을 사용하는 지역으로 전송시스템을 판매하려고 할 경우 클록 발생기를 포함하는 보드를 새로이 설계하여 검증의 과정을 거쳐야 하는 불편함이 있었다. 이는 시간의 낭비와, 동일한 작업에 인력의 중복투자 및 원가상승의 요인이 되었다.
따라서 본 발명의 목적은 외부로부터 수신되는 클록의 방식에 따라 적응적으로 사용할 수 있는 클록 발생기의 외부 동기원 접속장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 전송시스템에서 클록 발생기의 외부 동기원 접속장치로서, 클록 브랜칭부를 구비하는 보드는 클록 브랜칭부가 장착 및 탈장이 가능한 제1소켓을 구비하고, 상기 클록 브랜칭부는 상기 제1소켓과 접속이 가능하며 외부로부터 인가되는 소정의 신호원과 접속이 가능한 구조로 구성되며, 이중화된 전송시스템의 외부로부터 인가되는 두 클록중 동작모드의 시스템 클록을 선택하여 클록 발생기 보드로 출력하는 클록 브랜칭부와, 클록 접속부를 구비하는 보드는 상기 클록 접속부가 장착 및 탈장이 가능한 제2소켓을 구비하고, 상기 클록 접속부는 상기 제2소켓과 접속이 가능하며 상기 클록 브랜칭부로부터 인가되는 신호와 접속이 가능한 구조를 가지며 데이터의 처리가 가능한 내부 구성을 가지며, 상기 클록 브랜칭부의 출력을 수신하여 상기 클록 발생기로 출력하는 클록 접속부로 구성됨을 특징한다.
도 1은 본 발명의 바람직한 실시예에 따른 클록 발생기의 블록 구성도.
도 2a 및 도 2b는 외부 동기원에 따라 동기클록을 복원하는 클록 접속부의 블록 구성도.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 클록 발생기의 블록 구성도이다. 먼저 상기 도 1에 도시한 클록 발생기의 구성을 설명한다. 전송시스템은 시스템의 안정화를 위하여 1+1로 동작모드와 대기모드의 이중화 구조로 되어있다. 따라서 클록 브랜칭부 200은 동작모드와 대기모드의 모든 전송시스템으로부터 클록을 수신한다. 이때 수신되는 클록을 제1외부 클록과 제2외부 클록이라 칭한다. 상기 클록 브랜칭부 200은 상기 제1외부 클록과 제2외부 클록 중에서 동작모드의 클록을 클록 발생기 100의 PCB보드로 출력한다. 이때 상기 클록 브랜칭부 200을 구비하는 PCB보드는 상기 클록 브랜칭부 200의 장착 및 탈장이 가능한 소켓을 장착하고 있다. 따라서 본 발명에 따른 상기 클록 브랜칭부 200의 구조는 상기 PCB보드 상에 장착된 소켓과 접속이 가능하도록 구성하며, 또한 외부 클록과 접속이 가능한 물리적 구조를 갖는다. 또한 상기 클록 브랜칭부 200은 상기와 같이 외부 클록이 변경됨에 따라 원칩으로 구성되는 클록 브랜칭부 200이 장착될 경우에도 상기 PCB보드 상에 장착된 소켓에 접속되어야 한다. 따라서 상기 클록 브랜칭부 200의 내부 구성 및 동작 또한 상기한 방식에 따라 다르게 구성된다. 이는 사용되는 클록의 표준안에 다른 구성을 가지므로 상세한 설명은 생략한다.
한편 상기 클록 발생기 100의 보드에 위치한 클록 접속부 101은 상기 클록 브랜칭부 200으로부터 수신된 클록 또는 데이터로부터 기준신호를 생성하여 기준 제어부(Reference Control) 102로 출력한다. 상기 클록 접속부 101 또한 상기 클록 발생기 보드로부터 장착 및 탈장이 가능하도록 보드에 접속된 소켓을 가진다. 그리고 상기 클록 접속부 101은 원칩으로 구성되며, 상기 클록 브랜칭부 200의 종류가 변경되면 외부 신호원이 변경된 상태이므로 상기 외부 신호원에 대응하는 구조를 갖는 클록 접속부로 교체된다. 즉, 외부의 접속형태는 동일하나 내부에서 처리되는 구조가 클록이 직접 수신되는 형태와 데이터와 클록이 수신되는 경우 등에 따라 달라진다.
이를 도 2a 내지 도 2b를 참조하여 상세히 설명한다. 먼저 도 2a에 도시한 구성은 2M의 프레임으로 데이터가 송수신되는 경우의 블록 구성도이다. 제1변환기 10과 제2변환기 11은 상기 클록 브랜칭부 200으로부터 E1 방식으로 수신되는 데이터를 클록 복원이 가능한 데이터로 변환하여 클록 복원부 12로 출력한다. 상기 클록 복원부 12는 상기 제1변환기 10 또는 상기 제2변환기 11로부터 수신된 데이터로부터 프레임 데이터 및 클록을 추출하고, 기준신호를 생성한다. 또한 상기 제1변환기 10과 상기 제2변환기 11은 각각 상기 클록 브랜칭부 200으로 입력되는 제1외부 클록과 제2외부 클록에 각각 대응된다. 따라서 하나의 변환기는 동작모드로 다른 하나의 변환기는 대기모드의 데이터와 클록을 수신한다.
이와 달리 상기 도 2b에 도시한 구성은 2M의 클록이 직접 수신되는 구조를 도시하였다. 상기 클록 수신기 20은 상기 클록 브랜칭부 200으로부터 클록을 수신하여 클록 복원부 23으로 출력한다. 그리고 제1클록 송신기 21과 제2클록 송신기 22는 상기 클록 복원부 23으로 출력한다. 상기 제1클록 송신기 21과 상기 제2클록 송신기 22는 다른 시스템으로 송신할 2M 클록을 규격에 맞도록 생성하여 상기 클록 브랜칭부 200으로 출력한다. 여기서 상기 클록 송신기들 21과 22 또한 하나는 동작모드의 시스템과 연결되고 다른 하나는 대기모드의 시스템과 연결된다. 여기서 주의할 점은 상기 도 2a에 도시한 클록 복원부 12와 상기 도 2b에 도시한 클록 복원부의 내부 구성은 다르지만 상기 기준 제어부 102로 출력되는 신호와 상기 마이크로 프로세서 접속부 110으로 출력되는 신호는 동일하다. 즉, 상기 클록 생성기 100에 구비된 클록 접속부를 위한 소켓의 1번 핀에서 시스템 클록이 출력된다면 상기 클록 접속부의 구성이 도 2a 또는 도 2b 또는 이와 달리 구성되어도 시스템 클록이 출력되는 핀은 동일하게 1번 핀에서 출력된다. 그러므로 다른 방식의 클록 브랜칭부 200과 다른 방식의 클록 접속부를 사용할 경우에 내부의 구성은 달라지나 상기 클록 발생기 100에 연결되는 소켓에 접속이 가능한 형태로 구성된다. 따라서 기능에 따라 교체가 가능하다.
다시 도 1을 참조하면 상기 클록 접속부 101은 수신된 클록을 복원하여 출력함과 동시에 선로의 품질을 검사하여 검사된 결과를 상기 기준 제어부 102로 출력한다. 상기 기준 제어부 102는 발진기 103으로부터 전송시스템에서 사용되는 클록을 수신한다. 전송시스템에서 사용되는 발진기 103은 16.384MHz의 주파수를 갖는 클록을 상기 기준 제어부 102로 출력하게 된다. 또한 상기 기준 제어부 102는 외부로부터 트렁크 클록과 라인 클록을 수신하며, 상기 수신된 클록들(트렁크 클록, 라인클록, 클록 접속부 101로부터 수신된 클록) 중에서 클록의 상태가 가장 양호한 클록을 출력한다. 이때 클록의 상태 검사 및 출력의 제어는 것은 외부에 구비된 마이크로 프로세서(도 1에 도시하지 않음)가 수행하며, 마이크로 프로세서 접속부 110을 통해 인터페이스 된다.
상기 기준 제어부 102의 출력은 DP_PLL(Digital Processing Phase Locked Loop)을 구성하는 시스템 클록 발생기 104와 다른 DP_PLL을 구성하는 라인 클록 발생기 107로 입력되어 기준신호로 사용된다. 상기 시스템 클록 발생기 104와 상기 라인 클록 발생기 107은 상기 마이크로 프로세서 접속부 110을 통해 마이크로 프로세서의 제어를 받는다. 또한 상기 마이크로 프로세서는 시스템 클록 발생기 104와 라인 클록 발생기 107의 제어 뿐만 아니라 동작의 감시와 유지보수를 위한 제어도 수행한다. 상기 시스템 클록 발생기 104는 상기 수신된 기준신호를 위상동기시켜 디지털/아나로그 변환기 106으로 출력하며, 상기 디지털/아나로그 변환기 106은 수신된 신호를 아나로그 신호로 변환하여, 발진기 105로 출력한다. 그러면 상기 발진기 105는 상기 디지털/아나로그 변환기 106으로부터 수신되는 아나로그 신호에 따라 상기 시스템 클록 발생기 104로 출력한다. 무선 전송시스템에 적용될 경우 상기 발진기 105는 19.440 MHz의 주파수를 갖는 클록을 출력한다. 상기 라인 클록 발생기 104와 디지털/아나로그 변환기 109 및 발진기 108 또한 상술된 시스템 클록 발생기와 동일한 과정을 통해 클록을 발생하여 출력한다.
상술한 바와 같이 클록 브랜칭부와 클록 발생기를 구성하는 보드의 클록 접속부를 사용되는 방식에 따라 교체하여 사용할 수 있도록 함으로써 사용되는 방식에 구애받지 않고 사용될 수 있는 잇점이 있다. 또한 제품의 판매자들은 개발에 따른 중복 투자를 방지하게 되므로 원가를 절감할 수 있는 잇점이 있다. 뿐만 아니라 마이크로 프로세서 접속부를 두어 마이크로 프로세서를 통해 감시 및 유지보수가 편리해지는 잇점이 있다.

Claims (2)

  1. 전송시스템의 클록 발생기에 외부 동기원과 접속하기 위한 장치에 있어서,
    클록 브랜칭부를 구비하는 보드는 클록 브랜칭부가 장착 및 탈장이 가능하며 설정된 규격을 갖는 제1소켓을 구비하고, 상기 클록 브랜칭부는 상기 제1소켓과 접속이 가능하며 외부로부터 인가되는 소정의 신호원과 접속이 가능한 구조로 구성되어, 이중화된 전송시스템의 외부로부터 인가되는 두 클록중 동작모드의 시스템 클록을 선택하여 클록 발생기 보드로 출력하는 클록 브랜칭부와,
    클록 접속부를 구비하는 상기 클록 발생기 보드는 상기 클록 접속부가 장착 및 탈장이 가능한 제2소켓을 구비하고, 상기 클록 접속부는 상기 제2소켓과 접속이 가능하며 상기 클록 브랜칭부로부터 인가되는 신호와 접속이 가능한 구조를 가지며 데이터의 처리가 가능한 내부 구성을 가지며, 상기 클록 브랜칭부의 출력을 수신하여 상기 클록 발생기로 출력하는 클록 접속부로 구성됨을 특징으로 하는 클록 발생기의 외부 동기원 접속장치.
  2. 제1항에 있어서,
    상기 클록 발생기 보드에 마이크로 프로세서 접속부를 구비하며,
    상기 마이크로 프로세서 접속부는 상기 클록 발생기 보드의 클록 접속부와 시스템 클록 발생기와 라인 클록 발생기 및 기준 제어부와 접속되어 유지 및 관리를 위한 데이터의 송수신을 수행함을 특징으로 하는 클록 발생기의 외부 동기원 접속장치.
KR1019980035666A 1998-08-31 1998-08-31 클록 발생기의 외부 동기원 접속장치 KR100273045B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980035666A KR100273045B1 (ko) 1998-08-31 1998-08-31 클록 발생기의 외부 동기원 접속장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035666A KR100273045B1 (ko) 1998-08-31 1998-08-31 클록 발생기의 외부 동기원 접속장치

Publications (2)

Publication Number Publication Date
KR20000015631A KR20000015631A (ko) 2000-03-15
KR100273045B1 true KR100273045B1 (ko) 2000-12-01

Family

ID=19549008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035666A KR100273045B1 (ko) 1998-08-31 1998-08-31 클록 발생기의 외부 동기원 접속장치

Country Status (1)

Country Link
KR (1) KR100273045B1 (ko)

Also Published As

Publication number Publication date
KR20000015631A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US8245979B2 (en) Centralized bus interface with single wire secondary distribution
JP2007101306A (ja) Plc用時刻同期装置
US20020007465A1 (en) Method, modules and program modules for synchronization
KR100273045B1 (ko) 클록 발생기의 외부 동기원 접속장치
US6353622B1 (en) Process for maintaining the microsynchronous operation of double information-processing units
US5557636A (en) Method and system of operating redundant transmission line
KR100406863B1 (ko) 다중컴퓨터 시스템의 클럭 생성장치
KR100440571B1 (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
KR960009775A (ko) 국설교환기의 기준클럭선택 장치 및 그 제어방법
KR100260623B1 (ko) 광전송장치에서 수신데이터 처리장치
KR20010053924A (ko) 이중화시스템에서의 동기신호생성장치
KR20010017264A (ko) 데이터 통신 방법
JP2738223B2 (ja) クロック供給方式
KR100279714B1 (ko) 클록 생성기 장치
KR200205011Y1 (ko) 에스에스엠 비트 지원회로
KR200317564Y1 (ko) 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치
KR100321003B1 (ko) 디지털 트렁크를 이용한 시각 동기 신호 분배장치
KR20030046686A (ko) 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
KR100242706B1 (ko) 전전자 교환기에서 중계선 클럭 수용 장치
KR20020005830A (ko) 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치
KR200342884Y1 (ko) 지피에스클럭을 이용한 에이티엠스위치의 이중화클럭생성장치
KR100202993B1 (ko) 통신포트와 백보드상의 코넥터간 정합장치
KR100260300B1 (ko) 디지탈데이터전송확인장치
KR100257713B1 (ko) 에이티엠-랜 교환기의 시스템 동기 클럭 분배 장치
KR20030055375A (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070810

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee