KR200317564Y1 - 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치 - Google Patents

이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치 Download PDF

Info

Publication number
KR200317564Y1
KR200317564Y1 KR20-1999-0012399U KR19990012399U KR200317564Y1 KR 200317564 Y1 KR200317564 Y1 KR 200317564Y1 KR 19990012399 U KR19990012399 U KR 19990012399U KR 200317564 Y1 KR200317564 Y1 KR 200317564Y1
Authority
KR
South Korea
Prior art keywords
unit
logic
output
signal
redundant
Prior art date
Application number
KR20-1999-0012399U
Other languages
English (en)
Other versions
KR20010001888U (ko
Inventor
배형섭
Original Assignee
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지정보통신주식회사 filed Critical 엘지정보통신주식회사
Priority to KR20-1999-0012399U priority Critical patent/KR200317564Y1/ko
Publication of KR20010001888U publication Critical patent/KR20010001888U/ko
Application granted granted Critical
Publication of KR200317564Y1 publication Critical patent/KR200317564Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/20Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/0016Arrangements providing connection between exchanges
    • H04Q3/0062Provisions for network management
    • H04Q3/0075Fault management techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 고안은 이중화 유니트 구조에서 작업 정보 전송시 에러를 방지하기 위한 것으로, 이러한 본 고안은 스위치에 의한 이중화 절체 신호와 다른 쪽의 이중화 유니트의 출력신호를 입력받아 논리합하고 유니트의 처리작업을 수행하여 그 결과를 출력하는 제1 로직과, 시스템클럭과 제1 로직의 출력신호를 입력받아 제1 로직의 출력신호가 발생한 시점부터 미리 설정한 몇 클럭후의 값을 시스템클럭으로 리타이밍하여 인에이블을 생성하는 카운터와, 시스템클럭과 제1 로직의 출력과 카운터의 출력을 입력받아 조합하여 순간적인 절체신호의 변화를 방지하도록 트리 스테이트 버퍼의 동작제어 신호와 제1 로직에서 처리된 결과를 출력하는 제2 로직으로 구성되어, 유니트의 절체시나 예비 유니트의 탈장 또는 실장시에도 에러를 방지할 수 있게 되는 것이다.

Description

이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치 {Apparatus for preventing error during transfer working information in double unit structure}
본 고안은 이중화 유니트 구조의 작업 정보 전송에 관한 것으로, 특히 이중화 구조로 된 유니트에서 작업 정보를 교환할 때 에러를 방지하기에 적당하도록 한 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치에 관한 것이다.
일반적으로 이중화 유니트 구조는 메인 유니트와 예비 유니트로 구성되어, 메인 유니트에서 작업을 수행하는 도중 메인 유니트에 장애가 발생하면 예비 유니트로 절체하여 작업 처리가 중단되지 않고 계속 수행되도록 하는 구조로 되어 있다.
도1은 종래 이중화 유니트 구조에서 작업 정보 전송을 보인 블록구성도이다.
이에 도시된 바와 같이, 이중화 유니트 구조에서 메인으로 동작하여 데이터 처리를 수행하는 제1 유니트(1)와; 상기 제1 유니트(1)와 데이터를 교환하여 이중화 유니트 구조에서 예비로 동작하는 제2 유니트(2)로 구성된다.
여기서 제1 또는 제2 유니트의 로직(Logic)에 입력되는 각각 MSSELA, MSSELB 신호는 스위치에 의한 절체를 하고자 할 경우에 사용하는 신호로서 하이일 경우 작동한다. 그리고 제1 유니트(1)에서 출력되는 AON 신호는 제1 유니트(1)의 작업 정보를 제2 유니트(2)에 알려주기 위한 것으로, 제2 유니트(2)에서 수신할 경우에는 이 신호를 OTHONB로 인식하여 수신한다. 또한 제2 유니트(2)에서 출력되는 AONB는 제2 유니트(2)의 작업 정보를 제1 유니트(1)에 알려주기 위한 것으로, 제1 유니트(1)에서 수신할 경우에는 이 신호를 OTHONA로 인식하여 수신한다.
이러한 종래의 이중화 유니트는 조합회로를 이용하여 예비 유니트의 실장시, 탈장시, 절체시 각각 절체를 수행하게 된다. 즉, MSSEL과 OTHON을 이용하여 조합회로를 거쳐 절체신호를 출력한다.
이를 다시 설명하면, 제1 유니트(1)는 MSSEL 신호가 하이일 경우에 동작하게 되는데, MSSELA 신호와 제2 유니트(2)에서 입력되는 OTHONA 신호를 논리합하여 AON 신호와 트리 스테이트(Tri State) 제어 신호인 TRICTL 신호를 출력으로 바로 출력한다. 그리고 예비 유니트인 제2 유니트(2)는 출력 버퍼에 대한 TRICTL 신호의 처리를 제1 유니트(1)에서의 처리와 동일하게 작업하여, 제2 유니트(2)에 데이터가 입력되면 제2 유니트(2)에서 데이터를 처리하여 출력 버퍼까지 데이터를 전송하게 된다.
그러나 종래의 장치는 절체신호의 변화하는 순간과 수 nanosec 후의 비교 과정이 없기 때문에 이중화된 유니트 구조에서 절체신호의 순간적인 변화에 의해서 절체가 이루어질 경우 예비 유니트의 탈장시, 실장시, 절체시 에러가 발생할 수 있는 문제점이 있었다.
이에 본 고안은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 고안의 목적은 이중화 구조로 된 유니트에서 작업 정보를 교환할 때 예비 유니트의 탈장시, 실장시, 절체시에도 에러를 방지할 수 있는 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치를 제공하는 데 있다.
도1은 종래 이중화 유니트 구조에서 작업 정보 전송을 보인 블록구성도이고,
도2는 본 고안에 의한 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치를 보인 블록구성도이며,
도3은 도2에서 카운터의 입/출력 신호의 파형을 보인 파형도이고,
도4는 도2에 의한 데이터 입/출력을 보인 개략구성도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 제1 유니트 20 : 제2 유니트
11, 21 : 제1 로직 12, 22 : 카운터
13, 23 : 제2 로직
상기와 같은 목적을 달성하기 위하여 본 고안에 의한 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치는,
스위치에 의한 이중화 절체 신호와 다른 쪽의 이중화 유니트의 출력신호를 입력받아 논리합하고 유니트의 처리작업을 수행하여 그 결과를 출력하는 제1 로직과; 시스템클럭과 상기 제1 로직의 출력신호를 입력받아 상기 제1 로직의 출력신호가 발생한 시점부터 미리 설정한 몇 클럭후의 값을 시스템클럭으로 리타이밍(Retiming)하여 인에이블(enable)을 생성하는 카운터와; 시스템클럭과 상기 제1 로직의 출력과 상기 카운터의 출력을 입력받아 조합하여 순간적인 절체신호의 변화를 방지하도록 트리 스테이트 버퍼의 동작제어 신호와 상기 제1 로직에서 처리된 결과를 출력하는 제2 로직으로 이루어짐을 그 기술적 구성상의 특징으로 한다.
이하, 상기와 같은 본 고안 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도2는 본 고안에 의한 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치를 보인 블록구성도이다.
이에 도시된 바와 같이, 이중화 유니트 구조에서 메인으로 동작하여 데이터 처리를 수행하는 제1 유니트(10)와; 상기 제1 유니트(10)와 데이터를 교환하여 이중화 유니트 구조에서 예비로 동작하는 제2 유니트(20)로 구성된다.
상기에서 제1 유니트(10)와 제2 유니트(20)는 각각 스위치에 의한 이중화 절체 신호와 다른 쪽의 이중화 유니트의 출력신호를 입력받아 논리합하고 유니트의 처리작업을 수행하여 그 결과를 출력하는 제1 로직(11)(21)과; 시스템클럭과 상기 제1 로직(11)(21)의 출력신호를 입력받아 상기 제1 로직(11)(21)의 출력신호가 발생한 시점부터 미리 설정한 몇 클럭후의 값을 시스템클럭으로 리타이밍하여 인에이블을 생성하는 카운터(12)(22)와; 시스템클럭과 상기 제1 로직(11)(21)의 출력과 상기 카운터(12)(22)의 출력을 입력받아 조합하여 순간적인 절체신호의 변화를 방지하도록 트리 스테이트 버퍼의 동작제어 신호와 상기 제1 로직(11)(21)에서 처리된 결과를 출력하는 제2 로직(13)(23)으로 구성된다.
상기에서 제2 로직(13)(23)은 상기 제1 로직(11)(21)의 출력과 상기 카운터(12)(22)의 출력 값이 모두 하이이면 다른 쪽의 이중화 유니트로 전송되는 출력신호를 로우로 하여 메인 유니트인 제1 유니트(10)가 동작되도록 하고 트리 스테이트 버퍼의 동작제어 신호를 하이로 출력하여 트리 스테이트 버퍼가 인에이블되도록 하는 것을 특징으로 한다.
이와 같이 구성된 본 고안에 의한 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 고안은 이중화 구조에서 작업(working) 정보를 교환하는 절체신호(AON, OTHON, MSSEL)를 예비 유니트의 실장시나 탈장시, 절체시 작업 유니트에서 절체신호의 로직 처리로 절체신호의 안정성을 유지하여 예비 유니트의 실장시, 탈장시, 절체시 에러가 없도록 하고자 한다. 여기서 절체신호의 로직 처리는 절체신호의 변화하는 순간과 수 nanosec 후의 절체신호를 비교하여 작업 정보의 절체를 수행한다. 그러므로 유니트의 실장시, 탈장시, 절체시 순간적인 변화에 의한 작업 정보의 변화를 막을 수 있게 된다.
그리고 이중화된 유니트에서 입력되는 데이터는 작업중인 메인, 예비 유니트의 구분없이 모두 수신하여 출력 버퍼까지는 처리한다. 예비 유니트의 출력버퍼는 트리 스테이트 상태에 있으므로 예비 유니트의 데이터는 출력되지 않는다. 이 상황에서 절체 신호의 변화는 시스템클럭으로 리타이밍하여 처리한다. 절체시 리타이밍된 절체신호를 상대 유니트와 교환하고, 에비 유니트의 출력 버퍼 또한 리타이밍된 절체신호를 이용하여 인에이블시킨다.
그래서 제1 유니트(10)의 제1 로직(11)은 MSSEL과 OTHONA를 입력받아 AON_을 출력하게 되는데, 로직의 처리는 MSSEL이 로우이거나 OTHONA가 하이이면 AON_를 하이로 출력한다.
도3은 도2에서 카운터의 입/출력 신호의 파형을 보인 파형도이다. 그래서 카운터(12)는 제1 로직(11)에서 출력되는 AON_의 처음 하이로 변하는 부분의 SYSCLK 한 주기로 리타이밍한다. 즉, 입력되는 AON_의 신호인 AON_F를 카운터 로드로 이용하여 AON_F가 발생한 시점부터 미리 설정한 몇 클럭 후의 VALUE를 SYSCLK로 리타이밍하여 인에이블을 생성하게 된다.
이에 따라 제2 로직(13)은 카운터(12)에 입력되는 클럭과 동일한 SYSCLK로 동작하여, 제1 로직(11)의 AON_과 카운터의 VALUE를 입력받는다. 그래서 AON_ 값과 VALUE 값이 모두 하이이면 AON 값을 로우로 출력한다. 그리고 AON_ 값과 VALUE 값이 모두 하이이면 TRICTL 값을 하이로 출력하여 트리 스테이트 버퍼를 인에이블시킨다. 이와 같이 수행하여 작업정보의 순간적인 변환에 의해서 발생하는 절체신호의 변화를 방지할 수 있게 된다.
한편 제2 유니트(20)는 제1 유니트(10)에서의 동작과 동일하게 작동한다.
도4는 도2에 의한 데이터 입/출력을 보인 개략구성도이다.
그래서 이중화된 유니트에서 데이터는 작업중인 메인 유니트인 제1 유니트(10)와 예비 유니트인 제2 유니트(20)에 다 입력되고, 제2 유니트(20)에서는 데이터를 처리하여 출력버퍼까지 처리한다. 따라서 제2 유니트(20)를 작업 중으로 전환할 때 예비 유니트의 데이터 처리(24)는 버퍼(25)까지 수행되므로 버퍼(25)를 인에이블시켜준다.
또한 제1 유니트(10)와 제2 유니트(20)의 데이터 입력이나 데이터 출력은 메인보드 상에서 브릿지되어 있고, 제1 유니트(10)와 제2 유니트(20) 모두 같은 클럭 소스를 사용함으로서 제2 유니트(20)의 버퍼 인에이블(절체)시 에러없이 절체를 할 수 있게 된다.
이처럼 본 고안은 이중화 구조로 된 유니트에서 작업 정보를 교환할 때 예비 유니트의 탈장시, 실장시, 절체시에도 에러를 방지하게 되는 것이다.
이상에서 본 고안의 바람직한 실시예를 설명하였으나, 본 고안은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 고안은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 실용신안등록청구범위의 한계에 의해 정해지는 본 고안의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 고안에 의한 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치는 유니트의 절체시나 예비 유니트의 실장, 탈장시 절체신호의 에러없이 유니트를 안정적으로 운용할 수 있는 효과가 있게 된다.

Claims (2)

  1. 이중화된 유니트에 있어서,
    스위치에 의한 이중화 절체 신호와 다른 쪽의 이중화 유니트의 출력신호를 입력받아 논리합하고 유니트의 처리작업을 수행하여 그 결과를 출력하는 제1 로직과;
    시스템클럭과 상기 제1 로직의 출력신호를 입력받아 상기 제1 로직의 출력신호가 발생한 시점부터 미리 설정한 몇 클럭 후의 값을 시스템클럭으로 리타이밍하여 인에이블을 생성하는 카운터와;
    시스템클럭과 상기 제1 로직의 출력과 상기 카운터의 출력을 입력받아 조합하여 순간적인 절체신호의 변화를 방지하도록 트리 스테이트 버퍼의 동작제어 신호와 상기 제1 로직에서 처리된 결과를 출력하는 제2 로직으로 구성된 것을 특징으로 하는 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치.
  2. 제 1항에 있어서, 상기 제2 로직은,
    상기 제1 로직의 출력과 상기 카운터의 출력 값이 모두 하이이면 다른 쪽의 이중화 유니트로 전송되는 출력신호를 로우로 하여 메인 유니트가 동작되도록 하고 트리 스테이트 버퍼의 동작제어 신호를 하이로 출력하여 트리 스테이트 버퍼가 인에이블되도록 하는 것을 특징으로 하는 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치.
KR20-1999-0012399U 1999-06-30 1999-06-30 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치 KR200317564Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20-1999-0012399U KR200317564Y1 (ko) 1999-06-30 1999-06-30 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20-1999-0012399U KR200317564Y1 (ko) 1999-06-30 1999-06-30 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치

Publications (2)

Publication Number Publication Date
KR20010001888U KR20010001888U (ko) 2001-01-26
KR200317564Y1 true KR200317564Y1 (ko) 2003-06-25

Family

ID=49409383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20-1999-0012399U KR200317564Y1 (ko) 1999-06-30 1999-06-30 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치

Country Status (1)

Country Link
KR (1) KR200317564Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447397B1 (ko) * 2001-12-28 2004-09-04 엘지전자 주식회사 통신시스템의 비트에러방지장치

Also Published As

Publication number Publication date
KR20010001888U (ko) 2001-01-26

Similar Documents

Publication Publication Date Title
KR200317564Y1 (ko) 이중화 유니트 구조에서 작업 정보 전송시 에러 방지 장치
JP2626551B2 (ja) 誤り許容パターンマッチング回路
KR20010001368A (ko) 에이티엠 교환기 링크 보드의 이중화 구현 장치 및 방법
JPH0573343A (ja) データ転送処理装置
KR100318925B1 (ko) 교환기의 피-버스 채널 선택장치
KR100243694B1 (ko) 데이터 충돌 방지를 위한 1+1 유니트 절체 장치
KR101346293B1 (ko) 디시리얼라이저 및 데이터 복원 방법
JPH11239119A (ja) 通信装置のクロック切替回路
KR100241765B1 (ko) Atm방식의 통신에서 고유번호 생성장치
KR100499501B1 (ko) 이중화 장치 및 방법
KR100299316B1 (ko) 에이티엠 교환 시스템에서의 셀 경계 회복 방법
KR20010028299A (ko) 이중화 유닛 절체 제어회로
JP3974370B2 (ja) マスタ・スレーブ間通信方法及びそのシステム
KR960012981B1 (ko) 전송시스템의 장애 발생/해제 실시간 처리회로
KR100397497B1 (ko) 디에스원/디스에스원이 신호접속 장치 및 회선절체 방법
KR100551899B1 (ko) Pll 장치에서 기준 클럭 제어 회로
KR100447397B1 (ko) 통신시스템의 비트에러방지장치
KR200206030Y1 (ko) 교환기 셀프간 이중화 인터페이스 구조
KR19990056135A (ko) 디지털 위상 동기 장치에서 홀드오버 제어 회로
JPH10285251A (ja) データ処理装置
JPH06274360A (ja) エラーチェック回路
KR20020005830A (ko) 동기전송모듈의 이중화된 인터페이스 카드간 클럭동기화장치
KR20020049735A (ko) 인터럽트 제어 회로
JPH01259644A (ja) クロック受信回路
JPH05100764A (ja) 低電力化伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20120516

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee