KR19990056135A

KR19990056135A - 디지털 위상 동기 장치에서 홀드오버 제어 회로

Info

Publication number: KR19990056135A
Application number: KR1019970076113A
Authority: KR
Inventors: 한동호
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 1999-07-15

Abstract

가. 청구범위에 기재된 발명이 속하는 기술분야

홀드오버 제어 회로

나. 발명이 해결하려고 하는 기술적 과제

디지털 위상 동기 장치에서 홀드오버를 제어하는 회로를 제공한다.

다. 발명의 해결 방법의 요지

위상 동기 장치에서 클럭의 에러를 확인한 후 포트를 지정하여 정상 클럭으로 기준 클럭을 변경하기 전에 라킹시킨 후에 다시 홀드오버의 포트를 지정하여 정상 모드로 변경하여 동작한다.

라. 발명의 중요한 용도

디지털 위상 동기 회로를 사용할 때 홀드오버를 제어하는 과정에서 기준 클럭 변경시 위상 슬립의 발생을 방지할 수 있다.

Description

디지털 위상 동기 장치에서 홀드오버 제어 회로

본 발명은 디지털 위상 동기 장치에 관한 것으로, 특히 디지털 위상 동기 장치의 홀드오버(holdover)를 제어하는 회로에 관한 것이다.

종래 위상 동기 장치는 도 1에 도시된 것과 같이 기준 클럭 선택부110과 위상 동기화부120과 클럭 인터페이스부130으로 구성된다. 기준 클럭 선택부110은 인가되는 기준 클럭을 선택하여 위상 동기화부120으로 공급한다. 위상 동기화부120은 기준 클럭 선택부110으로부터 공급되는 클럭으로 위상을 동기화한다.

이러한 종래 위상 동기 장치는 인가되는 기준 클럭에 에러가 발생되면, 바로 다음 기준 클럭을 바꾸어 위상 동기화부120으로 공급한다. 그러므로, 종래 위상 동기 장치는 기준 클럭을 변경하는 과정에서 클럭 위상의 슬립(slip)이 발생되는 문제점이 있다.

따라서, 본 발명의 목적은 위상 동기 장치에서 기준 클럭을 변경할 때 위상의 슬립 현상을 방지하기 위해 홀드오버 모드로 동작하는 제어 회로를 제공함에 있다.

본 발명의 다른 목적은 위상 동기 장치에서 기준 클럭을 변경할 때 새 기준 클럭에 위상을 라킹(locking)시킨 후에 다시 정상 모드로 동작하는 제어 회로를 제공함에 있다.

이러한 목적들을 달성하기 위한 본 발명은 위상 동기 장치에서 클럭의 에러를 확인한 후 포트를 지정하여 정상 클럭으로 기준 클럭을 변경하기 전에 라킹시킨 후에 다시 홀드오버의 포트를 지정하여 정상 모드로 변경하여 동작하는 것을 특징으로 한다.

도 1은 종래 위상 동기 장치의 블록 구성도.

도 2는 본 발명이 적용되는 모드 변경을 나타내는 도면.

도 3은 본 발명의 실시예에 따른 디지털 위상 동기 장치의 블록 구성도.

도 4는 본 발명의 실시예에 따른 디지털 위상 동기 장치에서 홀드오버 제어 회로도.

도 5는 본 발명의 실시예에 따른 디지털 위상 동기 장치에서 홀드오버 제어 회로의 동작에 의한 신호 파형도.

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.

도 2는 본 발명이 적용되는 위상 동기화부의 모드 변경을 나타내는 도면로써, 프리런(freerun)210과 노멀 모드(normal mode)220과 홀드오버 모드(holdover mode)230으로 이루어진다. 프리런은 디지털 위상 동기 장치가 자체 클럭에 의해 발진하는 것이고, 노멀 모드는 외부 클럭을 공급받아 발진하는 것이고, 홀드 오버 모드는 상기 노멀 모드에서 발진하는 상태를 일정 시간 유지하는 것이다.

도 3은 본 발명의 실시예에 따른 디지털 위상 동기 장치의 블록 구성도로서, 기준 클럭 선택부110과 디지털 위상 동기화부120과 제어부300과 홀드오버 제어부310으로 구성된다.

도 4는 본 발명의 실시예에 따른 디지털 위상 동기 장치에서 홀드오버 제어 회로도로서, 노아 게이트410과 D플립플롭420으로 구성된다.

도 5는 본 발명의 실시예에 따른 디지털 위상 동기 장치에서 홀드오버 제어 회로의 동작에 의한 신호 파형도로서, 각 신호는 다음과 같다. 510신호는 기준 클럭의 에러 발생 여부를 나타내는 신호이고, 520신호는 플립플롭420에서 출력되는 신호이고, 530신호는 디지털 위상 동기화부120의 MS1으로 입력되는 신호이고, 540신호는 플립플롭420의 클리어단으로 인가되는 신호이다.

도 2 내지 도 5를 참조하여 본 발명의 실시예에 따른 디지털 위상 동기 장치에서 홀드오버를 제어하는 회로의 동작을 설명한다. 제어부300은 디지털 위상 동기 장치의 전반적인 동작을 제어하며, 공급되는 기준 클럭의 상태에 따라 기준 클럭 선택부110과 홀드오버 제어부310을 제어한다. 제어부300은 기준 클럭 선택부110으로 공급되는 기준 클럭에 이상이 발생한 경우 기준 클럭 선택부110으로 공급되는 기준 클럭을 교체한다. 또한, 제어부300은 상기 공급되는 기준 클럭을 교체하는 동안에 홀드오버 제어부310을 제어하여 디지털 위상 동기화부120을 홀드오버시킨다. 기준 클럭 선택부110은 제어부300의 제어하에 공급되는 기준 클럭을 선택하여 디지털 위상 동기화부120으로 공급한다. 디지털 위상 동기화부120은 MT9042B칩으로 구현될 수 있으며, 기준 클럭 선택부110으로부터 클럭을 공급받아 홀드오버 제어부310의 제어하에 노멀 상태 또는 홀드오버 상태로 동작한다. 홀드오버 제어부310은 제어부300의 제어하에 기준 클럭 선택부110으로 공급되는 클럭의 에러 발생 여부에 따라 디지털 위상 동기화부120을 제어한다. 홀드오버 제어부310은 도 4에 도시된 것과 같이 노아 게이트410과 D플립플롭420으로 구성된다. 노아 게이트(NOR GATE)410은 기준 클럭 선택부110으로 공급되는 클럭의 이상 유무에 대응되는 에러 검출 신호(err1∼errn)를 입력받아 노아 논리(NOR LOGIC)를 수행하여 그에 대응되는 신호를 D플립플롭420의 클럭단으로 출력한다. D플립플롭420은 하이신호(Vcc)를 입력단(D)으로 입력받고, 노아 게이트410으로부터 출력되는 신호를 클럭으로 인가받고, 제어부300으로부터 제어 신호를 클리어단(CLRN)으로 인가받는다. D플립플롭420은 상기 인가되는 클럭에 응답하여 입력된 신호를 출력단(Q)으로 출력한다.

기준 클럭 선택부110으로 공급되는 클럭이 정상적인 경우 홀드오버 제어부310은 노아 게이트410으로 하이 상태의 신호를 입력받고, D플립플롭420의 클리어단으로 하이 상태의 신호를 인가받는다. 따라서, 기준 클럭 선택부110으로 공급되는 클럭이 정상적인 경우 홀드오버 제어부310은 디지털 위상 동기화부120을 노멀 상태로 동작시킨다.

한편, 기준 클럭 선택부110으로 공급되는 클럭에 이상이 발생된 경우 홀드오버 제어부310은 노아 게이트410으로 로우 상태의 에러 검출 신호(errx)를 입력받아 D플립플롭420의 출력단(Q)으로 하이 상태의 신호를 출력한다. 따라서, 기준 클럭 선택부110으로 공급되는 클럭에 이상이 발생된 경우 홀드오버 제어부310은 디지털 위상 동기화부120을 홀드오버 상태로 동작시킨다. 즉, 기준 클럭 선택부110으로 공급되는 클럭에 발생된 에러가 정정되거나 상기 에러가 발생된 클럭을 대신하여 다른 클럭이 공급되기 전까지 홀드오버 제어부310은 디지털 위상 동기화부120을 홀드오버 상태로 동작시킨다. 홀드오버 제어부310은 기준 클럭 선택부110으로 공급되는 클럭에 이상이 발생되면, 디지털 위상 동기화부120을 제어하여 홀드오버 모드로 동작시킨다. 또한, 홀드오버 제어부310은 상기 에러가 발생된 클럭이 정상적으로 복구되거나 상기 에러가 발생된 클럭을 다른 정상 클럭으로 대치되면, 디지털 위상 동기화부120을 노멀 모드로 동작시킨다.

상술한 바와 같이 본 발명은 위상 동기 장치에 있어서 공급되는 클럭의 이상이 발생된 경우 정상적인 클럭으로 변경하는 과정에서 홀드오버를 수행하므로 위상 슬립 현상을 방지할 수 있다.

Claims

디지털 위상 동기 장치에서 홀드오버 제어 회로에 있어서,

공급되는 클럭의 이상 유무에 따라 공급되는 클럭을 선택하여 출력하는 기준 클럭 선택부와,

상기 기준 클럭 선택부으로부터 입력되는 클럭에 응답하여 동작하는 위상 동기화부와,

상기 기준 클럭 선택부로 공급되는 클럭의 이상 유무에 따라 위상 동기화부의 동작을 제어하는 홀드오버 제어부와,

상기 기준 클럭으로 공급되는 클럭의 이상 유무에 따라 상기 기준 클럭 선택부와 상기 홀드오버 제어부를 제어하는 제어부로 구성되는 것을 특징으로 하는 홀드오버 제어 회로.
제1항에 있어서, 홀드오버 제어부는,

상기 기준 클럭 선택부로 공급되는 클럭의 이상 유무에 대응되는 신호를 입력받는 노아 논리를 수행하고, 그에 대응되는 신호를 출력하는 노아 게이트와,

상기 노아 게이트로부터 출력되는 신호를 클럭으로 인가받고, 입력되는 신호를 상기 위상 동기화부로 출력하는 플립플롭으로 구현되는 것을 특징으로 하는 홀드오버 제어 회로.
제1항에 있어서,

상기 홀드오버 제어부는 상기 기준 클럭 선택부로 공급되는 클럭에 이상이 발생한 경우 상기 위상 동기화부를 홀드오버 모드로 동작하도록 제어하는 것을 특징으로 하는 홀드오버 제어 회로.
제3항에 있어서,

상기 홀드오버 제어부는 상기 기준 클럭 선택부로 공급되는 클럭에 발생한 에러가 정정되거나 상기 기준 클럭 선택부로 정상적인 클럭이 공급되는 경우 상기 위상 동기화부를 제어하여 홀드오버 모드를 노멀 모드로 전환하는 것을 특징으로 하는 홀드오버 제어 회로.
디지털 위상 동기 장치에서 홀드오버 제어 회로에 있어서,

공급되는 클럭의 이상 유무에 따라 공급되는 클럭을 선택하여 출력하는 클럭 선택부와,

상기 클럭 선택부로부터 클럭을 공급받아 동작하는 위상 동기화부와,

상기 클럭 선택부로 공급되는 클럭의 이상 유무에 따라 상기 클럭 선택부를 제어하여 상기 클럭 선택부로 정상적인 클럭이 공급되도록 제어하는 제어부와,

상기 클럭 선택부로 공급되는 클럭에 이상이 발생된 경우 상기 위상 동기화부의 동작을 홀드오버시키는 홀드오버 제어부로 구성되는 것을 특징으로 하는 디지털 위상 동기 장치에서 홀드오버 제어 회로.
제5항에 있어서,

상기 홀드오버 제어부는 상기 클럭 선택부로 공급되는 클럭에 에러가 발생된 경우 상기 위상 동기화부를 홀드오버시키고, 상기 클럭에 발생된 에러가 정정된 경우 또는 상기 에러가 발생된 클럭을 정상적인 클럭으로 대치한 경우 상기 위상 도익화부의 홀드오버를 해지하고, 일반적인 동작을 수행하도록 제어하는 디지털 위상 동기 장치에서 홀드오버 제어 회로.