KR20010053924A - 이중화시스템에서의 동기신호생성장치 - Google Patents

Abstract

본 발명은 이중화되어 구성되는 각 보드간의 동기신호를 동일하게 생성할 수 있도록 된 이중화시스템에서의 동기신호생성장치에 관한 것으로서, 동일한 구성으로 형성된 제1 및 제 2이중화보드를 구비하고, 이 제 1 및 제 2이중화보드에 소정의 클럭신호를 제공하는 클럭발생수단을 구비하여 구성되는 이중화시스템에 있어서, 상기 제 1 및 제 2이중화보드 각각은 상기 클럭발생수단으로부터 인가되는 클럭신호를 소정 단위로 분주하여 이중화보드의 동기신호를 생성하는 동기신호발생수단과, 자신의 상태정보를 상대측으로 송출하고 상대측으로부터 인가된 상대측 상태정보를 근거로 자신의 상태를 설정하는 이중화절체수단을 구비하여 구성되고, 상기 동기신호발생수단은 상기 이중화절체수단으로부터 인가되는 상태정보 및 카운터로부터 인가되는 신호를 근거로 그 출력신호레벨을 변화시켜 출력하는 D플립플롭과, 이 D플립플롭의 출력신호와 상기 클럭발생수단으로부터 인가되는 클럭신호가 입력단으로 인가되어 논리합연산처리하는 앤드게이트, 이 앤드게이트로부터 인가되는 신호를 소정단위로 분주시켜 동기신호를 생성하여 출력하는 분주회로, 상기 이중화절체수단으로부터 인가되는 신호를 근거로 인에이블되고, 상기 분주회로로부터 인가되는 동기신호를 상대측 이중화보드의 동기신호발생수단으로 전송함과 더불어, 상대측 동기신호발생수단으로부터 전송되어 온 동기신호를 수신하기 위한 신호송수신소자 및, 상기 신호송수신소자를 통해 출력되는 동기신호를 계수하여 소정횟수 이상 계수되는 경우 상기 D플립플롭으로 소정의 신호를 출력하는 카운터를 구비하여 구성된 것을 특징으로 한다.

Description

이중화시스템에서의 동기신호생성장치{Apparatus for synchronization signal making of dual-system}

본 발명은 이중화 시스템에 관한 것으로, 특히 이중화되어 구성되는 각 보드간의 동기신호를 동일하게 생성할 수 있도록 된 이중화시스템에서의 동기신호생성장치에 관한 것이다.

통상적으로 전송시스템, 교환시스템, 통신시스템 등에 있어서는 시스템의 신뢰성을 보장하기 위하여 같은 동작을 수행하는 두 개의 보드를 이용하는 이중화시스템을 적용하여 시스템을 구현하게 된다.

그리고, 이중화시스템에 있어서 동일한 동작을 수행하는 두 개의 보드 중 하나는 동작(active)보드로 동작하고, 다른 하나는 대기(stand-by)보드로 동작하게 되는 바, 실제적으로는 동작보드에 의해 통신서비스를 지원하다가, 통신시스템의 장애등으로 인하여 동작보드가 정상 동작을 할 수 없을 경우, 동작보드에 대한 권한을 대기보드에게 건네주어 통신서비스가 중단되는 것을 방지하게 된다.

또한, 일반적으로 이중화시스템에서는 해당 시스템의 클럭신호를 각 이중화보드로 인가하도록 하고, 각 이중화보드에서는 입력되는 클럭신호를 근거로 소정의 동기신호를 생성하여, 소정의 데이터를 처리하게 되는 바, 도1에 도시된 바와 같이, (A)와 같은 예컨대 32.768MHz의 클럭신호가 된 각 이중화보드로 인가하게 되는 경우, 각 이중화보드에서는 입력되는 클럭신호를 (B)와 같이 예컨대, 20ms단위로 분주하여 이로서 생성되는 신호를 해당 이중화보드의 동기신호로서 이용하게 된다.

그런데, 상기 이중화시스템에 있어서는, 이들 이중화보드의 장착이 동시에 이루어지는 확률은 희박하므로 각 이중화보드에서 클럭신호를 분주시켜 생성하는 동기신호는 그 분주시작 시점이 상이하게 되게 되는 바, 즉 제 1이중화보드는 도1의 (B)와 같은 동기신호를 생성하고, 제 2이중화보드는 도1의 (C)와 같은 동기신호를 생성하여 이중화보드간의 동기신호가 일치하지 않게 된다.

따라서, 제 1이중화보드를 통해 데이터처리동작을 수행하다가 제 1이중화보드의 이상등으로 인해 이중화절체되어 제 2이중화보드를 통해 데이터처리동작을 수행하는 경우, 제 1이중화보드와 제 2이중화보드에서 생성되는 동기신호의 상이함으로 인해 일부 데이터가 유실되거나 또는 데이터처리에 오류가 발생하는 등의 문제가 발생하게 된다.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 이중화시스템에서 제 1이중화보드의 동기신호를 근거로 제 2이중화보드의 동기신호를 생성하도록 하여 제 1이중화보드와 제 2이중화보드에서 생성되는 동기신호를 일치시킬 수 있도록 된 이중화시스템에서의 동기신호생성장치를 제공함에 그 목적이 있다.

도1은 일반적인 동기회로생성과정을 설명하기 위한 도면.

도2는 본 발명에 따른 이중화시스템의 구성을 개략적으로 나타낸 블록구성도이다.

도3은 도2에 도시된 동기회로(100,200)의 내부구성을 나타낸 블록구성도.

*** 도면의 주요 부분에 대한 부호의 설명 ***

10, 20 : 이중화보드, 11, 21 : 이중화절체회로,

30 : 클럭발생부, 100, 200 : 동기회로,

101,201 : 분주회로, 102,202 : 카운터,

103,203 : D 플립플롭,

AND : 앤드게이트, N : 낱게이트,

DRL : 전송소자, RCV : 수신소자.

상기 목적을 달성하기 위한 이중화시스템에서의 동기신호생성장치는, 동일한 구성으로 형성된 제1 및 제 2이중화보드를 구비하고, 이 제 1 및 제 2이중화보드에 소정의 클럭신호를 제공하는 클럭발생수단을 구비하여 구성되는 이중화시스템에 있어서, 상기 제 1 및 제 2이중화보드 각각은 상기 클럭발생수단으로부터 인가되는 클럭신호를 소정 단위로 분주하여 이중화보드의 동기신호를 생성하는 동기신호발생수단과, 자신의 상태정보를 상대측으로 송출하고 상대측으로부터 인가된 상대측 상태정보를 근거로 자신의 상태를 설정하는 이중화절체수단을 구비하여 구성되고, 상기 동기신호발생수단은 상기 이중화절체수단으로부터 인가되는 상태정보 및 카운터로부터 인가되는 신호를 근거로 그 출력신호레벨을 변화시켜 출력하는 D플립플롭과, 이 D플립플롭의 출력신호와 상기 클럭발생수단으로부터 인가되는 클럭신호가 입력단으로 인가되어 논리합연산처리하는 앤드게이트, 이 앤드게이트로부터 인가되는 신호를 소정단위로 분주시켜 동기신호를 생성하여 출력하는 분주회로, 상기 이중화절체수단으로부터 인가되는 신호를 근거로 인에이블되고, 상기 분주회로로부터 인가되는 동기신호를 상대측 이중화보드의 동기신호발생수단으로 전송함과 더불어, 상대측 동기신호발생수단으로부터 전송되어 온 동기신호를 수신하기 위한 신호송수신소자 및, 상기 신호송수신소자를 통해 출력되는 동기신호를 계수하여 소정횟수 이상 계수되는 경우 상기 D플립플롭으로 소정의 신호를 출력하는 카운터를 구비하여 구성된 것을 특징으로 한다.

즉, 상기한 바에 의하면, 이중화시스템에서 제 1이중화보드가 동작상태로 설정되는 경우, 이 제 1이중화보드에서 생성되는 동기신호를 근거로 제 2이중화보드의 동기신호를 생성하도록 하여 제 1이중화보드와 제 2이중화보드에서 생성되는 동기신호를 일치시킴으로써, 이중화절체시 이중화보드간 동기신호불일치로 인해 발생되는 데이터의 유실 및 데이터에러발생을 방지할 수 있게 된다.

이어, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

도2는 본 발명에 따른 이중화시스템의 구성을 개략적으로 나타낸 블록구성도이다.

도2에서, 참조번호 10과 20은 동일한 구성으로 이루어진 제 1 및 제 2이중화보드로서, 이는 이후에 설명할 클럭발생부(30)로부터 인가되는 클럭신호를 근거로제 1 및 제 2이중화보드내에 구비된 제 1동기회로(100) 및 제 2동기회로(200)에서 생성되는 동기신호를 근거로 데이터처리를 수행하게 된다.

또한, 상기 제 1 및 제 2이중화보드(10,20)는 각 보드내에 제 1이중화절체회로(11) 및 제 2이중화절체회로(11)를 각각 구비하여 구성되게 되는 바, 이 제 1이중화절체회로(11)와 제 2이중화절체회로(21)는 자신의 현재 상태정보를 상대측 이중화절체회로로 송출함과 더불어, 상대측 이중화절체회로로부터 인가되는 상대측의 보드상태정보를 근거로 자신의 상태를 자동으로 절체하도록 구성되어 있다.

한편, 상기 각 이중화보드의 동기회로(100, 200)는 상기 이중화절체회로(11,21)로부터 인가되는 상태정보를 근거로 동작상태로 설정된 이중화보드의 동기회로로부터 발생되는 동기신호를 이용하여 대기상대로 설정된 이중화보드의 동기신호를 생성하도록 구성되게 되는 바, 그 상세한 설명은 도3을 참조하여 설명한다.

도3은 도2에 도시된 동기회로(100,200)의 내부구성을 상세히 나타낸 도면으로, 이를 참조하여 이중화보드의 동기신호 생성동작을 설명한다.

여기서, 제 1동기회로(100)와 제 2동기회로(200)는 동일하게 구성되는 바, 제 1이중화보드(10)가 동작상태로 설정되는 경우, 제 1동기회로(100)의 구성을 주로 하여 설명한다.

우선, 제 1이중화보드(10)가 제 2이중화보드(20)보다 먼저 장착되는 등의 이유로 동작상태로 설정되게 되면, 제 1이중화보드(10)의 제 1이중화절체회로(11)에서는 소정의 제어신호, 즉 해당보드의 상태신호(동작상태신호)를 제1동기회로(100)의 제 1전송소자(DRL1) 및 제 1수신소자(RCV1)의 인에이블신호로 인가함과 더불어, 제 1D플립플롭(103)에 인가하게 되는 바, 제 1D플립플롭(103)은 제 1이중화절체회로(11)로부터 인가되는 동작상태신호를 근거로 하이신호 즉, "H"신호(이하 "H"라 칭함)를 제 1앤드게이트(AND1)로 출력하게 된다.

한편, 상기 제 1앤드게이트(AND1)는 상기 제 1D플립플롭(103)의 출력신호와 클럭발생부(30)로부터 인가되는 클럭신호, 예컨대 32.768MHz신호를 입력받아 논리합연산한 후 그 결과신호를 제 1분주회로(101)로 출력하게 되는데, 이때 제 1앤드게이트(AND1)로 인가되는 상기 제 1D플립플롭(103)의 출력신호가 "H"인 경우에만 클럭발생부(30)의 클럭신호가 제 1앤드게이트(AND1)를 통해 제 1분주회로(101)로 인가되게 된다.

그리고, 제 1분주회로(101)에서는 제 1앤드게이트(AND1)를 통해 인가되는 32.768MHz의 클럭신호(도1의 (A))를 소정 단위 예컨대, 20ms단위로 분주하여 동기신호(도1의 (B))를 생성하게 되는 바, 제 1분주회로(101)에서 생성된 동기신호는 제 1전송소자(DRL1)로 인가되고, 제 1전송소자(DRL1)에서는 제 1분주회로(101)로부터 입력되는 동기신호를 ECL신호로 변환, 예컨대, 입력되는 신호가 로우("L")인 경우에는 0V신호로 변환하고, 입력되는 신호가 하이("H")인 경우에는 5V신호로 변환하여 출력하되, 그 출력신호는 각각 정방향(+)과 부방향(-)으로 생성하여 출력하게 된다. 즉, 입력되는 하이("H")신호에 대해 정방향 출력신호는 +5V로 출력되고, 부방향 출력신호는 -5V로 출력되게 된다.

한편, 상기 제 1전송소자(DRL1)으로부터 ECL변환되어 출력되는 신호는 제 1수신소자(RCV1)과 제2 동기회로(200)의 제 2전송소자(DRL2) 및 제2수신소자(RCV2)의 입력으로 인가되게 된다.

이때, 상기 제1전송소자(DRL1)와 제 1수신소자(RCV1)는 제 1이중화절체제어회로(11)로부터 인가되는 신호에 의해 인에이블되게 되며, 제 1수신소자(RCL1)의 인에이블신호는 제 1이중화절체제어회로(11)로부터 인가되는 신호가 제 1낱게이트(N1)을 통해 인가된다. 따라서, 제 1이중화절체회로(11)로부터 제 1전송소자(DRL1)로 인에이블신호가 인가되어 온상태가 되는 경우, 제 1수신소자(RCV1)는 오프상태가 되며, 제 2동기회로(200)의 제 2전송소자(DRL2)는 오프상태가 되고, 제 2수신수자(ECL2)는 온상태가 되게 된다.

즉, 제 1분주회로(101)로부터 발생되어 제 1전송소자(DRL1)로 인가되는 동기신호는 제 2동기회로(200)의 제 2수신소자(RCV2)를 통해 제 2카운터(202)의 입력으로 인가되게 된다.

이어, 제 2카운터(202)에서는 제 2수신소자(DRL2)로부터 인가되는 동기신호를 카운트하여 소정 횟수, 예컨대 동기신호를 4번 계수하는 경우, "H"신호를 제 2D플립플롭(203)의 입력으로 인가하게 되는 바, 제 2D플립플롭(203)에서는 해당 보드 즉 제 2이중화보드(20)의 제 2이중화절체회로(21)로부터 인가되는 대기상태신호에 의해 "L"신호를 제 2앤드게이트(AND2)로 출력하다가 상기 제 2카운터(202)로부터 "H"신호가 인가되게 되면 "H"신호를 제 2앤드게이트(AND2)로 출력하게 된다.

한편, 제 2앤드게이트(AND2)는 상기 제 2D플립플롭(203)으로부터 인가되는 신호와 클럭발생부(30)로부터 인가되는 클럭신호를 논리연산하여 그 출력신호를 제2분주회로(201)의 입력으로 인가하게 되는데, 이때, 제 2D플립플롭(203)으로 인가되는 신호가 "H"인 경우 클록발생부(30)로부터의 인가되는 32.768MHz의 클록신호가 제 2분주회로(201)로 입력되게 된다.

그리고, 제 2분주회로(201)에서는 제 2D플립플롭(203)으로부터 인가되는 신호를 근거로 제 2앤드게이트(AND2)로부터 인가되는 클럭신호를 20ms단위로 분주하여 소정의 동기신호를 생성하게 된다.

즉, 상기 실시예에 의하면, 이중화시스템에서 제 1이중화보드가 동작상태로 설정되는 경우, 이 제 1이중화보드에서 생성되는 동기신호를 근거로 제 2이중화보드의 동기신호를 생성하도록 함으로써, 제 1이중화보드와 제 2이중화보드에서 생성되는 동기신호를 일치시킬 수 있게 된다.

따라서, 본 발명에 의하면, 이중화시스템에서 이중화보드간의 동기신호를 일치시킴으로써, 이중화절체시 이중화보드간 동기신호불일치로 인해 발생되는 데이터의 유실 및 데이터에러발생을 방지할 수 있게 된다.

한편, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형 실시할 수 있다.

이상 설명한 바와 같이 본 발명에 의하면, 이중화시스템에서 제 1이중화보드가 동작상태로 설정되는 경우, 이 제 1이중화보드에서 생성되는 동기신호를 근거로 제 2이중화보드의 동기신호를 생성하도록 하여 제 1이중화보드와 제 2이중화보드에서 생성되는 동기신호를 일치시킴으로써, 이중화절체시 이중화보드간 동기신호불일치로 인해 발생되는 데이터의 유실 및 데이터에러발생을 방지할 수 있게 된다.

Claims (5)

1. 동일한 구성으로 형성된 제1 및 제 2이중화보드를 구비하고, 이 제 1 및 제 2이중화보드에 소정의 클럭신호를 제공하는 클럭발생수단을 구비하여 구성되는 이중화시스템에 있어서,

   상기 제 1 및 제 2이중화보드 각각은 상기 클럭발생수단으로부터 인가되는 클럭신호를 소정 단위로 분주하여 이중화보드의 동기신호를 생성하는 동기신호발생수단과, 자신의 상태정보를 상대측으로 송출하고 상대측으로부터 인가된 상대측 상태정보를 근거로 자신의 상태를 설정하는 이중화절체수단을 구비하여 구성되고,

   상기 동기신호발생수단은 상기 이중화절체수단으로부터 인가되는 상태정보 및 카운터로부터 인가되는 신호를 근거로 그 출력신호레벨을 변화시켜 출력하는 D플립플롭과, 이 D플립플롭의 출력신호와 상기 클럭발생수단으로부터 인가되는 클럭신호가 입력단으로 인가되어 논리합연산처리하는 앤드게이트, 이 앤드게이트로부터 인가되는 신호를 소정단위로 분주시켜 동기신호를 생성하여 출력하는 분주회로, 상기 이중화절체수단으로부터 인가되는 신호를 근거로 인에이블되고, 상기 분주회로로부터 인가되는 동기신호를 상대측 이중화보드의 동기신호발생수단으로 전송함과 더불어, 상대측 동기신호발생수단으로부터 전송되어 온 동기신호를 수신하기 위한 신호송수신소자 및, 상기 신호송수신소자를 통해 출력되는 동기신호를 계수하여 소정횟수 이상 계수되는 경우 상기 D플립플롭으로 소정의 신호를 출력하는 카운터를 구비하여 구성된 것을 특징으로 하는 이중화시스템에서의 동기신호생성장치.
2. 제 1항에 있어서,

   상기 D플립플롭은 상기 이중화절체수단으로부터 해당 이중화보드의 동작상태신호가 인가되는 경우 하이신호를 출력하는 것을 특징으로 하는 이중화시스템에서의 동기신호생성장치.
3. 제 1항에 있어서,

   상기 D플립플롭은 상기 이중화절쳬수단으로부터 해당 이중화보드의 대기상태신호가 인가되는 경우, 로우신호를 출력하다가 상기 카운터로부터 소정의 신호가 입력되면 하이신호를 출력하도록 구성된 것을 특징으로 하는 이중화시스템에서의 동기신호생성장치.
4. 제 1항에 있어서,

   상기 신호송수신소자는 상기 분주회로로부터 인가되는 동기신호를 전송하기 위한 전송소자와, 전송소자로부터 출력되는 동기신호를 수신하기 위한 수신소자로 구성되며, 상기 전송소자는 상기 이중화절체수단으로부터 인가되는 신호에 의해 인에이블되며, 상기 수신소자의 인에이블신호는 상기 이중화절체수단으로부터 인가되는 신호가 낱(NOT)게이트를 통해 인가되는 것을 특징으로 하는 이중화시스템에서의 동기신호생성장치.
5. 제 4항에 있어서,

   상기 전송소자는 이중화절체회로로부터 해당 이중화보드의 동작상태신호가 인에이블신호로서 입력되는 경우 온상태로 되는 것을 특징으로 하는 이중화시스템에서의 동기신호생성장치.