KR960007581B1 - 광수신부에서의 클럭 이중화 회로장치 - Google Patents

광수신부에서의 클럭 이중화 회로장치 Download PDF

Info

Publication number
KR960007581B1
KR960007581B1 KR1019930003774A KR930003774A KR960007581B1 KR 960007581 B1 KR960007581 B1 KR 960007581B1 KR 1019930003774 A KR1019930003774 A KR 1019930003774A KR 930003774 A KR930003774 A KR 930003774A KR 960007581 B1 KR960007581 B1 KR 960007581B1
Authority
KR
South Korea
Prior art keywords
clock
frame
time constant
time
generating means
Prior art date
Application number
KR1019930003774A
Other languages
English (en)
Other versions
KR940023302A (ko
Inventor
문관성
황일현
Original Assignee
대우통신 주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신 주식회사, 박성규 filed Critical 대우통신 주식회사
Priority to KR1019930003774A priority Critical patent/KR960007581B1/ko
Publication of KR940023302A publication Critical patent/KR940023302A/ko
Application granted granted Critical
Publication of KR960007581B1 publication Critical patent/KR960007581B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q1/00Details of selecting apparatus or arrangements
    • H04Q1/18Electrical details
    • H04Q1/30Signalling arrangements; Manipulation of signalling currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Optical Communication System (AREA)

Abstract

내용 없음.

Description

광수신부에서 클럭 이중화 회로장치
제1도는 통상적인 광수신부에서의 클럭 이중화 회로장치의 블럭도.
제2도는 제1도에서 각부에 타이밍도.
제3도는 제1도에서 선택부의 동작기능 설명도.
제4도는 본 발명의 광수신부에서의 클럭 이중화 회로장치의 블럭도.
제5도는 제3도의 각부의 타이밍도.
제6도는 제3도에서 선택부의 동작기능 설명도.
* 도면의 주요부분에 대한 부호의 설명
10,40 : 클럭 및 프레임 추출부 20,80 : 선택부
30,90 : 분주회로부 50 : 시스템 클럭 및 프레임 발생부
60 : 제1시정수 발생부 70 : 제2시정수 발생부
본 발명은 전전자 교환기 시스템에 관한 것으로, 특히 전전자 교환기 시스템내의 공간분할 스위치부로부터 수신되는 광직렬 데이타열에 대해 안정된 클럭 및 프레임신호를 추출하여 시스템 클럭으로 이용하는 광수신부에서의 클럭 이중화 회로장치에 관한 것이다.
통상적으로 전전자 교환기 시스템내의 공간분할 스위치부의 광송신부로부터 수신되는 직렬 데이타열은 안정되지 못한다. 즉, 프레임 정보 위상이 양측에서 약간 일치하지 않는 경우가 발생한다.
이와 같은 현상이 발생되는 요인은 전화가입회선이 많아질수록 공간분할 스위치부의 광송신부와 광수신부간의 거리가 멀어지고, 따라서 양쪽의 광케이블의 길이가 달라져 전송 지연의 영향을 받기 때문이다.
또다른 원인으로 직렬 데이타열을 수신하여 전기신호로 변환하는 반도체 칩 자체의 지연 차이현상 때문이다.
이와 같은 현상을 보상하기 위해서는 각각의 프레임신호를 양측이 서로 공유해야 하며 또한 항상 동일한 클럭선택상태를 유지하여 전전자 교환기내의 다른 블럭인 시분할 스위치부로 동일한 위상 또는 소정의 제한된 범위의 위상차를 갖는 클럭 및 프레임신호를 제공해야 한다.
그러나, 이와같은 이중화 장치로 구현되었다 하더라도 클럭을 선택하여 이용하고 있는 제1장치의 전원을 갑자기 차단한다거나 또한 어떠한 하드웨어의 장애가 발생하였을 때, 현재 이용하고 있는 장치가 아닌 제2장치가 이를 인식한 후, 제1장치에서 선택하고 있는 클럭 상태를 제2장치에서 추출된 클럭 및 프레임으로 변경하여 이용하고 있다.
그러나 이때, 순간적인 클럭 동작이 중단하며 또한 프레인신호의 변화가 발생하여 시분할 스위치부로 송출하는 클럭의 일시적인 흔들림이 발생하고, 결국 일시적인 프레임신호의 변화에 의한 1프레임 동안의 불안정한 상태가 발생하게 된다.
따라서, 전원차단 및 하드웨어 장애에 의한 일시적인 서비스 중단이 발생한다는 문제점이 있으며, 또한 데이타 정보의 서비스가 진행중인 경우는 전송유실이 발생된다는 문제점이 있다.
이러한 문제점을 첨부한 도면을 참조하여 상세히 설명한다.
제1도를 참조하면, 공간분할 스위치부의 광송신부로부터 직렬 데이타열을 수신하여 비드 클럭 및 프레임 신호를 추출하는 클럭 및 프레임 추출부(10)와 이중화로 구현된 하드웨어장치에서, 제1장치에서 추출된 클럭 및 프레임신호와 제2장치에서 추출된 클럭과 프레임신호를 선택하는 선택부(20)와, 수신 직렬 데이타열에서 병렬로 변환되는 데이타를 처리하기 위한 클럭을 생성하여 시분할 스위치부로 전달하는 분주회로부(30)를 포함하는 종래의 광수신부에서의 클럭 이중화 회로장치가 도시되어 있다.
제2도를 참조하면, 제1도의 각 부에 대한 타이밍도로써, 선(100) 및 (110)은 제1장치 및 제2장치의 전원을 나타낸다.
선(120)은 상기 클럭 및 프레임 추출부(10)로 수신되는 직렬 데이타열이며, 선(130) 및 (140)은 클럭 및 프레임 추출부(10)을 통과한 즉, 수신 직렬 데이타를 동시시켰던 비트 클럭 및 프레임신호를 추출한 이중화 장치에서 제1장치의 신호이다.
또 선(150) 및 (160)은 제2장치에서 제공하는 클럭 및 프레임신호를 나타낸다. 제2장치의 클럭 및 프레임신호에서 선(110)의 P1(로직하이에서 로직로우로 하강하는 위치)과 같이 제2장치의 전원을 차단하면, 즉, 제2장치에 어떤 하드웨어 장애가 발생하면 선택부(20)에서의 선택은 선(190)과 같은 제1선택상태(선(100))로 변경한다.
이때, 선택부(20)에서의 출력은 제2장치로부터의 장애상태를 인식하여 선택상태를 변경할 때까지 순간적인 중단상태가 선(180)에서 P4와 같이 존재하며, 또한 선택변경에 따른 일시적인 프레임신호의 주기변화가 선(210)에서 주기(T1+t)와 같이 t가 더하여 발생하게 된다.
결국 제1장치와 제2장치에서 각각 추출된 프레임신호의 위상차가 t만큼 프레임신호 주기의 변화가 발생한다.
제3도는 제1도의 선택부의 동작기능을 설명하는 도면이다. 현재 제1장치를 선택하여 동작하는 경우, 제1장치의 하드웨어가 정상이고, 제2장치의 하드웨어가 정상이면 변경없이 그대로 진행되는 것을 나타내며, 현재 제2장치를 선택하여 동작하는 경우, 제1장치의 하드웨어가 비정상이고, 제2장치의 하드웨어가 정상인 경우에는 변경없이 그대로 진행하는 것을 나타내고 있다.
다른 6가지 경우도 이와 동일한 방법으로 이해할 수 있을 것이다.
전술한 바와 같이, 종래의 광수신부에서의 클럭 이중화 회로장치에서는 전원차단 및 하드웨어 장애로 인한 클럭 및 프레임의 변화를 제거하여 안정한 클럭 및 프레임을 발생하는 특정한 장치가 없어 현재 전전자 교환기로부터 제공받고 있는 각종 서비스의 불안정 또는 서비스 중단 및 데이타 유실을 초래하는 문제점이 있다.
따라서, 본 발명의 목적은 광수신부에서의 클럭 이중화 회로에서 제1장치 및 제2장치에 장애요소가 발생하더라도 상대장치(제1장치 및 제2장치)에서 동시에 장애가 발생되지 않는 한 항상 안정된 클럭 및 프레임 신호를 제공하여 전전자 교환기 시스템에서 제공하는 각종 서비스 및 데이타를 손실없이 운용자에게 제공하는 데 있다.
본 발명에 따르면, 공간분할 스위치부의 광송신부로부터 수신되는 직렬 데이타신호에 응답하여 안정된 클럭 및 프레임을 출력하기 위한 광수신부에서의 클럭 이중화 회로장치는 공간분할 스위치부의 광송신부로부터 직렬 데이타열을 수신하여 비트 클럭 및 프레임신호를 추출하는 클럭 및 프레임 추출부에 응답하여 소정의 주파수로 분주하여 시분할 스위치부로 소정의 클럭을 제공하는 분주회로부를 포함하는 클럭 이중화 회로 장치에 있어서, 전원공급시나 하드웨어 장애상태 해제시에 소정의 시간(t1)동안 로직로우레벨을 유지하는 제1 및 제2시정수 발생수단과 ; 상기 제1시정수 발생수단의 시정수 시간(t1) 동안에 상기 클럭 및 프레임 추출부에 응답하는 프레임신호에 위상을 동기시키며, 시정수 시간(t1)동안에 상기 클럭 및 프레임 추출부에 응답하는 프레임신호에 위상을 동기시키며, 시정수 시간(t1) 이후에는 상기 분주회로에서 궤환하는 프레임신호에 동기시켜 출력하는 시스템 클럭 및 프레임 발생수단과 ; 상기 제2시정수 발생수단의 시정수 시간(t2) 동안에는 상기 이중화 회로장치 중 제2장치에서 제공하는 클럭 및 프레임 신호에 동기시키며, 상기 시정수 시간(t2)이후에는 상기 시스템 클럭 및 프레임 발생수단에 응답하는 신호에 동기되어 출력하는 선택수단을 더 포함한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
우선 제4도를 참조하면, 본 발명의 바람직한 실시예는 클럭 및 프레임 추출부(40), 시스템 클럭 및 프레임 발생부(50), 제1시정수 발생부(60), 제2시정수 발생부(70), 선택부(80) 및 분주회로(90)로 이루어진다.
클럭 및 프레임 추출부(40) 및 분주회로(90)는 제1도에서 설명한 기능과 동일하며, 제1시정수 발생부(60)는 전원 공급시 또는 하드웨어 장애상태 해제시에 일정한 시간(1)동안 로직로우상태를 유지하도록 구성된다.
또한 시스템 클럭 및 프레임 발생부(50)는 제1시정수 발생부(60)에서의 시정수 시간(t1)동안에는 클럭 및 프레임 추출부(40)에서 제공하는 프레임신호에 위상이 맞는 프레임 신호를 재생하여 출력하고, 시정수 시간(t1) 이후에는 분주회로(90)로부터의 프레임신호에 위상이 맞는 프레임신호를 재생하여 출력하도록 구성된다.
또한, 제2시정수 발생부(70)는 제1시정수 발생부(60)와 동일한 목적으로 구성된다.
선택부(80)는 제2시정수 발생부(70)에서의 시정수 시간(t2) 동안에는 상대편 장치(제2장치)에서 제공하는 클럭 및 프레임신호를 선택하고, 시정수 시간(t2) 이후에는 자기장치(제1장치)의 클럭 및 프레임신호를 선택하도록 구성된다.
이제 제4도를 참조하여 본 발명의 바람직한 실시예의 일련의 동작을 살펴보면, 이중화 회로장치로 구현된 전전자 교환기 시스템내의 공간분할 스위치부의 광송신부로부터 직렬 데이타열을 수신하여 전기신호로 변환된 신호는 클럭 및 프레임 추출부(40)에서 클럭 및 프레임 신호를 추출하여 시스템 클럭 및 프레임 발생부(50)로 인가한다.
이때 시스템 클럭 및 프레임 발생부(50)에서는 제1시정수 발생부(60)에서의 시정수 시간(t1) 동안에는 클럭 및 프레임 추출부(40)로부터의 프레임신호에 위상이 맞는 프레임신호를 재생하여 선택부(80) 및 이중화 회로에서 제2장치로 송출하고, 시정수 시간(t1) 이외의 시간동안에는 분주회로(90)로부터의 프레임신호에 위상이 맞는 프레임 신호를 재생하여 선택부(80)로 송출한다.
또한, 선택부(80)는 제2시정수 발생부(70)에서의 시정수 시간(t2) 동안에는 제2장치로부터 제공하는 클럭 및 프레임신호를 선택하고, 또 시정수 시간(t2) 이후에는 제1장치의 클럭 및 프레임신호를 선택하여 분주회로(90)로 송출한다.
이때 제1시정수 발생부(60) 및 제2시정수 발생부(70)는 전원 및 하드웨어 경보신호를 입력으로 하여 전원이 차단상태에서 공급상태로 변할때나 장애경보신호가 발생하여 소멸시 일정시간 동안(t1, t2) 로직로우 상태를 유지하고, 그 이후에는 로직하이상태를 유지한다.
본 발명의 바람직한 실시예에서는, t2는 t보다 최소한 12μsec(1프레임 주기) 이상 길게 하고 있다.
이에 따라, 분주회로(90)로 입력되는 신호는 8XT 주기를 갖는 클럭으로 분주하여 시분할 스위치부로 송출한다.
또한 이 분주회로(90)에서 제공하는 프레임신호를 시스템 클럭 및 프레임 발생부(50)로 송출하여, 시정수 시간(t1)이 경과한 후에 분주회로(90)에서 제공하는 프레임신호에 동기하여 프레임신호를 재생한다.
그러나, 이미 분주회로(90)의 프레임신호는 시정수 시간(t1)동안 추출 프레임에 동기되어 있기 때문에 시간(t1)이 경과한 후에도 프레임신호의 변화는 없게 된다.
제5도는, 제4도의 각 부의 타이밍도를 나타낸 것으로서, 제1장치의 하드웨어 전원이 공급되었을 때 제1시정수 발생부(60)의 시정수가 해제되었을 때, 제2시정수 발생부(70)의 시정수가 해제되어 안정된 상태가 되었을 때, 또한 이 상태에서 제2장치의 전원이 갑자기 중단되었을때 각각에 대한 타이밍의 변화를 나타낸다.
예를 들면, 선(320)에서 보는 바와 같이 제2장치의 전원이 공급되어 있는 상태에서 선(310)의 제1장치의 전원을 공급하면 클럭 및 프레임 추출부(40)에서는 선(340) 및 (350)와 같은 클럭과 프레임신호가 추출되어, 제1시정수 발생부(60) 및 제2시정부 발생부(70)에서는 선(360) 및 (420)에 도시된 바와 같이 각각 t1 및 t2만큼 로직로우인 신호를 발생시킨다.
그러나, 선(400) 및 (410)에서 도시된 바와 같이 제2장치에서 이미 안정된 클럭 및 프레임 신호가 입력되고 있으므로, 선택부(80)에서는 시간(t2) 동안에 선(430) 및 (440)와 같이 제2장치에서 제공하는 클럭 및 프레임신호를 선택하고, 분주회로(90)에서 8XT 주기를 갖는 클럭을 시분할 스위치부로 송출한다.
또한, 분주회로(90)에서 제공하는 프레임신호(선(370))를 시스템 클럭 및 프레임 발생부(50)로 송출하며 시간(t1)이 경과한 후 이 분주회로(90)에서 송출된 프레임신호에 동기된 프레임신호를 재생하여 선택부(80)로 송출하며 시간(t2)이 경과한 후에는 선(440)과 같은 프레임신호가 선택된다.
따라서, 본 발명의 바람직한 실시예는, 전원이 공급되면 일단 제2장치에서 제공하는 프레임에 동기를 맞추어 저장하고, 안정이 되면 저장된 프레임을 기준신호로 동작하도록 한다.
이와 같은 상태에서 제2장치의 전원을 차단하거나 하드웨어 장애상태가 발생하더라도 현재 작동하는 제1장치의 동작에는 어떠한 클럭 흔들림이나 프레임 주기의 변화도 발생하지 못한다.
제6도는, 제3도에서 설명한 내용과 유사하다. 따라서, 다소의 경우만 선택하여 설명한다.
현재, 제1장치를 선택하여 동작하는 중, 제2시정수 발생부(70)의 동작상태에서 제1장치의 하드웨어 경보상태가 정상이고, 제2장치의 하드웨어 경보상태가 정상인 경우는 제2장치를 선택하며, 제1장치를 선택하여 동작하는 중, 제2시정수 발생부(70)의 동작해제상태에서 제1장치의 하드웨어 경보상태가 정상이고, 제2장치의 하드웨어 경보상태가 정상이면 변경하지 않고 그 상태를 유지하여 동작함을 나타낸다.
이와 같이, 본 발명의 바람직한 실시예는 제2시정수 발생수(70)의 소정시간(시정수 시간(t2))이 경과하면 광수신부에서의 클럭과 프레임은 안정된 상태가 되며, 이 상태에서 상대장치, 즉, 제2장치의 하드웨어 장애가 발생하더라도 자기장치, 즉, 제1장치에서 발생되는 클럭과 프레임의 변화가 전혀 발생하지 않는다.
따라서, 클럭 발생부의 하드웨어 절체시 및 상대측 장애발생시에도 현재 전전자 교환기가 제공하는 각종 서비스는 전혀 중단현상이 발생하지 않으며, 또한 데이타 유실현상도 발생치 않는 효과가 있다.

Claims (1)

  1. 공간분할 스위치의 광송신부로부터 직렬 데이타열을 수신하여 비트 클럭 및 프레임신호를 추출하는 클럭 및 프레임 추출부(10)에 응답하여 소정의 주파수로 분주하여 시분할 스위치부로 소정의 클럭신호를 제공하는 분주회로부(90)를 포함하는 광수신부에서의 클럭 이중화 회로장치에 있어서, 전원공급시나 하드웨어 장애상태 해제시에 소정의 시간(t1) 동안 로직로우레벨을 유지하는 제1 및 제2시정수 발생수단(60)(70)과 ; 상기 제1시정수 발생수단(60)의 시정수 시간(t1)동안에 상기 클럭 및 프레임 추출부(40)에 응답하는 프레임신호에 위상을 동기시키며, 시정수 시간(t1) 이후에는 상기 분주회로(90)에서 궤환하는 프레임신호에 위상 동기시켜 출력하는 시스템 클럭 및 프레임 발생수단(50)과 ; 상기 제2시정수 발생수단(70)의 시정수 시간(t2) 동안에는 상기 이중화 회로장치 중 제2장치에서 제공하는 클럭 및 프레임신호에 동기시키며, 상기 시정수 시간(t2) 이후에는 상기 시스템 클럭 및 프레임 발생수단(50)에 응답하는 신호에 동기되어 출력하는 선택수단(80)을 더 포함함을 특징으로 하는 광수신부에서의 클럭 이중화 회로장치.
KR1019930003774A 1993-03-12 1993-03-12 광수신부에서의 클럭 이중화 회로장치 KR960007581B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930003774A KR960007581B1 (ko) 1993-03-12 1993-03-12 광수신부에서의 클럭 이중화 회로장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930003774A KR960007581B1 (ko) 1993-03-12 1993-03-12 광수신부에서의 클럭 이중화 회로장치

Publications (2)

Publication Number Publication Date
KR940023302A KR940023302A (ko) 1994-10-22
KR960007581B1 true KR960007581B1 (ko) 1996-06-05

Family

ID=19352077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930003774A KR960007581B1 (ko) 1993-03-12 1993-03-12 광수신부에서의 클럭 이중화 회로장치

Country Status (1)

Country Link
KR (1) KR960007581B1 (ko)

Also Published As

Publication number Publication date
KR940023302A (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
CA2056046C (en) Interface circuit between a plurality of transmission line and a high bit rate data terminal equipment
KR960007581B1 (ko) 광수신부에서의 클럭 이중화 회로장치
US7599460B2 (en) Transmitting apparatus
JP2543138B2 (ja) 網同期装置および網同期方法
KR100406863B1 (ko) 다중컴퓨터 시스템의 클럭 생성장치
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
KR0134253Y1 (ko) 외부 동기 클럭원 수신 장치
US20060083516A1 (en) Optical signal receiver and optical space transmission system
KR950003655B1 (ko) 전전자 교환기의 망동기 입력 기준 클럭 선택 및 분주회로
KR0125210Y1 (ko) 디지탈 시스템에서의 여러 동기 타이밍 발생회로
JP2864703B2 (ja) 光伝送路の二重化方式
JPH0595305A (ja) 信号中継装置
JP2929837B2 (ja) 信号同期回路
KR100257344B1 (ko) 디지탈 피엘엘 회로
JP2713004B2 (ja) クロック供給方式
JP2596318B2 (ja) 伝送装置
KR930005604B1 (ko) 수평동기신호 일치화회로
KR100257253B1 (ko) 교환기의 망동기 장치
KR20010053924A (ko) 이중화시스템에서의 동기신호생성장치
KR20030003944A (ko) 이중화된 클럭 공급원의 클럭 안정화 장치
KR100397336B1 (ko) 전송시스템의 멀티프레임펄스 안정화장치
JPH0347615B2 (ko)
KR100238540B1 (ko) 전용망을 가지는 교환기의 동기 클럭 발생회로
KR100198418B1 (ko) 광대역 회선 분재 시스템에 적용되는 기준 동기원의 선택 제어 방법
JPH01316043A (ja) 通信システムの同期クロック供給制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020603

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee