KR0143971B1 - 이중화 시스템 및 그 운용방법 - Google Patents

Abstract

본 발명은 이중화 시스템 및 그 운용방법에 관한 것으로, 마스터회로간에 상대편의 클럭을 감시하여 클럭이 정상적으로 공급되지 않은 경우 신속히 이중화 절체함과 동시에 마스터회로 상호간을 공통 접속시키고 슬레이브회로와 마스터회로간의 접속을 이중화 함으로써 마스터회로와 슬레이브회로간의 데이터송수신을 안전하게 할 수 있다.

Description

이중화 시스템 및 그 운용방법

제 1도는 종래의 이중화 시스템 구성도.

제 2도는 제 1도에 도시된 마스터회로를 설명하기 위한 블록도.

제 3도는 본 발명에 따른 이중화 시스템의 구성도.

제 4도는 제 3도에 도시된 마스터회로를 설명하기 위한 블록도.

*도면의 주요부분에 대한 부호의 설명

10a, 10b, 40a, 40b:마스터회로 20a∼20n, 50a∼50n:슬레이브회로

1, 41:클럭생성부 2, 42:SIO

3:버스송수신부 15, 16, 35, 36:통신케이블

43:버스송수신부 44:버스수신부

45:상대 클럭감시부 L1∼L5:프린트배선

B1∼B4:회로기관

본 발명은 이중화 시스템에 관한 것으로, 특히 마스터회로간에 상대편의 클럭을 감시하여 클럭이 정상적으로 공급되지 않는 경우 신속히 이중화 절체함과 동시에 마스터회로 상호간을 공통 접속시키고, 슬레이브회로와 마스터회로간의 접속을 이중화 함으로써 마스터회로와 슬레이브회로 간의 데이터송수신을 안전하게 할 수 있도록 하는 이중화 시스템 및 그 운용방법에 관한 것이다.

종래의 이중화 시스템은 제1도에 도시된 바와 같이 마스터회로(10a, 10b)와 슬레이브회로(20a∼20n)를 구비하여 이루어 진다. 마스터회로(10a, 10b)중의 하나는 엑티브상태로 동작하고 다른 하나는 스탠바이 상태로 동작하며, 엑티브상태의 마스터회로가 슬레이브회로(20a∼20n)측과 데이터를 송수신하는 중에 장애가 발생되면 스탠바이 상태에 있던 마스터회로를 엑티브상태로 전환시켜 슬레이브회로(20a∼20n)와의 데이터송수신을 계속 진행한다. 제1도에서, 마스터회로(10a, 10b)는 회로기판(B1)상에 설치되고 이들 각각은 프린트배선(printed wire:L1, L2)을 통해 통신 케이블(15,16)에 접속되며, 슬레이브회로(20a∼20n)는 회로기판(B2)상에 설치되고 프린트배선(L3)을 통해 상호 접속됨과 동시에 통신 케이블(15, 16)에 접속된다. 마스터회로(10a, 10b)의 각각에는 제2도에 도시된 바와 같이 클럭생성부(1), SIO(Serial Input Output: 2) 및 버스송수신부(3)를 구비한다. 클럭생성부(1)는 클럭(CK)과 프레임 동기신호(FS)를 발생하여 버스송수신부(3)측으로 출력하고, SIO(2)는 버스송수신부(3)로부터 공급된 수신 데이터(RXD)를 수신하여 마스터 회로에 구비된 프로세서(도면에 도시하지 않음) 측으로 전달함과 동시에 프로세서로부터 공급된 송신 데이터(TXD)를 버스송수신부(3)측으로 출력하며, 버스송수신부(3)는 프로세서로부터 공급된 엑티브신호에 따라 클럭(CK) 및 프레임동기신호(FS)를 프린트 배선(L1, L2)측으로 출력하고 프린트배선(L1, L2)과 SIO(2)간에 입출력되는 송수신데이터(TXD, RXD)를 전달한다.

즉, 마스터회로(10a, 10b)의 각각은 프린트배선(L1, L2), 통신케이블(15, 16) 및 프린트배선(L3)을 통해 슬레이브회로(20a∼20n)측으로 클럭(CK)과 프레임동기신호(FS)를 출력함과 동시에 슬레이브회로(20a∼20n)측과 데이터를 송수신한다. 마스터회로(10a, 10b) 중 엑티브상태인 마스터회로가 자신의 클럭생성부(1)에서 생성한 클럭(CK) 및 프레임 동기신호(FS)를 버스송수신부(3)를 통해 슬레이브회로(20a∼20n)들에게 공급할때, 스탠바이상태인 마스터회로가 자신의 클럭생성부(1)에서 클럭(CK) 및 프레임동기신호(FS)를 송신하여 버스송수신부(3)측으로 출력하더라도 엑티브신호가 비활성화된 상태이므로 송신하지 못하는 상태에 있게 된다.

이와 같은 이중화 시스템은 마스터회로(10a, 10b) 상호간에 상대편 클럭(CK)을 감시할 수 없이 엑티브상태인 마스터회로가 슬레이브회로(20a∼20n)들에게 클럭(CK)을 공급하면서 데이터 송수신하는 중에 장애가 발생되어 클럭(CK)공급이 중단되는 경우 스탠바이상태인 마스터회로는 클럭(CK)의 공급중단을 인지 할 수 없게 되므로 신속하게 이중화 절체할 수 없는 문제점이 있다. 또한, 마스터회로(10a, 10b)에 연결된 통신케이블(15, 16)이 탈장되거나 장애발생되는 경우 슬레이브회로(20a∼20n)와의 데이터송수신을 원할히 할 수 없게 되는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 마스터회로간에 상대편의 클럭을 감시하여 클럭이 정상적으로 공급되지 않는 경우 신속히 이중화 절체함과 동시에 마스터회로 상호간을 공통 접속시키고 슬레이브회로와 마스터회로간의 접속을 이중화 함으로써 마스터회로와 슬레이브회로간의 데이터송수신을 안전하게 할 수 있도록 하는 이중화 시스템 및 그 운용방법을 제공하는 데 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명의 특징은, 이중화 시스템에 있어서, 다수의 마스터회로를 상호 접속하고, 상호 접속된 상기 마스터회로를 다수의 통신케이블을 통해 다수의 슬레이브회로에 접속하여, 상기 마스터회로와 슬레이브회로가 상기 통신케이블을 통해 상호 통신하되; 상기 마스터회로의 각각은, 액티브 상태인 상대편 마스터회로가 상기 슬레이브회로에 대하여 통신을 진행하는 중에 해당 상대편 마스터회로의 클럭 정상 출력 여부를 감시하여 상대편 마스터회로의 클럭이 정상 출력되지 않으면 자신의 회로를 액티브 상태로 전환시켜 상기 슬레이브 회로에 대하여 통신케하는 수단을 구비하는데 있다.

본 발명의 다른 특징은, 스탠바이상태인 제1 마스터회로가 엑티브상태인 제2 마스터회로의 정상클럭출력여부를 감시하는 제1과정, 상기 제2마스터회로가 클럭을 정상적으로 출력하지 않으면 상기 제1 마스터회로가 자신의 프로세서측에 경보신호를 출력하여 엑티브상태로 전환하는 제2과정 및, 엑티브상태로 전환된 상기 제1 마스터회로가 클럭을 출력함과 동시에 데이터송수신하는 제3과정을 포함하는데 있다.

이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

제3도는 본 발명에 따른 이중화 시스템의 구성도이며, 제4도는 제3도에 도시된 마스터회로를 설명하기 위한 블록도이다.

본 발명에 따른 이중화 시스템은 제1도에 도시된 바와 같이 마스터회로(40a, 40b)와 슬레이브회로(50a∼50n)를 구비하여 이루어진다. 마스터회로(40a, 40b)는 회로기판(B3)상에 설치되고 이들은 프린트배선(L4)을 통하여 상호 접속되며, 프린트배선(L4)은 2개의 통신케이블(35, 36)에 접속된다. 슬레이브회로(50a∼50n)는 회로기판(B4)상에 설치되고 이들은 프린트배선(L5)을 통하여 상호접속되며, 프린트배선(L5)은 2개의 통신케이블(35, 36)을 통해 프린트배선(L4)에 접속된다. 즉, 마스터회로(40a, 40b)는 프린트배선(L4), 통신케이블(35, 36) 및 프린트배선(L5)을 통해 슬레이브회로(50a∼50n)측으로 클럭(CL) 및 프레임동기신호(FS)를 공급함과 동시에 데이터송수신한다.

마스터회로(40a, 40b)의 각각에는 제4도에 도시된 바와 같이 클럭발생부(41), SIO(42), 버스송신부(43), 버스수신부(44) 및 상대클럭감시부(45)를 구비한다. 클럭생성부(41)는 클럭(CK)과 프레임동기신호(FS)를 발생하여 버스송신부(43)측으로 출력하고, SIO(42)는 프로세서로부터 공급된 송신데이타(TXD)를 버스송신부(43)측으로 출력하고 버스수신부(44)로부터 공급된 수신데이타(TXD)를 프로세서측으로 출력한다. 버스송신부(43)는 프로세서로부터의 엑티브신호에 따라 동작하며, 클럭생성부(41)로부터 공급된 클럭(CK) 및 프레임동기신호(FS)와 SIO(42)로부터 공급된 송신데이타(TXD)를 프린트배선(L4)측으로 출력한다. 버스수신부(44)는 상대편 마스터회로로부터 프린트배선(L4)을 통해 공급된 클럭(CK)을 상대 클럭감시부(45) 측으로 출력하고, 프린트 배선(L4)을 통해 공급된 수신데이타(RXD)를 SIO(42)측으로 출력한다. 상대클럭감시부(45)는 버스수신부(44)로부터의 클럭(CK)을 감지하여 상대편 클럭이 출력되지 않는 경우 프로세서측으로 경보신호를 출력한다.

이상과 같이 이루어진 본 발명에 따른 이중화 시스템은 다음과 같이 동작한다.

예를들어, 마스터회로(40a, 40b) 중에서 엑티브상태인 마스터회로(40a)가 슬레이브회로(50a∼ 50n)측과 데이터송수신함과 동시에 슬레이브회로(50a∼ 50n)측으로 클럭(CK) 및 프레임동기신호(FS)를 출력하는 경우, 스탠바이상태인 마스터회로(40b)는 자체의 상대클럭감시부(45)를 통해 상대편 마스터회로(40a)가 클럭(CK)을 정상출력하는 지의 여부를 감시한다. 이때, 상대편 마스터회로(40a)에 장애가 발생되어 클럭(CK)이 정상적으로 출력되지 않으면, 스탠바이상태인 마스터회로(40b)의 상대클럭감시부(45)는 프로세서측으로 경보신호를 출력한다. 이에따라, 스탠바이상태인 마스터회로(40b)의 프로세서는 이중화 절체하여 엑티브상태로 전환하고, 자체의 버스송신부(43)측으로 엑티브신호를 출력하여 버스송신부(43)에 의해 클럭생성부(41)의 클럭(CK)과 프레임동기신호(FS)를 프린트 배선(L4)에 출력함과 동시에 자체의 버스송신부(43)와 버스수신부(44)를 통해 데이터를 송수신하는데, 버스송신부(43)는 프로세서로부터 SIO(42)를 통하여 인가되는 데이터를 프린트 배선(L4)을 경유하여 슬레이브회로(50a∼ 50n)측에 송신하고, 버스수신부(44)는 슬레이브회로(50a∼ 50n)로부터 프린트배선(L4)를 경유하여 인가되는 데이터를 수신하여 SIO(42)를 통해 프로세서측에 인가한다.

또한, 2개의 통신케이블(35, 36)이 프린트배선(L4)과 프린트배선(L5)에 동시에 이중화되어 접속되어 있으므로, 통신케이블(35, 36) 중의 하나가 탈장 또는 장애발생되더라도 나머지 하나를 통하여 전달경로가 유지되므로 마스터회로(40a, 40b)와 슬레이브회로(50a∼ 50n)간에 데이터송수신을 안전하게 할 수 있다.

이상 설명한 바와 같이, 본 발명은 마스터회로간에 상대편의 클럭을 감시하여 클럭이 정상적으로 공금되지 않는 경우 신속히 이중화 절체함과 동시에 마스터회로 상호간을 공통접속시키고 슬레이브회로와 마스터회로간의 접속을 이중화 함으로써 마스터회로와 슬레이브회로간의 데이터송수신을 안전하게 할 수 있게 된다.

Claims (2)

1. 이중화 시스템에 있어서, 다수의 마스터회로를 상호 접속하고, 상호 접속된 상기 마스터회로를 다수의 통신케이블을 통해 다수의 슬레이브회로에 접속하여, 상기 마스터회로와 슬레이브회로가 상기 통신케이블을 통해 상호 통신하되; 상기 마스터회로의 각각은, 액티브 상태인 상대편 마스터회로가 상기 슬레이브회로에 대하여 통신을 진행하는 중에 해당 상대편 마스터회로의 클럭 정상 출력 여부를 감시하여 상대편 마스터회로의 클럭이 정상 출력되지 않으면 자신의 회로를 액티브 상태로 전환시켜 상기 슬레이브 회로에 대하여 통신케하는 수단을 구비하는 것을 특징으로 하는 이중화 시스템.
2. 이중화 시스템 운용방법에 있어서, 스탠바이상태인 제1 마스터회로가 엑티브상태인 제2 마스터회로의 정상 클럭출력여부를 감시하는 제1과정, 상기 제2 마스터회로가 클럭을 정상적으로 출력하지 않으면 상기 제1 마스터회로가 자신의 프로세서측에 경보신호를 출력하여 엑티브상태로 전환하는 제2과정 및, 엑티브상태로 전환된 상기 제1 마스터회로가 클럭을 출력함과 동시에 데이터송수신하는 제3과정을 포함하는 것을 특징으로 하는 이중화 시스템 운용방법