KR100214146B1 - 이중화 데이터 통신 제어 장치 - Google Patents

이중화 데이터 통신 제어 장치 Download PDF

Info

Publication number
KR100214146B1
KR100214146B1 KR1019960081242A KR19960081242A KR100214146B1 KR 100214146 B1 KR100214146 B1 KR 100214146B1 KR 1019960081242 A KR1019960081242 A KR 1019960081242A KR 19960081242 A KR19960081242 A KR 19960081242A KR 100214146 B1 KR100214146 B1 KR 100214146B1
Authority
KR
South Korea
Prior art keywords
signal
control circuit
communication control
circuit pack
data
Prior art date
Application number
KR1019960081242A
Other languages
English (en)
Other versions
KR19980061865A (ko
Inventor
정병호
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960081242A priority Critical patent/KR100214146B1/ko
Publication of KR19980061865A publication Critical patent/KR19980061865A/ko
Application granted granted Critical
Publication of KR100214146B1 publication Critical patent/KR100214146B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/16—Service observation; Fault circuit; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/167—Redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 전전자 교환기에서 No. 7 가입자 또는 ISDN 가입자 블록등과 같은 여러 신호 회로 팩을 제어하는 제어 통신 장치에 관한 것으로, 본 발명의 통신 제어 장치는 상위 제어 회로 팩; 제1시리얼 통신 버스; 상기 제1시리얼 통신 버스를 통하여 통신하며, 상기 상위 제어 회로 팩에 의해 제어되는 이중화 구조의 한 쌍의 통신 제어 회로 팩으로서, 각각의 통신 제어 회로 팩은 상대편 통신 제어 회로 팩으로부터의 탈장 신호에 따라 액티브 상태로 동작하는 상기 한 쌍의 통신 제어 회로 팩; 상기 이중화 통신 제어 회로 팩들 간에 연결되어 장애 신호를 상호 교환하기 위한 이중화 제어 신호선; 상기 이중화 통신 제어 회로 팩들 간에 연결되어 상기 탈장 신호를 상호 교환하는 로컬 시리얼 통신 버스; 상기 각각의 통신 제어 회로 팩에 의해 제어되는 일군의 신호 회로 팩; 상기 이중화 통신 제어 회로 팩과 상기 일군의 신호처리 회로 팩 사이에 연결되어 상기 각각의 통신 제어 회로 팩과 상기 일군의 신호 회로 팩 사이의 신호를 전달하는 로컬 시리얼 공통 버스를 포함한다.

Description

이중화 데이터 통신 제어 장치
본 발명은 전전자 교환기에 관한 것으로, 특히 전전자 교환기에서 No.7 가입자, ISDN 가입자 블록등과 같은 여러 회로 팩을 제어하는 액티브/스탠바이(active/standby) 제어 통신장치에 관한 것이다.
전전자 교환기는 규모가 커지고 대용량화되면서 신뢰성 및 안정성을 확보하기 위해 기능과 부하를 분산처리 하는 분산제어 구조로 발전하고 있다.
분산제어 구조는 계층적으로 중앙집중, 분산, 상위, 하위 프로세서 등으로 구분하고 이들은 다시 기능적으로 가입자 장치 제어, 중계선 장치 제어, 시간 스위치 제어, 공간 스위치 제어 프로세서 등으로 구분되는 다수의 프로세서들로 구성되어 있으며, 디지털 신호로 표현 가능한 모든 정보 즉, 음성, 문자, 도형, 화상 등의 전송처리가 가능하다.
그리고, 이러한 분산제어 구조를 갖는 전전자 교환기는 특성상 소프트웨어의 단순화, 프로그래밍에 걸리는 시간의 절약, 실시간 시스템 요구에 따른 부합성, 신속한 검출로 인한 복구의 철저성, 소프트웨어 복구의 단순화 등을 위해 이중화로 구성한다. 이때 이중화된 두 프로세서 중 하나의 프로세서가 액티브(Active)상태를 갖고 모든 호 처리 트래픽을 처리하고, 다른 프로세서는 스탠바이(Standby) 상태를 갖는다.
도 1을 참조하면, 다수의 신호 회로 팩을 제어하는 통신 제어 회로 팩으로 구성되는 이중화 통신 제어 장치를 도시한다.
도시된 바와 같이. 상위 제어 회로 팩(110)과 통신 제어 회로 팩(110,120)은 시리얼 통신 버스(102)로 정합되어 있으며, 각각의 통신 제어 회로 팩(110,120)은 이중화 제어 신호를 전달하는 제어선(112)으로 연결되어 이중화 제어되도록 구성된다. 또한 다수의 신호 회로 팩(130,140,150)은 이중화 구조의 통신 제어 회로 팩(110,120)과 각기 독립된 시리얼 버스(114,116)로 연결되어있다.
도 2에는 도 1에 도시된 통신 제어 회로 팩, 예로,(110)의 상세 블록도가 도시된다.
통신 제어 회로 팩(110)내 이중화 제어 블록(200)은 액티브 또는 스탠바이 동작 결정을 수행하는 블록으로 각각의 신호 회로 팩(130,140,150)으로부터 각종 장애 발생 여부를 알리는 신호(202)를 수신하고, 타 통신 제어 회로 팩, 예로,(120)로부터 액티브 인식 신호를 포함하는 각종 제어 신호 및 장애 신호(204)를 수신하고, 자신의 액티브 인식 신호를 포함하는 각종 제어 신호 및 장애 신호(206)를 타 통신 제어 회로 팩(120)으로 전송한다. 이중화 제어블록(200)은 신호(202)로부터 장애 여부를 판단하며, 타 통신 제어 회로 팩(104)로부터 수신되는 신호(204)를 감시하여 자신이 액티브 상태로 동작 가능할 때 액티브 신호(208)를 클럭 송신부(230), 데이터 송신부(240) 및 데이터 수신부(250)로 출력함으로써 각각의 신호 회로팩(130,140,150)이 동작 가능하도록 제어한다.
클럭 생성부(210)는 각각의 신호 회로 팩(130,140,150)과 시리얼 통신을 위한 각종 클럭 신호를 발생한다. 이 클럭 신호는 클럭(clock)과 프레임(frame) 신호로 구성되어 신호 회로팩(130)의 버스 마스터 순서를 결정하는데 사용되는 버스 마스터 순서 결정신호(212)와 시리얼 데이터 송신 클럭 신호(214)를 포함한다. 버스 마스터 순서 결정신호(212)는 클럭 송신부(230)으로 제공되며, 시리얼 데이터 송신 클럭 신호(214)는 시리얼 데이터 송수신부(220)와 데이터 송신부(240)로 제공된다.
클럭 송신부(230)는 이중화 제어 블록(200)으로부터 제공된 액티브 신호(208)에 따라 클럭 생성부(210)로부터의 버스 마스터 순서 결정신호(212)를 RS485방식으로 변환하여 변환된 신호(232)를 시리얼 버스(113)를 통하여 각각의 신호 회로 팩(130,140,150)으로 전송한다. 또한 클럭 송신부(230)은 어느 하나의 신호 회로 팩이 버스 마스터로 동작시 버스 마스터 신호가 끝날 때까지 프레임 신호의 발생 지연을 요청하는 신호(334)를 클럭 생성부(210)로 제공한다.
시리얼 데이터 송수신부(220)는 클럭 생성부(210)로부터 시리얼 데이터 송신 클럭 신호(214)를 이용하여 데이터(222)를 데이터 송신부(240)로 전달하며, 데이터 수신부(250)로부터 수신 클럭(224)과 데이터(226)를 수신한다.
데이터 송신부(240)는 이중화 제어 블록(200)으로부터 제공된 액티브 신호에 따라 시리얼 데이터 송수신부(220)로부터 발생되는 송신 데이터(222)와 시리얼 데이터 송신 클럭(214)를 각기 RS485 방식으로 변환하여 라인(242) 및(244)을 통해 각기 타 신호 회로 팩으로 전송한다.
데이터 수신부(250)는 이중화 제어 블록(200)으로부터 제공된 액티브 신호에 따라 각각의 신호 회로 팩(130,140,150)으로부터 전송되어온 RS 방식의 클럭(134) 및 데이터(136)를 수신하여 복구된 클럭(252) 및 데이터(254)를 시리얼 데이터 송수신부(220)로 전달한다.
도 3은 도 1에 도시된 각각의 신호 회로 팩의 상세한 블록 구성도를 도시한다.
데이터 수신부(300)는 통신 제어 회로 팩(110)의 이중화 제어블록(200)에서 출력되는 액티브 신호(208)의 제어 하에 데이터 송신부(240)로부터 송신된 RS485 방식의 변환된 클럭 및 데이터 신호를 수신하며, 수신된 신호 중에서 데이터 신호(302)만을 추출하여 시리얼 입력/출력부(serial input/output; SIO)(350)로 전달한다.
데이터 송신부(310)는 버스 아비터(340)로부터 전달되는 인에이블 제어 신호(342)의 제어하에 SIO(350)로부터 출력되는 데이터 신호(352)와 클럭 수신부(320)로부터 전달되는 송신 클럭 신호(322)를 RS485 방식으로 변환하여 시리얼 버스(114)를 통해 통신제어 회로 팩(110)으로 전송한다.
클럭 수신부(320)는 통신 제어 회로 팩(110)의 이중화 제어블록(200)에서 출력되는 액티브 신호(208)의 제어하에 버스(114)상의 신호중 아비터 클럭/프레임 신호 및 송신 데이터 클럭 신호를 수신하여 아이터 클럭/프레임 신호(324)는 버스 아비터(340)로 전달하고, 데이터 클럭(322)는 데이터 송신부(310)와 SIO(350)로 제공한다.
버스 아비터(340)는 통신 제어 회로 팩(110)의 이중화 제어블록(200)에서 출력되는 액티브 신호(208)의 제어하에 여러개의 신호 회로 팩에 대한 송신 순서를 결정하는 기능을 수행한다. 먼저 각각의 신호 회로 팩으로부터 수신되는 자기 순서 계수 신호인 ID 신호(348)와 송신 요구 신호를(346) 수신하면 송신 가능함을 알리는 신호(344)를 통신 제어 회로 팩(120)으로 발생하는 동시에 데이터 송신 인에이블 신호(342)를 데이터 송신부(310)로 발생한다. 또한 어느 하나의 신호 회로 팩이 데이터 송신중임을 알리는 지연 요청 신호(334)를 통신 제어 회로 팩(110)으로 발생하여 다른 신호 처리 팩의 아비터 기능을 일시 정지 요구하여 통신 제어 회로 팩(110)으로 하여금 아비터 프레임의 발생 지연을 요구한다.
상술한 구성의 전전자 교환기와 같은 통신 장치에 있어서 No.7 가입자 및 ISDN 가입자 블록등과 같은 여러 회로 팩을 제어하는 액티브/스탠바이 제어 통신 장치에서 통신 제어 회로 팩이 액티브/스탠바이로 동작하며 신호 회로 팩과의 통신은 반드시 액티브인 통신 제어 회로 팩과의 통신만이 가능하다. 따라서, 하나의 통신제어 회로 팩의 신호 회로 팩으로의 서비스 성능은 충분하지 못하다는 문제가 있었다.
또한 필요에 따라 스탠바이의 통신 제어 회로 팩이 신호 회로 팩과 통신해야 할 경우 상위 제어 회로 팩과 정합되는 시리얼 통신 버스를 통하여 액티브상태의 통신제어 회로 팩을 통하여만 가능하다. 따라서 상술한 구성에는 신호 회로 팩은 2개의 이중화 제어 신호 라인을 수용하여야 하므로 제어 회로구성이 복잡해지는 문제가 있었다.
제1도는 종래 기술의 이중화 데이터 통신 제어 장치의 블록 구성도.
제2도는 제1도에 도시된 통신 제어블록의 상세 구성 블록도.
제3도는 제1도에 도시된 신호 회로 팩의 상세 구성 블록도.
제4도는 본 발명에 따른 이중화 데이터 통신 제어 장치의 블록 구성도.
제5도는 제4도에 도시된 통신 제어 회로 팩의 상세 구성 블록도.
제6도는 제5도에 도시된 버스 제어부의 상세 구성 블록도.
제7도는 제4도에 도시된 신호 회로 팩의 상세 구성 블록도.
* 도면의 주요부분에 대한 부호의 설명
100, 500 : 상위 제어 회로 팩
110, 120, 510, 520 : 통신 제어 회로 팩
130, 140, 150, 530, 540, 550 : 신호 회로 팩
200, 600 : 이중화 제어부 210, 610 : 클럭 생성부
220, 620 : 시리얼 데이터 송수신부
660 : 버스 제어부 720 : 송신 마스터 제어부
그러므로, 본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 이중화구조의 통신 제어 회로 팩과 다수의 신호 회로 팩 사이에서 통신이 가능한 구조를 갖는 통신 제어 장치를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따르면, 상위 제어 회로 팩; 제1시리얼 통신 버스; 상기 제1시리얼 통신 버스를 통하여 통신하며, 상기 상위 제어 회로 팩에 의해 제어되는 이중화 구조의 한 쌍의 통신 제어 회로 팩으로서, 각각의 통신 제어 회로 팩은 상대편 통신 제어 회로 팩으로부터의 탈장 신호에 따라 액티브 상태로 동작하는 상기 한 쌍의 통신 제어 회로 팩; 상기 이중화 통신 제어 회로 팩들간에 연결되어 장애 신호를 상호 교환하기 위한 이중화 제어 신호선; 상기 이중화 통신 제어 회로 팩들간에 연결되어 상기 탈장 신호를 상호 교환하는 로컬 시리얼 통신 버스; 상기 각각의 통신 제어 회로 팩에 의해 제어되는 일군의 신호 회로 팩; 상기 이중화 통신 제어 회로 팩과 상기 일군의 신호 처리 회로 팩 사이에 연결되어 상기 각각의 통신 제어 회로 팩과 상기 일군의 신호 회로 팩 사이의 신호를 전달하는 로컬 시리얼 공통 버스를 포함한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 4를 참조하면, 본 발명에 따라서 다수의 신호 처리회로 팩을 제어하는 통신 제어 회로 팩을 갖는 통신 장치의 블록 구성도로서, 종래 기술의 도1과 비교하여 버스 마스터 신호를 전달하는 로컬 시리얼 통신 버스(506)가 부가되고 로컬 시리얼 공통 버스(508)가 한 쌍의 통신 제어 회로 팩까지 연장된 것으로 도시된다.
상위 제어 회로 팩(500)과 통신 제어 회로 팩(510,520)은 시리얼 통신 버스(502)로 연결되어 있으며, 각각의 통신 제어 회로 팩(510,520)은 이중화 제어 신호를 전달하는 이중화 제어선(504) 및 로컬 시리얼 통신 버스(506)로 연결되어 이중화 제어되도록 구성된다. 또한 다수의 신호 회로 팩(530,540,550)은 이중화 구조의 통신 제어 회로 팩(510,520)과 하나의 로컬 시리얼 공통 버스(508)로 연결되어 있다.
도 5에는 도 4에 도시된 통신 제어 회로 팩, 예로,(510)의 상세 블록도로서, 종래 기술의 도 2와 비교하여 액티브 신호가 각각의 회로 팩으로 제공되지 않으며, 데이터의 송신은 데이터 임시 저장 송신 제어부(660)에서 출력되는 송신 인 에이블 신호의 제어 하에 이루어지며, 데이터 수신은 자체에서 출력되는 클럭 신호(616)에 따라 이루어지는 것으로 도시된다.
통신 제어 회로 팩(550)내 이중화 제어 블록(600)은 액티브 또는 스탠바이 동작 결정을 수행하는 블록으로, 각각의 신호 회로 팩(530,540,550)으로부터 각종 장애 발생 여부를 알리는 신호(602)를 수신하고, 상대편 통신 제어 회로 팩, 예로(520)로부터 액티브 인식 신호를 포함하는 각종 제어/장애 신호(604)를 이중화 제어 신호선(504)를 통하여 수신하고, 자신의 액티브 상태임을 나타내는 액티브 인식 신호를 포함하는 각종 제어/장애 신호(606)를 이중화 제어선(504)를 통하여 상대편 통신 제어 회로 팩(520)로 전송한다. 다시 말해서, 이중화 제어블록(500)인 신호(602)로부터 장애 여부를 판단하며, 장애가 없을 때 타 통신 제어 회로 팩(520)로부터 수신되는 액티브 인식 신호(606)를 감시하여 자신이 액티브 상태로 동작 가능할 때 액티브 인식 신호(606)를 상대편 통신 제어 회로 팩(520)으로 전송하고, 액티브 신호(608)를 각각의 신호 회로 팩의 클럭 송신부(230)로 출력함으로써 각각의 신호 회로 팩이 동작 가능하도록 제어한다.
클럭 생성부(610)는 각각의 신호 회로팩(530,5540,550)과 시리얼 통신을 위한 각종 클럭 신호를 발생한다. 이 클럭 신호는 클럭(clock)과 프레임(frame) 신호로 구성되어 신호 회로팩(530)의 버스 마스터 순서를 결정하는데 사용되는 버스 마스터 순서 결정신호(612)와 시리얼 데이터 송신 클럭 신호(614)를 포함한다. 클럭 생성부(610)로부터 발생된 버스 마스터 순서 결정신호(612)는 클럭 송신부(630)으로 제공되며, 시리얼 데이터 송신 클럭 신호(614)는 시리얼 데이터 송수신부(620), 데이터 송신부(640) 및 임시 저장 송신 제어부(660)로 제공된다.
클럭 송신부(630)는 이중화 제어 블록(500)으로부터 제공된 액티브 신호(608)에 따라 클럭 생성부(610)로부터의 버스 마스터 순서 결정신호(612)를 RS485방식으로 변환하여 변환된 신호(632)를 로컬 시리얼 공통 버스(508)를 통하여 각각의 신호 회로 팩으로 전송한다. 또한 클럭 송신부(630)는 어느 하나의 신호 회로 팩이 버스 마스터로 동작시 버스 마스터 신호가 끝날 때까지 클럭 생성부(610)로부터 프레임 신호의 발생 지연을 요청하는 신호(634)를 클럭 생성부(250)로 제공한다.
시리얼 데이터 송수신부(620)는 클럭 생성부(610)로부터 수신된 시리얼 데이터 송신 클럭(614)을 이용하여 송신 데이터(622)를 임시 저장 송신 제어부(660)로 전달하며, 데이터 수신부(650)로부터 수신 클럭(652)과 데이터(654)를 타 신호 회로 팩으로부터 수신한다.
데이터 송신부(640)는 클럭 생성부(610)로부터의 시리얼 통신 신호를 수신하며, 버스 제어부(660)로부터의 송신 제어신호(662)에 따라 송신 마스터 신호(662)와 임시 저장 송신 제어부(660)로부터 전달된 데이터(664)를 각기 RS485 방식으로 변환하여 변환된 신호(642) 및(644)를 공통 시리얼 버스(508)를 통하여 각각의 신호 회로 팩으로 전송한다.
데이터 수신부(650)는 다수의 신호 회로 팩으로부터 전송되어온 RS 방식의 클럭(652) 및 데이터(654)를 수신하여 이를 시리얼 데이터 송수신부(620)로 전달한다.
버스 제어부(660)는 버스 제어 신호(512)와 버스(506)상의 송수신 제어 신호(522)를 검출하여 송신 가능한지를 판단하여 송신 제어 신호(662)를 데이터 송신부(640)로 전송함으로써 데이터 송신부(640)로 하여금 데이터와 클럭을 송신하도록 제어한다.
도 6은 도 5에 도시된 버스 제어부(660)의 상세 블록구성도로서, 선택 제어부(700), 제어 클럭 선택부(710) 및 마스터 제어부(720)를 포함한다.
선택 제어부(700)는 자신이 속한 통신 제어 회로 팩(510)의 탈장 신호(532)와 상대편 통신 제어 회로 팩(520)의 탈장 신호(542)를 수신하여 클럭 선택 신호(702)를 발생한다.
제어 클럭 선택부(710)는 통신 제어 회로 팩(510)으로부터 발생된 클럭 신호(516)와 상대편 통신 제어 회로 팩(520)으로부터 발생된 클럭 신호(526)를 수신하며, 선택 제어부(700)로부터 클럭 선택 신호(702)에 따라 클럭 신호(516) 또는(526)를 선택적으로 출력한다. 보다 상세히 말해서, 선택 제어부(700)로 상대편 통신 제어 회로 팩(520)에서 탈장시를 나타내는 탈장신호(542)가 인가되면, 클럭 선택부(710)는 자신의 클럭 신호(516)를 선택하여 출력하며, 반대로 자신의 통신 제어 회로 팩(510)에서의 탈장시를 나타내는 탈장신호(532)가 인가되면, 클럭 선택부(710)는 상대편의 클러 신호(526)를 선택하여 출력한다. 이렇게 선택적으로 출력되는 클럭신호(712)는 서로 180°의 위상차를 가지며, 이 위상차에 의해 서로 구별되어 마스터 제어부(720)로 제공된다.
송신 마스터 제어부(720)는 선택 제어부(700)로부터의 선택 클럭 신호(702)에 따라 데이터 송신 가능 또는 송신중임을 나타내는 송신 인에이블 신호(622)를 데이터 송신부(640)로 제공한다. 이러한 송신 인에이블 신호(622)는 현재 자신의 통신 제어 회로로서 각각의 신호 회로 팩으로 데이터를 송신하려는 송신 요구 신호(518)이 수신되고 상대편에서 송신 가능 또는 송신중인 상태가 아닐 때 발생된다.
따라서, 송신 마스터 신호에 따라 데이터 송신 가능 또는 송신중인 상태를 서로 알리게 되며, 자신의 회로 내부에 송신가능함을 알려 송신 데이터가 출력되도록 해준다.
도 7은 도 4에 도시된 신호 회로 팩의 상세히 도시한 블록 구성도로서, 종래 기술의 도 3과 비교하여 볼 때, 액티브 신호에 무관하게 어느 쪽의 통신 제어 회로 팩과도 통신이 가능한 것으로 도시된다.
데이터 수신부(300)는 통신 제어 회로 팩(510)로부터 송신된 RS485 방식의 변환된 데이터 신호를 수신하며, 수신된 데이터 신호(902)를 시리얼 입력/출력부(serial input/output : SIO)(950)로 전달한다.
데이터 송신부(910)는 버스 아비터(940)로부터 전달되는 인에이블 제어 신호(942)의 제어 하에 ISO(950)로부터 출력되는 데이터 신호(952)와 클럭 수신부(920)로부터 전달되는 송신 클럭 신호(922)를 RS485 방식으로 변환하여 시리얼 버스(508)를 통해 통신 제어 회로 팩(510)으로 전송한다.
클럭 수신부(920)는 버스(508)상의 신호중 아비터 클럭/프레임 신호 및 송신 데이터 클럭 신호를 수신하여 아비터 클럭/프레임 신호(924)는 버스 아비터(940)로 전달하고, 데이터 클럭(922)는 데이터 송신부(910)와 SIO(950)로 제공한다.
버스 아비터(940)는 여러 개의 신호 회로 팩에 대한 송신 순서를 결정하는 기능을 수행한다. 먼저 각각의 회로 팩으로부터 수신되는 자기 순서 계수 신호인 ID 신호(948)와 송신 마스터 신호(722)를 수신하면 송신 요구 신호(934)를 통신 제어 회로 팩(510)으로 발생하는 동시에 데이터 송신 인에이블 신호(942)를 데이터 송신부(910)로 발생한다. 또한 어느 하나의 신호 회로 팩이 데이터 송신중임을 알리는 지연 요청 신호(634)를 통신 제어 회로 팩(510)으로 발생하여 다른 신호 처리 팩의 아비터 기능을 일시 정시 요구하여 통신 제어 회로 팩(510)으로 하여금 아비터 프레임의 발생 지연을 요구한다.
이상 설명한 바와 같이, 본 발명에 따라서 통신 제어 회로 팩이 항시 신호 회로 팩과의 통신이 가능해지며, 신호 회로 팩에서는 물리적으로 하나의 시리얼 버스와 정합하기 때문에 구조가 간단해진다.
또한 이중화 통신 제어 회로 팩은 송신이 가능한 시점에 무관하게 데이터를 전송하고 상대편의 통신 제어 회로 팩은 송신 가능 시점을 검출하여 데이터를 전송하게됨으로써 스프트웨어적인 손실도 줄일 수 있는 장점이 제공된다.

Claims (6)

  1. 통신 제어 장치에 있어서, 상위 제어 회로 팩; 제1시리얼 통신 버스; 상기 제1시리얼 통신 버스를 통하여 통신하며, 상기 상위 제어 회로 팩에 의해 제어되는 이중화 구조의 한 쌍의 통신 제어 회로 팩으로서, 각각의 통신 제어 회로 팩은 상대편 통신 제어 회로 팩으로부터의 탈장 신호에 따라 액티브 상태로 동작하는 상기 한 쌍의 통신 제어 회로 팩; 상기 이중화 통신 제어 회로 팩들간에 연결되어 장애 신호를 상호 교환하기 위한 이중화 제어 신호선; 상기 이중화 통신 제어 회로 팩들간에 연결되어 상기 탈장 신호를 상호 교환하는 로컬 시리얼 통신 버스; 상기 각각의 통신 제어 회로 팩에 의해 제어되는 일군의 신호 회로 팩; 상기 이중화 통신 제어 회로 팩과 상기 일군의 신호 처리 회로 팩 사이에 연결되어 상기 각각의 통신 제어 회로 팩과 상기 일군의 신호 회로 팩 사이의 신호를 전달하는 로컬 시리얼 공통 버스를 포함하는 것을 특징으로 하는 이중화 통신 제어 장치.
  2. 제1항에 있어서, 상기 각각의 통신 제어 회로 팩은; 상기 각가의 신호 회로 팩으로부터 데이터를 수신하고 상기 각각의 신호 회로 팩으로 전송회는 데이터를 송신하는 수단; 상기 로컬 시리얼 공통 버스상의 탈장 신호를 검출하여 송신 인에이블 신호를 상기 데이터 송신 수단으로 제공함으로써 상기 데이터 송신 수단으로 하여금 데이터를 송신하도록 제어하는 버스 제어부를 구비하는 것을 특징으로하는 이중화 통신 제어 장치.
  3. 제2항에 있어서, 상기 버스 제어부는; 자신이 속한 제1통신 제어 회로 팩의 탈장 신호와 상대편의 제2통신 제어 회로 팩의 탈장 신호를 수신하여 클럭 선택 신호를 발생하는 선택 제어부; 상기 제1통신 제어 회로 팩으로부터 발생된 제1클럭 신호와 상기 제2통신 제어 회로 팩으로부터 발생된 제2클럭 신호를 수신하며, 상기 선택 제어부로부터 제공된 상기 클럭 선택 신호에 따라 상기 제1및 제2클럭 신호를 선택적으로 출력하는 제어 클럭 선택부; 상기 제어 클럭 선택부에의해 선택된 클럭 신호에 따라 데이터 송신 가능 또는 송신중임을 나타내는 송신 인에이블 신호를 상기 데이터 송신 수단으로 제공하는 마스터 제어부를 구비하는 것을 특징으로하는 이중화 통신 제어 장치.
  4. 제3항에 있어서, 상기 클럭 선택 제어 신호는 상기 선택 제어부로 상기 제2통신 제어 회로 팩의 탈장신호가 인가될 때, 상기 클럭 선택부로 하여금 상기 제1클럭 신호를 선택하는 제1클럭 선택 제어 신호와, 상기 제1통신 제어 회로 팩의 탈장신호가 인가될 때. 상기 클럭 선택부로 하여금 상기 제2클럭 신호를 선택하는 제2클럭 선택 제어 신호를 구비하는 것을 특징으로 하는 이중화 통신 제어 장치.
  5. 제4 항에 있어서, 상기 제1및 제2클럭 선택 제어 신호는 서로 180°의 위상차를 갖는 것을 특징으로 하는 이중화 통신 제어 장치.
  6. 제1항에 있어서, 상기 각각의 신호 회로 팩은; 상기 각각의 통신 제어 회로 팩의 상기 시리얼 데이터 송수신부로부터 출력되는 상기 송신 데이터와 상기 통신 제어 회로 팩으로 전송될 데이터를 가지고 있는 SIO; 상기 통신 제어 회로 팩으로부터 송신된 RS485 방식의 데이터 신호를 수신하며, 상기 수신된 데이터를 상기 SIO로 전달하는 데이터 수신부; 상기 통신 제어 회로 팩으로 전송될 상기 데이터를 RS485 방식으로 변환하여 상기 통신 제어 회로 팩으로 전송하는 데이터 송신부; 상기 통신 제어 회로 팩으로 데이터의 송신 가능함을 알리는 송신 요구 신호를 상기 통신 제어 회로 팩으로 발생하고, 데이터 송신 인 에이블 신호를 상기 데이터 송신부로 발생하여 데이터가 전송되게 하며, 현재 데이터 송신중임을 알리는 지연 요청 신호를 상기 통신 제어 회로 팩으로 발생하여 다른 신호 처리팩의 아비터 기능을 일시 정지 요구하는 버스 아비터를 구비하는 것을 특징으로하는 통신 제어 장치.
KR1019960081242A 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치 KR100214146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960081242A KR100214146B1 (ko) 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960081242A KR100214146B1 (ko) 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치

Publications (2)

Publication Number Publication Date
KR19980061865A KR19980061865A (ko) 1998-10-07
KR100214146B1 true KR100214146B1 (ko) 1999-08-02

Family

ID=19493876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960081242A KR100214146B1 (ko) 1996-12-31 1996-12-31 이중화 데이터 통신 제어 장치

Country Status (1)

Country Link
KR (1) KR100214146B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290656B1 (ko) * 1999-03-18 2001-05-15 박종섭 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법
KR100386556B1 (ko) * 1999-05-28 2003-06-02 엘지전자 주식회사 통신 시스템의 회로팩 이력관리 방법

Also Published As

Publication number Publication date
KR19980061865A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
JPS63153938A (ja) ル−プバック制御装置
US5475696A (en) Remote alarm transfer method and system
US5136589A (en) Apparatus for using duplex transmission line in network
US6009095A (en) Digital PB exchanger with multi-processor control system using asynchronous transfer mode
KR100214146B1 (ko) 이중화 데이터 통신 제어 장치
US6112230A (en) Communication system for information exchange between master and slave stations using frames having organization, request and communication channels
US5060224A (en) Method and apparatus for connecting branch networks with a trunk network in optical transmission system
US5319488A (en) Terminal equipment and optical communication system using the same
KR100229434B1 (ko) 이중화 데이터 통신 제어 장치
JP3149047B2 (ja) 二重化データ処理装置
JPS6398244A (ja) ル−プ状ネツトワ−クシステムの伝送装置
JP2669356B2 (ja) Ｐｄｓ伝送システム
JP2867865B2 (ja) 予備回線切替制御方式
JP3174663B2 (ja) 多重化サーバ方式における通信システム
KR200326001Y1 (ko) 전전자 교환기의 공간스위치의 이중화 장치
KR100237448B1 (ko) 데이타 다중화 장치 및 방식
JPH04294660A (ja) 光加入者装置監視方式
JPS59183553A (ja) ル−プ伝送方式
JP2828039B2 (ja) 専用線端末装置間の相互同期方法及び装置
GB2253976A (en) Method and system for transferring supervisory right requierment in submarine cable communication network system
KR20000006473U (ko) 에이티엠교환기에서 에스티엠-4급 물리계층 보드이중화 장치
JPH08186619A (ja) 無瞬断二重化切替方式
JPH0782480B2 (ja) コンピュータ接続方式
JPH05250200A (ja) バス交絡回路
JPH0637911A (ja) 信号処理方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110428

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee