JPH08186619A - 無瞬断二重化切替方式 - Google Patents

Abstract

(57)【要約】 【目的】冗長構成に二重化された０系／１系の送信及び
受信を行うパッケージ間で、二重化切替を行う無瞬断二
重化切替方式を提供する。 【構成】一の信号線と、冗長構成の０系／１系送信パッ
ケージと、冗長構成の０系／１系受信パッケージと、更
に前記０系／１系送信パッケージのいずれかからデータ
が出力されるように制御する出力制御部を有し、且つ、
前記冗長構成の０系／１系送信パッケージ及び受信パッ
ケージの出力のそれぞれが、前記一の信号線に共通に接
続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】冗長構成に二重化された０系／１
系の送信及び受信を行うパッケージ間で、二重化切替を
行う無瞬断二重化切替方式に関する。

【０００２】

【従来の技術】従来、装置の信頼性向上のために、それ
ぞれ送信及び受信機能を有するパッケージを冗長構成に
二重化し、０系／１系とし障害時にこれを切り換えて、
通信を継続できるようにした無瞬断二重化切替方式があ
る。

【０００３】図１１は、かかる無瞬断二重化切替方式の
一例である。図において、１０、１１は、０系／１系に
二重化された送信パッケージである。２０、２１は、同
様に０系／１系に二重化された受信パッケージである。

【０００４】送信パッケージと受信パッケージとの間
は、信号線３０で接続されている。かかる従来例では、
送信パッケージ１０、１１は、送信部１と信号線３０と
のインターフェースともなる分配回路２を有して構成さ
れる。送信パッケージ１０、１１の各々にある分配回路
２は、送信部１からの送信信号を二分枝し、それぞれを
０系及び１系の受信パッケージ２０、２１に信号線３０
を通して送る。

【０００５】一方、０系／１系に二重化された受信パッ
ケージ２０、２１は、それぞれ入力インタフェース機能
を有するバッファ３、４に入力する。バッファ３、４の
出力は、選択回路５に入力する。そして選択回路５は、
０系又は１系の送信パッケージ１０または１１から送ら
れた信号を入力したバッファ３または４からの出力を選
択して受信部６に入力する。

【０００６】０系／１系の受信部６により、必要な信号
処理をして、それぞれ０系／１系の出力とする。

【０００７】

【発明が解決しようとする課題】このような従来構成の
無瞬断二重化切替方式においては、次のような問題点が
存在する。即ち、 １．送信パッケージに分配回路、受信パッケージに選択
回路が必要である。

【０００８】２．パッケージ間の接続信号線数が多い。

【０００９】３．０／１系の入力に位相差がある場合、
位相差吸収回路が受信側にそれぞれ必要である。

【００１０】したがって、本発明の目的は、上記の従来
構成における問題点を解決する無瞬断二重化切替方式を
提供することにある。

【００１１】

【課題を解決するための手段】上記課題を解決するため
の本発明の無瞬断二重化切替方式は、第一の態様として
一の信号線と、冗長構成の０系／１系送信パッケージ
と、冗長構成の０系／１系受信パッケージと、更に前記
０系／１系送信パッケージのいずれかからデータが出力
されるように制御する出力制御部を有する。

【００１２】且つ、前記冗長構成の０系／１系送信パッ
ケージ及び受信パッケージの出力のそれぞれが、前記一
の信号線に共通に接続されている。

【００１３】更に、第二の態様として前記において、前
記０系／１系送信パッケージの各々は、０系／１系の入
力データをそれぞれ入力するバッファと、０系／１系両
系のデータを比較するデータ比較部を有し、且つ送信側
に、前記バッファからのデータ読みだしを制御する読み
出し制御部を備え、データ比較部におけるデータ比較に
より不一致と判定される時、読み出し制御部により、位
相が遅れているデータが入力される系のバッファのみか
らデータの読みだしを行うように制御する。

【００１４】更に、別の態様では前記において、前記０
系／１系送信パッケージの各々は、自系の入力データを
入力するバッファと、０系／１系両系のデータを比較す
るデータ比較部を有し、且つ送信側に、前記バッファか
らのデータ読みだしを制御する読み出し制御部を備え、
現用側のデータ比較部におけるデータ比較により、不一
致と判定される時、現用側における読み出し制御部によ
り、入力データの位相の遅れている側のバッファのデー
タの読みだしを行うように制御する。

【００１５】更に、上記において、現用系の信号をモニ
タするモニタ部を備え、前記データ比較部は、該モニタ
部の出力と予備系のデータとを比較し、不一致と判定さ
れる時、現用側における読み出し制御部により、入力デ
ータの位相の遅れている側のバッファのデータの読みだ
しを行うように制御する。

【００１６】また、前記において、前記データ比較部
は、比較を行った複数ビットの全ビットが一致する時
に、データの一致検出とする。

【００１７】あるいは、別の態様として、前記データ比
較部は、比較を行った複数ビットの過半数のビットが一
致する時に、データの一致検出とする。

【００１８】

【作用】上記のように本発明は、送信パッケージと受信
パッケージは、一の信号線で接続され、信号線数を減少
することが可能である。予備系のモニタをすることによ
って予備系のデータ出力部と結合部Ａとの導通も確認で
きる。

【００１９】更に、出力制御部を送信側に設け、０系／
１系の送信パッケージからのデータの読みだしを制御す
るようにしている。これにより、０系／１系の送信デー
タの同期をとることが可能であり、無瞬断での切替えが
可能となる。

【００２０】更に、０系／１系の送信パッケージからの
データの読みだしの制御のために、０系／１系の送信パ
ッケージにバッファを設け、このバッファからのデータ
の読みだしを出力制御部で制御するようにしている。

【００２１】またこの時、出力制御部の制御は、現用系
及び予備系のデータを比較し、不一致のとき、上記の出
力制御部でバッファからのデータの読みだしを制御する
ようにされている。

【００２２】したがって、かかる構成により０系／１系
の送信データの同期をとることが可能である。

【００２３】

【実施例】以下本発明の実施例を図面にしたがい説明す
る。尚、全図を通して、同一または類似のものには、同
一の参照番号及び記号を付して説明する。

【００２４】図１は、本発明の第一の実施例構成を説明
する図である。図において、１０、１１は、０系／１系
に二重化された送信パッケージであり、それぞれ送信部
１とデータ出力部８を有する。

【００２５】データ出力部は、出力制御部４０により、
そのデータ出力が制御される。送信パッケージ１０、１
１のデータ出力部８の出力は、結合点Ａにおいて結合さ
れる。一方、受信側は、分岐部Ｂで分岐され、０系／１
系に二重化された受信パッケージ２０、２１の受信部６
に入力される。

【００２６】したがって、本発明においては、送信側の
結合部Ａと受信側の分配部Ｂとは、最小の即ち１本の信
号線３０で接続されている。

【００２７】更に、出力制御部４０から現用と指示され
ている系のデータ出力部８からのデータが信号線３０の
結合部Ａに出力される。一方、出力制御部４０から予備
用と指示されている系のデータ出力部８からのデータの
出力は阻止される。

【００２８】信号線３０には、出力制御部４０から現用
系として指示されている系のデータ出力部８からのデー
タが出力され、この信号線３０を通り、現用系とされて
いる系の受信部６にデータが伝達される。

【００２９】かかる構成により、０／１系の送信部１の
入力に位相差が場合、出力制御部４０からの指示を０系
／１系のいずれかにすることにより無瞬断に切替えをす
ることができる。

【００３０】図２は、出力制御部４０の接続構成を説明
する図である。図１の送信パッケージ１０、１１におい
ては図示省略しているが、送信部１の一部としてバッフ
ァ１２を有し、出力制御ブロック４０は、その一部とし
て読出制御回路１３を有する。

【００３１】出力制御部４０は、更に図示しない障害検
出部からの現用系指示信号を入力し、これに基づき、０
系または１系の読出制御回路１３及びデータ出力部８に
現用系指示信号を送る。

【００３２】この現用系指示信号が入力される側の読出
制御回路１３の制御に基づき対応するバッファ１２がデ
ータ入力を読み出し、データ出力部８に送る。データ出
力部８では、出力制御部４０からの現用系指示信号に基
づく出力指示により、バッファ１２から入力されるデー
タを出力するように動作する。

【００３３】一方、現用系指示信号及びこれに基づく出
力指示信号が与えられない系からは、データ出力が行わ
れない。

【００３４】更に、図３は、上記図１、図２の出力制御
部４０の構成例を示す図である。図３に示す出力制御部
４０は、読出タイミング発生回路４１と出力指示回路４
２を有する。読出タイミング発生回路４１は，所定周期
の読出タイミングクロックを発生し、読出制御回路１３
に送出する。

【００３５】更に、読出タイミングクロックは、出力指
示回路４２に送出される。出力指示回路４２は、読出タ
イミングクロックのタイミングで、入力される現用系指
示信号の論理“１”または“０”に基づき、０系または
１系のデータ出力部８に出力指示を送る。

【００３６】図４は、図３の出力制御部４０の動作タイ
ムチャートである。図において、（１）は読出タイミン
グ発生回路４１からの読出タイミングクロックである。
（２）は現用系指示信号であり、（３）は出力指示信号
である。この動作タイムチャートから、現用系指示信号
の変化後の最初の読出タイミングクロックで論理が切り
換えられるように制御されていることが理解出来る。

【００３７】図５は、第二の実施例を示すブロック図で
ある。本実施例においては、送信パッケージ１０、１１
において、自系のデータが入力されるバッファ１２に加
え、他系からのデータが入力されるバッファ１４を有す
る。更に、データ比較回路１５を有し、バッファ１２及
び１４から読出されたデータ、即ち、自系のデータ及び
他系のデータを比較する。

【００３８】この両系のデータの比較の結果に基づき、
読出制御回路１３が両系のバッファ１２、１３の読出を
制御する。これにより、両系の位相差を吸収し、無瞬断
切替を可能としている。

【００３９】尚、図５において、図右下に示される出力
制御部４０は、先に説明したように現用系指示信号に基
づき、０系または１系のデータ出力部８のデータ出力を
制御する。

【００４０】ここで、図５に示される読出制御部１３の
構成が図６に示される。更に、その動作例が図７及び図
８に示される。

【００４１】現用系のデータ比較部１５における比較の
結果、一致が有れば、一致検出信号を読出制御回路１３
の読出指示生成部１６に入力する。読出指示生成部１６
は、この一致検出信号の有無に基づき自系及び他系のバ
ッファ１２に対し、以下に説明する内容にしたがって、
読出指示信号を送出して、バッファ１２からのデータの
読出を制御する。

【００４２】即ち、データ比較部１５は、図７、図８に
示されるように、両系ともバッファ１２、１４の先頭の
データを比較する。また、バッファの先頭のデータが一
致していない場合には位相の遅れている系のバッファの
みに読み出し指示を与える。

【００４３】図７において、（ａ）は現用系のデータ列
がデータＡを先頭とし、予備系のデータ列がデータＸを
先頭としてバッファ１２、１４から読みだされる状態、
即ち予備系の信号の位相が遅れている状態を示してい
る。したがって、データ比較回路１５において、比較の
結果、データ不一致となり、この場合は、読出制御部１
３は、予備系のバッファ１２からのみデータの読みだし
を行うように制御する。

【００４４】図７（ｂ）は、予備系のバッファ１２から
データＸが読みだされ、先頭データがＹとなる状態を示
す。しかし、未だ比較において一致が取れない状態にあ
る。したがって、読みだし制御部１３は、更に予備系の
バッファ１２に対し、読みだしを行うように制御する。
この結果、図７（ｃ）の状態となる。しかし、この状態
においても、未だ比較において一致が取れない状態にあ
る。

【００４５】したがって、読みだし制御部１３は、更に
予備系のバッファ１２に対し、読みだしを行うように制
御する。この結果、図８（ｄ）に示す状態となる。この
状態において、バッファ１２の先頭ビットを比較する
と、データＡで一致がとれる。

【００４６】この場合には、一致検出信号がデータ比較
回路１５から出力される。これにより読みだし制御部１
３は、両系のバッファ１２に対し、読みだし信号を送
り、データＡの読みだしを行う。この結果、図８（ｅ）
に示すように、両系のバッファ１２の先頭は、データＢ
であり、この場合も比較結果は一致し、読みだし制御部
１３は、両系に対し、読みだし信号を送る。

【００４７】このようにして、両系のバッファ１２から
読みだされるデータの位相同期をとることが出来る。そ
して、各送信パッケージ１０、１１では、自系のバッフ
ァ１２の出力がデータ出力部８に伝達される。

【００４８】各送信パッケージ内では、バッファ出力の
位相差が吸収されているので、データ出力部８に対する
出力指示を切り換えても送信データが重複、欠落するこ
とがないので、受信側では、常に正常なデータを受信す
ることが可能である。

【００４９】図９は、更に本発明の第三の実施例を示す
ブロック図である。この実施例は、図５に示す第二の実
施例と比較すると、基本的な動作は同じであり、異なる
点は、他系からのデータが入力されるバッファ１４が省
略されている点にある。

【００５０】即ち、図９の実施例では、他系のバッファ
１２の出力が直接にデータ比較回路１５に入力され、自
系のデータと他系のデータとが比較出来るよう構成され
ている。

【００５１】更に、図６に基づき説明したように、第二
の実施例と同様に現用系の読みだし制御部１３がマスタ
となって、両系のバッファ１２の読みだしを制御する。
したがって、同期動作は、図７、図８により説明したと
同様である。

【００５２】図１０は、更に本発明の第四の実施例を示
すブロック図である。この実施例は、図９の実施例との
比較において、更にモニタ部１６を有している。このモ
ニタ部１６は、現用系の信号をモニタし、予備系のパッ
ケージのデータ比較部１５で現用系のモニタ信号と予備
系のバッファ１２の出力との比較を行う。

【００５３】読みだし制御部１３は、この予備系の比較
結果にしたがって、図７、図８について説明したと同様
な同期制御を行う。

【００５４】上記の通り、実施例について説明したが、
各実施例に共通して、次のような態様が可能である。

【００５５】即ち、上記実施例において、データ比較部
１５は、現用系及び予備系のデータを１ビットづつの比
較し、その比較の都度バッファ１２からのデータの読み
だしを制御するように説明した。

【００５６】しかし、本発明はかかる制御に限定され
ず、同期保護の観点から、複数ビット同士を比較し、そ
れら全ビットが一致する場合にデータの一致と判定し
て、バッファ１２からのデータの読みだしを制御するよ
うにすることも可能である。

【００５７】更に、又別の態様として、データ比較部１
５は、任意の複数ビット同士を比較し、それらビットの
指定する任意の数以上が一致する場合にデータの一致と
判定して、バッファ１２からのデータの読みだしを制御
するようにすることも可能である。

【００５８】

【発明の効果】以上実施例にしたがい説明したように、
本発明により冗長系（０系／１系）構成で二重化された
送受信パッケージの接続本数を減らすことが出来る。ま
た、無瞬断切替えが可能となり、装置の信頼性及び保守
性が向上する。

【図面の簡単な説明】

【図１】本発明の第一の実施例ブロック図である。

【図２】出力制御部の接続構成を説明する図である。

【図３】出力制御部の構成例ブロック図である。

【図４】出力制御部の動作タイムチャートである。

【図５】本発明の第二の実施例ブロック図である。

【図６】読み出し制御部の構成例ブロック図である。

【図７】位相同期動作例（その１）を説明する図であ
る。

【図８】位相同期動作例（その２）を説明する図であ
る。

【図９】本発明の第三の実施例ブロック図である。

【図１０】本発明の第四の実施例ブロック図である。

【図１１】従来の技術を説明するブロック図である。

【符号の説明】

１ 送信部 ６ 受信部 ８ データ出力部 １０ ０系送信パッケージ １１ １系送信パッケージ １２、１４ バッファ １３ 読出制御回路 １５ データ比較回路 ２０ ０系受信バッファ ２１ １系受信バッファ ３０ 信号線 ４０ 出力制御部

フロントページの続き (72)発明者 篠宮 知宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 田島 一幸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 廣田 正樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 宮部 正剛 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小林 克己 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 沓沢 敬 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 千葉 吉典 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】一の信号線と、 冗長構成の０系／１系送信パッケージと、 冗長構成の０系／１系受信パッケージと、 更に該０系／１系送信パッケージのいずれかからデータ
   が出力されるように制御する出力制御部を有し、 且つ、該冗長構成の０系／１系送信パッケージ及び受信
   パッケージの出力のそれぞれが、該一の信号線に共通に
   接続されていることを特徴とする無瞬断二重化切替方
   式。
2. 【請求項２】請求項１において、 前記０系／１系送信パッケージの各々は、０系／１系の
   入力データをそれぞれ入力するバッファと、０系／１系
   両系のデータを比較するデータ比較部を有し、且つ送信
   側に、該バッファからのデータ読みだしを制御する読み
   出し制御部を備え、 該データ比較部におけるデータ比較により不一致と判定
   される時、該読み出し制御部により、位相が遅れている
   データが入力される系のバッファのみからデータの読み
   だしを行うように制御し、両系のデータの同期をとるこ
   とを特徴とする無瞬断二重化切替方式。
3. 【請求項３】請求項１において、 前記０系／１系送信パッケージの各々は、自系の入力デ
   ータを入力するバッファと、０系／１系両系のデータを
   比較するデータ比較部を有し、且つ送信側に、該バッフ
   ァからのデータ読みだしを制御する読み出し制御部を備
   え、 現用側のデータ比較部におけるデータ比較により、不一
   致と判定される時、現用側における読み出し制御部によ
   り、入力データの位相の遅れている側のバッファのデー
   タの読みだしを行うように制御し、両系のデータの同期
   をとることを特徴とする無瞬断二重化切替方式。
4. 【請求項４】請求項３において、 更に、現用系の信号をモニタするモニタ部を備え、前記
   データ比較部は、該モニタ部の出力と予備系のデータと
   を比較し、予備系のデータ比較部において不一致と判定
   される時、現用側における読み出し制御部により、入力
   データの位相が遅れている側のバッファのデータの読み
   だしを行うように制御し、両系のデータの同期をとるこ
   とを特徴とする無瞬断二重化切替方式。
5. 【請求項５】請求項２乃至４において、 前記データ比較部は、比較を行った複数ビットの全ビッ
   トが一致する時に、データの一致検出とすることを特徴
   とする無瞬断二重化切替方式。
6. 【請求項６】請求項２乃至４において、 前記データ比較部は、比較を行った複数ビットの過半数
   のビットが一致する時に、データの一致検出とすること
   を特徴とする無瞬断二重化切替方式。