KR100290656B1 - Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법 - Google Patents

Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법 Download PDF

Info

Publication number
KR100290656B1
KR100290656B1 KR1019990009271A KR19990009271A KR100290656B1 KR 100290656 B1 KR100290656 B1 KR 100290656B1 KR 1019990009271 A KR1019990009271 A KR 1019990009271A KR 19990009271 A KR19990009271 A KR 19990009271A KR 100290656 B1 KR100290656 B1 KR 100290656B1
Authority
KR
South Korea
Prior art keywords
circuit pack
matching circuit
flash memory
subscriber matching
microprocessor
Prior art date
Application number
KR1019990009271A
Other languages
English (en)
Other versions
KR20000060725A (ko
Inventor
기경진
노혜경
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019990009271A priority Critical patent/KR100290656B1/ko
Publication of KR20000060725A publication Critical patent/KR20000060725A/ko
Application granted granted Critical
Publication of KR100290656B1 publication Critical patent/KR100290656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
    • H04M3/245—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems for ISDN systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/36—Memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

본 발명은 ISDN 교환기에서의 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법에 관한 것으로, 특히, 기본가입자 정합회로팩용 운용 프로그램을 기본가입자 정합회로팩내에 장착된 프래쉬 메모리에 병렬로 전송한 후 퓨징시켜 주는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법에 관한 것으로서, 본 발명에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법에 의하면, 기본가입자 정합회로팩용 운용 프로그램을 기본가입자 정합회로팩내에 장착된 프래쉬 메모리에 병렬로 전송한 후 퓨징시켜 주기 때문에 운용 프로그램 퓨징 처리속도가 빨라지고, 이로인해 퓨징 소요시간이 단축될 뿐만 아니라, 한 개의 D-채널 프로세서 회로팩과 다수개의 기본가입자 정합회로팩을 병렬로 접속한 후 순차적으로 기본가입자 정합회로팩용 운용 프로그램을 프래쉬 메모리로 퓨징시키는 것이 가능해 짐으로써, 운용 프로그램을 퓨징시켜 주는 공정이 단순화되어 생산성이 향상된다는 뛰어난 효과가 있다.

Description

ＩＳＤＮ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법{DEVICE FOR FUSING FLASH MEMORY DATA USING PARALLEL DATA TRANSMISSION IN INTEGRATED SERVICE DIGITAL NETWORK TELEPHONE EXCHANGE AND CONTROL METHOD THEREOF}
본 발명은 ISDN(Integrated Service Digital Network; 이하 ISDN이라 칭함.) 교환기에서의 프래쉬 메모리(Flash Memory) 데이터 퓨징(Fusing)장치 및 그 제어방법에 관한 것으로, 특히, 기본가입자 정합회로팩(IBSA : ISDN Basic rate Subscriber Interface board Assembly)용 운용 프로그램을 기본가입자 정합회로팩내에 장착된 프래쉬 메모리에 병렬로 전송한 후 퓨징시켜 주는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법에 관한 것이다.
종래의 ISDN 교환기내 프래쉬 메모리 데이터 퓨징장치는 도 1에 도시한 바와 같이, RS-232C 제어부(11), 중앙제어장치(Central Process Unit; 이하 CPU라 칭함.)(12), SRAM(Static Random Access Memory; 이하 SRAM이라 칭함.)(13) 및 프래쉬 메모리(14)를 각각 구비한 기본가입자 정합회로팩(10)과; 기본가입자 정합회로팩용 운용 프로그램을 상기 기본가입자 정합회로팩(10)에 직렬로 전송하는 컴퓨터(Computer)(20)와; 상기 기본가입자 정합회로팩(10)과 컴퓨터(20)를 연결시키는 RS-232C 케이블(Cable)(30)로 구성되어 있다.
그러면, 상기와 같은 구성을 가지는 종래의 ISDN 교환기내 프래쉬 메모리 데이터 퓨징장치의 운용 프로그램 퓨징방법에 대해 설명하기로 한다.
먼저, 상기 컴퓨터(20)는 상기 RS-232C 케이블(30)을 통해 기본가입자 정합회로팩용 운용 프로그램을 상기 CPU(12)에 직렬로 전송한다. 그러면, 상기 기본가입자 정합회로팩(10)내에 장착된 CPU(12)는 직렬로 전송된 기본가입자 정합회로팩용 운용 프로그램을 입력받아, 상기 SRAM(13)에 모두 저장한다. 그런후, 상기 CPU(12)는 상기 SRAM(13)에 저장된 기본가입자 정합회로팩용 운용 프로그램을 리드한 후, 다시 상기 프래쉬 메모리(14)로 퓨징시킨다.
그러나, 종래의 ISDN 교환기내 프래쉬 메모리 데이터 퓨징장치는 컴퓨터와 기본가입자 정합회로팩간의 인터페이스 기능이 RS-232C 직렬 인터페이스 기능이기 때문에, 컴퓨터에서 기본가입자 정합회로팩으로 기본가입자 정합회로팩용 운용 프로그램 데이터를 전송할 때 전송속도가 느린 직렬로 전송함으로써, 운용 프로그램을 기본가입자 정합회로팩내에 장착된 프래쉬 메모리로 퓨징시키는 속도가 느려질 뿐만 아니라, 이로인해 기본가입자 정합회로팩용 운용 프로그램 퓨징처리 시간이 오래걸려 생산성이 떨어진다는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 정합회로팩내에 장착된 프래쉬 메모리로의 운용 프로그램 퓨징 소요시간을 단축시켜 생산성을 향상시켜 주는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치는, 운용 프로그램을 저장하는 프래쉬 메모리와, 상기 프래쉬 메모리에 저장된 운용 프로그램에 따라 전체적인 시스템 제어동작을 수행하는 제 1 마이크로 프로세서와, 외부 시스템과의 인터페이스 동작을 수행하는 제 1 버퍼를 각각 구비한 다수개의 기본가입자 정합회로팩과;
어드레스 병렬버스, 데이터 병렬버스, 리셋신호 라인, 프래쉬메모리 제어신호 라인 및 버퍼인에이블 신호라인이 장착된 기본가입자 정합용 백보드와;
운용자가 기본가입자 정합회로팩의 ID를 입력하면, 기본가입자 정합회로팩 ID 신호를 출력하는 터미널과;
기본가입자 정합회로팩용 운용 프로그램 데이터를 저장하는 ROM과, 상기 터미널에서 기본가입자 정합회로팩 ID 신호를 출력하면 이를 입력받아, 상기 ROM에 저장된 기본가입자 정합회로팩용 운용 프로그램 데이터를 리드하고, 이후 상기 어드레스 병렬버스 및 데이터 병렬버스를 통해 해당 가입자 정합회로팩내에 장착된 프래쉬 메모리로 퓨징시키는 제 2 마이크로 프로세서와, 상기 기본가입자 정합용 백보드내에 장착된 다수개의 신호라인과 인터페이스 동작을 수행하는 제 2 버퍼를 구비한 D-채널 프로세서 회로팩으로 구성된 것을 특징으로 한다.
또한, 본 발명 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 제어방법은, 운용자가 터미널을 통해 운용 프로그램을 퓨징시키고자 하는 기본가입자 정합회로팩의 ID를 입력하는 제 1 단계와; D-채널 프로세서 회로팩내에 장착된 제 2 마이크로 프로세서가 상기 터미널에서 출력한 기본가입자 정합회로팩 ID 신호를 입력받은 후, 운용 프로그램을 퓨징시켜야 될 기본가입자 정합회로팩을 인지하는 제 2 단계와; 상기 제 2 마이크로 프로세서가 해당 기본가입자 정합회로팩내에 장착된 제 1 버퍼만을 인에이블시키는 제 3 단계와; 상기 제 2 마이크로 프로세서가 해당 기본가입자 정합회로팩내에 장착된 제 1 마이크로 프로세서의 기능을 억제시키는 제 4 단계와; 상기 제 2 마이크로 프로세서가 상기 ROM에 저장된 기본가입자 정합회로팩용 운용 프로그램 데이터를 리드한 후, 해당 가입자 정합회로팩내에 장착된 프래쉬 메모리에 병렬로 전송하여 퓨징시키는 제 5 단계와; 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리에 오류없이 정상적으로 퓨징되었는지의 여부를 판단하는 제 6 단계와; 상기 제 6 단계에서 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리에 오류없이 정상적으로 퓨징되면, 상기 제 2 마이크로 프로세서가 해당 기본가입자 정합회로팩내에 장착된 제 1 버퍼의 인에이블 상태 및 제 1 마이크로 프로세서의 기능억제 상태를 해제시키는 제 7 단계와; 상기 제 2 마이크로 프로세서가 해당 프래쉬 메모리로의 기본가입자 정합회로팩용 운용 프로그램 데이터 퓨징동작이 정상적으로 완료되었음을 운용자에게 디스플레이시키는 제 8 단계로 이루어진 것을 특징으로 한다.
도 1은 종래의 ISDN 교환기내 프래쉬 메모리 데이터 퓨징장치의 구성을 나타낸 기능블록도,
도 2는 본 발명의 일 실시예에 따른 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 구성을 나타낸 기능블록도,
도 3은 도 2에 따른 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 제어방법을 나타낸 동작플로우챠트이다.
〈도면의 주요 부분에 대한 부호의 설명>
100 : 기본가입자 정합회로팩 101 : 프래쉬 메모리
103 : 제 1 마이크로 프로세서 105 : 제 1 버퍼
200 : 기본가입자 정합용 백보드 300 : 터미널
400 : D-채널 프로세서 회로팩 401 : ROM
403 : 제 2 마이크로 프로세서 405 : 제 2 버퍼
이하, 본 발명의 일 실시예에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 기능블록도로서, 본 발명의 일 실시예에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치는 프래쉬 메모리(101), 제 1 마이크로 프로세서(Micro Processor)(103) 및 제 1 버퍼(Buffer)(105)를 구비한 기본가입자 정합회로팩(100)과, 기본가입자 정합용 백보드(ISBB : ISDN Subscriber Interface Back Board)(200)과, 터미널(Terminal)(300)과, ROM(Read Only Memory; 이하 ROM이라 칭함.)(401), 제 2 마이크로 프로세서(403) 및 제 2 버퍼(405)를 구비한 D-채널 프로세서 회로팩(400)으로 구성되어 있다.
상기 기본가입자 정합회로팩(100)내에 장착된 프래쉬 메모리(101)는 기본가입자 정합회로팩용 운용 프로그램을 저장하는 메모리이다.
한편, 상기 기본가입자 정합회로팩(100)내에 장착된 제 1 마이크로 프로세서(103)는 상기 프래쉬 메모리(101)에 저장된 운용 프로그램에 따라 상기 기본가입자 정합회로팩(100)의 전체적인 시스템 제어동작을 수행하는 역할을 한다.
또한, 상기 기본가입자 정합회로팩(100)내에 장착된 제 1 버퍼(105)는 외부 시스템과의 인터페이스(Interface) 동작을 수행하는 역할을 한다.
한편, 상기 기본가입자 정합용 백보드(200)는 어드레스(Address) 병렬버스, 데이터 병렬버스, 리셋(Reset)신호 라인, 프래쉬메모리 제어신호 라인 및 버퍼인에이블(Buffer Enable) 신호라인이 장착되어 있는 백보드이다.
또한, 상기 터미널(300)은 운용자가 기본가입자 정합회로팩의 ID(IDentification)를 입력하면, 기본가입자 정합회로팩 ID 신호를 상기 D-채널 프로세서 회로팩(400)내에 장착된 제 2 마이크로 프로세서(403)로 출력하는 역할을 한다.
한편, 상기 D-채널 프로세서 회로팩(400)내에 장착된 ROM(401)은 기본가입자 정합회로팩용 운용 프로그램 데이터를 저장하는 메모리이다.
그리고, 상기 D-채널 프로세서 회로팩(400)내에 장착된 제 2 마이크로 프로세서(403)는 상기 터미널(300)에서 기본가입자 정합회로팩 ID 신호를 출력하면, 이를 입력받아 해당 기본가입자 정합회로팩(100)내에 장착된 제 1 버퍼(105)를 인에이블시킨 후, 제 1 마이크로 프로세서(103)의 기능을 억제시킨다.
그런후, 상기 제 2 마이크로 프로세서(403)는 상기 ROM(401)에 저장된 기본가입자 정합회로팩용 운용 프로그램 데이터를 리드하여 상기 어드레스 병렬버스 및 데이터 병렬버스를 통해 해당 기본가입자 정합회로팩(100)내에 장착된 프래쉬 메모리(101)로 퓨징시키고, 이후 상기 프래쉬 메모리(101)에 퓨징된 기본가입자 정합회로팩용 운용 프로그램 데이터의 오류발생 여부를 점검하여 그 결과값을 운용자에게 디스플레이시키는 역할을 한다.
또한, 상기 D-채널 프로세서 회로팩(400)내에 장착된 제 2 버퍼(405)는 다수개의 상기 기본가입자 정합회로팩(100)과 인터페이스 동작을 수행하는 역할을 한다.
그러면, 상기와 같은 구성을 가지는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치를 이용한 본 발명의 일 실시예에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 제어방법에 대해 설명하기로 한다.
도 3은 본 발명의 일 실시예에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 제어방법을 나타내는 동작플로우챠트로서, 여기서 S는 스텝(STEP)을 나타낸다.
먼저, 운용자는 상기 터미널(300)을 통해 운용 프로그램을 퓨징시키고자 하는 기본가입자 정합회로팩의 ID를 입력한다(S1).
그러면, 상기 D-채널 프로세서 회로팩(400)내에 장착된 제 2 마이크로 프로세서(403)는 상기 터미널(300)에서 출력한 기본가입자 정합회로팩 ID 신호를 입력받은 후, 운용 프로그램을 퓨징시켜야 될 기본가입자 정합회로팩(100)을 인지한다(S2).
한편, 상기 제 2 마이크로 프로세서(403)는 운용 프로그램을 퓨징시켜야 될 해당 기본가입자 정합회로팩(100)내에 장착된 제 1 버퍼(105)를 인에이블시키기 위해, 인에이블 신호를 상기 기본가입자 정합용 백보드(200)에 장착된 버퍼인에이블 신호라인을 통해 해당 제 1 버퍼(105)로 전송한다. 그러면, 해당 기본가입자 정합회로팩(100)내에 장착된 제 1 버퍼(105)는 상기 제 2 마이크로 프로세서(403)에서 출력한 인에이블 신호에 의해 인에이블 된다(S3).
이어서, 상기 제 2 마이크로 프로세서(403)는 해당 기본가입자 정합회로팩(100)내에 장착된 제 1 마이크로 프로세서(103)의 기능을 억제시키기 위해, 리셋신호를 상기 기본가입자 정합용 백보드(200)에 장착된 리셋신호 라인을 통해 해당 제 1 마이크로 프로세서(103)로 출력한다. 그러면, 해당 기본가입자 정합회로팩(100)내에 장착된 제 1 마이크로 프로세서(103)는 상기 제 2 마이크로 프로세서(403)에서 출력한 리셋신호에 의해 기능이 억제된다(S4).
그런후, 상기 제 2 마이크로 프로세서(403)는 상기 ROM(401)에 저장된 기본가입자 정합회로팩용 운용 프로그램 데이터를 리드한 후, 상기 기본가입자 정합용 백보드(200)에 장착된 어드레스 병렬버스 및 데이터 병렬버스를 통해 해당 가입자 정합회로팩(100)내에 장착된 프래쉬 메모리(101)에 병렬로 전송하여 퓨징시킨다(S5).
한편, 상기 제 2 마이크로 프로세서(403)는 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리(101)에 오류없이 정상적으로 퓨징되었는지의 여부를 판단한다(S6).
이때, 상기 제 6 단계(S6)에서 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리(101)에 오류없이 정상적으로 퓨징되면(YES), 상기 제 2 마이크로 프로세서(403)는 해당 기본가입자 정합회로팩(100)내에 장착된 제 1 버퍼(105)의 인에이블 상태 및 제 1 마이크로 프로세서(103)의 기능억제 상태를 해제시킨다(S7).
또한, 상기 제 2 마이크로 프로세서(403)는 해당 프래쉬 메모리(101)로의 기본가입자 정합회로팩용 운용 프로그램 데이터 퓨징동작이 정상적으로 완료되었음을 운용자에게 디스플레이시키기 위해, 상기 터미널(300)로 디스플레이 제어신호를 출력한다. 그러면, 상기 터미널(300)은 상기 제 2 마이크로 프로세서(403)에서 출력한 디스플레이 제어신호를 입력받은 후, 운용자에게 해당 프래쉬 메모리(101)로의 기본가입자 정합회로팩용 운용 프로그램 데이터 퓨징동작이 정상적으로 완료되었다는 메시지를 디스플레이시킨다(S8).
한편, 상기 제 6 단계(S6)에서 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리(101)에 정상적으로 퓨징되지 않으면(NO), 상기 제 2 마이크로 프로세서(403)는 해당 프래쉬 메모리(101)에 퓨징된 모든 기본가입자 정합회로팩용 운용 프로그램 데이터를 클리어시킨다. 그런후, 상기 제 2 마이크로 프로세서(403)는 다시 상기 제 5 단계(S5)로 진행하여, 해당 가입자 정합회로팩(100)내에 장착된 프래쉬 메모리(101)로의 데이터 퓨징동작을 반복 수행한다(S9).
상술한 바와 같이 본 발명에 의한 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치 및 그 제어방법에 의하면, 기본가입자 정합회로팩용 운용 프로그램을 기본가입자 정합회로팩내에 장착된 프래쉬 메모리에 병렬로 전송한 후 퓨징시켜 주기 때문에 운용 프로그램 퓨징 처리속도가 빨라지고, 이로인해 퓨징 소요시간이 단축되어 생산성을 향상된다는 뛰어난 효과가 있다.
또다른 효과로는 한 개의 D-채널 프로세서 회로팩과 다수개의 기본가입자 정합회로팩을 병렬로 접속한 후, 순차적으로 기본가입자 정합회로팩용 운용 프로그램을 프래쉬 메모리로 퓨징시키는 것이 가능해 짐으로써, 운용 프로그램을 퓨징시켜 주는 공정이 단순화되어 생산성이 향상된다는 것이다.

Claims (3)

  1. 운용 프로그램을 저장하는 프래쉬 메모리와, 상기 프래쉬 메모리에 저장된 운용 프로그램에 따라 전체적인 시스템 제어동작을 수행하는 제 1 마이크로 프로세서와, 외부 시스템과의 인터페이스 동작을 수행하는 제 1 버퍼를 각각 구비한 다수개의 기본가입자 정합회로팩과;
    어드레스 병렬버스, 데이터 병렬버스, 리셋신호 라인, 프래쉬메모리 제어신호 라인 및 버퍼인에이블 신호라인이 장착된 기본가입자 정합용 백보드와;
    운용자가 기본가입자 정합회로팩의 ID를 입력하면, 기본가입자 정합회로팩 ID 신호를 출력하는 터미널과;
    기본가입자 정합회로팩용 운용 프로그램 데이터를 저장하는 ROM과, 상기 터미널에서 기본가입자 정합회로팩 ID 신호를 출력하면 이를 입력받아, 상기 ROM에 저장된 기본가입자 정합회로팩용 운용 프로그램 데이터를 리드하고, 이후 상기 어드레스 병렬버스 및 데이터 병렬버스를 통해 해당 가입자 정합회로팩내에 장착된 프래쉬 메모리로 퓨징시키는 제 2 마이크로 프로세서와, 상기 기본가입자 정합용 백보드내에 장착된 다수개의 신호라인과 인터페이스 동작을 수행하는 제 2 버퍼를 구비한 D-채널 프로세서 회로팩으로 구성된 것을 특징으로 하는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치.
  2. 운용자가 터미널을 통해 운용 프로그램을 퓨징시키고자 하는 기본가입자 정합회로팩의 ID를 입력하는 제 1 단계와; D-채널 프로세서 회로팩내에 장착된 제 2 마이크로 프로세서가 상기 터미널에서 출력한 기본가입자 정합회로팩 ID 신호를 입력받은 후, 운용 프로그램을 퓨징시켜야 될 기본가입자 정합회로팩을 인지하는 제 2 단계와; 상기 제 2 마이크로 프로세서가 해당 기본가입자 정합회로팩내에 장착된 제 1 버퍼만을 인에이블시키는 제 3 단계와; 상기 제 2 마이크로 프로세서가 해당 기본가입자 정합회로팩내에 장착된 제 1 마이크로 프로세서의 기능을 억제시키는 제 4 단계와; 상기 제 2 마이크로 프로세서가 상기 ROM에 저장된 기본가입자 정합회로팩용 운용 프로그램 데이터를 리드한 후, 해당 가입자 정합회로팩내에 장착된 프래쉬 메모리에 병렬로 전송하여 퓨징시키는 제 5 단계와; 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리에 오류없이 정상적으로 퓨징되었는지의 여부를 판단하는 제 6 단계와; 상기 제 6 단계에서 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리에 오류없이 정상적으로 퓨징되면, 상기 제 2 마이크로 프로세서가 해당 기본가입자 정합회로팩내에 장착된 제 1 버퍼의 인에이블 상태 및 제 1 마이크로 프로세서의 기능억제 상태를 해제시키는 제 7 단계와; 상기 제 2 마이크로 프로세서가 해당 프래쉬 메모리로의 기본가입자 정합회로팩용 운용 프로그램 데이터 퓨징동작이 정상적으로 완료되었음을 운용자에게 디스플레이시키는 제 8 단계로 이루어진 것을 특징으로 하는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 제어방법.
  3. 제 2항에 있어서,
    상기 제 6 단계에서 기본가입자 정합회로팩용 운용 프로그램 데이터가 해당 프래쉬 메모리에 정상적으로 퓨징되지 않으면, 상기 제 2 마이크로 프로세서가 해당 프래쉬 메모리에 저장된 모든 기본가입자 정합회로팩용 운용 프로그램 데이터를 클리어시킨 후, 다시 상기 제 5 단계로 진행하는 제 9 단계가 추가로 구성됨을 특징으로 하는 ISDN 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터 퓨징장치의 제어방법.
KR1019990009271A 1999-03-18 1999-03-18 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법 KR100290656B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990009271A KR100290656B1 (ko) 1999-03-18 1999-03-18 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990009271A KR100290656B1 (ko) 1999-03-18 1999-03-18 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20000060725A KR20000060725A (ko) 2000-10-16
KR100290656B1 true KR100290656B1 (ko) 2001-05-15

Family

ID=19577004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990009271A KR100290656B1 (ko) 1999-03-18 1999-03-18 Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100290656B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022613A (ko) * 1993-12-08 1995-07-28 정장호 전전자 교환기 시스템의 내부선로 시험연결용 회로팩
KR970072683A (ko) * 1996-04-04 1997-11-07 김광호 퓨징회로
KR19980061865A (ko) * 1996-12-31 1998-10-07 유기범 이중화 데이터 통신 제어 장치
KR19980050246U (ko) * 1996-12-30 1998-10-07 정장호 플래쉬 rom 퓨징장치
KR19980061866A (ko) * 1996-12-31 1998-10-07 유기범 이중화 데이터 통신 제어 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022613A (ko) * 1993-12-08 1995-07-28 정장호 전전자 교환기 시스템의 내부선로 시험연결용 회로팩
KR970072683A (ko) * 1996-04-04 1997-11-07 김광호 퓨징회로
KR19980050246U (ko) * 1996-12-30 1998-10-07 정장호 플래쉬 rom 퓨징장치
KR19980061865A (ko) * 1996-12-31 1998-10-07 유기범 이중화 데이터 통신 제어 장치
KR19980061866A (ko) * 1996-12-31 1998-10-07 유기범 이중화 데이터 통신 제어 장치

Also Published As

Publication number Publication date
KR20000060725A (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
RU2008136752A (ru) Шлюз для автоматической маршрутизации сообщений между шинами
US5119088A (en) Method for the identification of peripheral equipment within a digital communication system
JPS639786B2 (ko)
JPH0793273A (ja) 障害監視機構を具備したマルチｃｐｕシステム
JP2833387B2 (ja) 交換機バスモニタ回路
KR100290656B1 (ko) Ｉｓｄｎ 교환기내 병렬 데이터 전송에 의한 프래쉬 메모리 데이터퓨징장치 및 그 제어방법
JP4326439B2 (ja) ディスプレイの符号を設定するためのシステム、装置及び方法
KR910000629B1 (ko) 전화선 인터페이스용 선택모듈 및 그 인터페이스방법
JP3267110B2 (ja) マイクロコンピュータのデータ転送装置
JP2508920B2 (ja) 構成変更方式
KR100251782B1 (ko) 자체 진단 기능을 가지는 종합정보통신망 가입자 인터페이스회로 및 그 진단방법
JPH0231541A (ja) 複合電子交換機
JP2998439B2 (ja) 回線制御装置
KR100216402B1 (ko) 음성사서함 시스템에서 통신 데이타 처리를 위한 단일 복합형 라인 카드
KR100962306B1 (ko) 임베디드 시스템의 양방향 데이터 통신장치 및 그 방법
KR19980069059A (ko) 교환기에서의 정합용 통합 패킷 핸들러 장치 및 방법
JPH0678385A (ja) 電子交換方式
JP3006555B2 (ja) 遠隔地モジュール制御方式
JP2000183939A (ja) データ転送装置
JP2003114704A (ja) プログラマブルロジックコントローラシステム
KR940017549A (ko) 전전자교환기의 신호단말망에 접속된 신호버스정합보드에서의 메시지 송신 방법
KR950022514A (ko) 복수의 시스템과 통신하는 단일 프로세서의 통신포트제어방법 및 그 장치
JPS6235738A (ja) 通信制御装置
JPH11122645A (ja) 呼処理制御装置
JPH11355391A (ja) 電気通信装置における警報処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee