JP2000138986A - クロック同期装置 - Google Patents

クロック同期装置

Info

Publication number
JP2000138986A
JP2000138986A JP10312455A JP31245598A JP2000138986A JP 2000138986 A JP2000138986 A JP 2000138986A JP 10312455 A JP10312455 A JP 10312455A JP 31245598 A JP31245598 A JP 31245598A JP 2000138986 A JP2000138986 A JP 2000138986A
Authority
JP
Japan
Prior art keywords
clock
signal
clock signal
extracted
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10312455A
Other languages
English (en)
Inventor
Osamu Takase
修 高瀬
Tsukasa Ito
司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP10312455A priority Critical patent/JP2000138986A/ja
Publication of JP2000138986A publication Critical patent/JP2000138986A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 クロック供給用のケーブルが誤って抜かれた
としても、常に基準クロック信号に同期した装置内クロ
ックを生成できるようにする。 【解決手段】 クロック同期装置10に対してクロック
の同期基準となるDCSクロックがケーブルを介して供
給されると、クロック抽出部12でDCSクロックの立
ち上がり又は立ち下がり部分のパルスエッジを抽出した
抽出クロックを生成する。周波数チェック部14では、
その抽出クロックの周期間隔に合わせたクロックパルス
をシフトレジスタで生成し、これと新たに入力される抽
出クロックとを比較して、タイミングが一致した場合に
のみ同期信号パルスを生成する。装置内クロック生成部
16では、この同期信号パルスに基づいて装置内クロッ
クを生成し、装置内の各部に供給する。このため、ケー
ブルが誤って抜けたとしても、DCSクロックと同期し
た直前までの同期信号パルスによって装置内クロックを
自走出力し続けることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、クロック同期装置
に係り、さらに詳しくは、供給される基準クロック信号
と同期した装置内クロックを生成するクロック同期装置
に関する。
【0002】
【従来の技術】近年の通信制御装置などでは、複数の局
間が交換機を介してケーブル等で接続されてネットワー
ク(通信網)を構成しており、各局相互間でデータのや
りとりをしながら一定の処理が行われていた。例えば、
図4は、複数の局間をネットワークで接続した通信制御
システム50の一例を示したものである。図4に示され
る通信制御システム50は、主局52、準主局54及び
従局56,58などから成り、各局間はケーブル60、
62、64で接続されている。このような通信制御シス
テム50内では、主局52、準主局54及び従局56,
58が互いに同期しているクロック信号に基づいて動作
させる必要があるため、ここではDCS(Degital Cloc
k Supply)から同期の基準となる基準クロック信号とし
てのDCSクロックを発生させ、ネットワーク内におけ
る図示しない交換機に供給される。上記したDCSは、
セシウム原子発振器などで構成されていて、非常に正確
な周期のクロックパルスを発生させるものである。そし
て、上記したネットワークの交換機に供給されるDCS
クロックは、ケーブル60、62、64を介して主局5
2、準主局54及び従局56,58に供給され、さらに
各局でそのDCSクロックに同期した装置内クロックが
生成される。
【0003】図5には、各局に供給されるDCSクロッ
クに基づいて位相の同期した装置内クロックを生成する
従来のクロック同期装置70の概略構成が示されてい
る。図5に示されるクロック同期装置70は、供給され
るDCSクロックのパルスエッジの立ち上がり又は立ち
下がり部分を抽出するクロック抽出部72と、このクロ
ック抽出部72で抽出された抽出クロックに同期させて
装置内クロックを生成する装置内クロック生成部74と
を備えており、この装置内クロック生成部74で生成さ
れた装置内クロックが当該装置の各部に供給される。こ
のように、DCSクロックから抽出クロックを経て、装
置内クロックが生成されるまでのそれぞれのクロックパ
ルス波形を示したのが図6の(a),(b),(c)で
ある。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のクロック同期装置70にあっては、DCSク
ロックの位相と同期した装置内クロックを生成するた
め、クロック抽出部72と装置内クロック生成部74と
を備えていて、DCSクロックの立ち上がり又は立ち下
がりを検出することによって、これと同期した装置内ク
ロックを形成していた。そして、DCSクロックのクロ
ック抽出部72への供給は、装置の立ち上げ時より継続
して行われるが、クロック供給用のケーブルが誤って抜
かれると、図7(a)に示されるように、抽出クロック
にノイズ80が加わり、そのノイズの立ち上がりに装置
内クロックが同期してしまい、自走が開始されるという
不都合があった。特に、ケーブルが抜かれた場合は、そ
の後供給されるべき正しい周期を持った抽出クロック8
2が供給されなくなるため、同期状態を修正することが
できず、誤った同期状態が続くことになる。本発明は、
上記事情に鑑みてなされたものであり、生成される装置
内クロック信号が基準クロック信号と同期しているか否
かを確実にチェックすることができ、基準クロック信号
を供給するケーブルが誤って抜かれたとしても、常に同
期した装置内クロックを生成することができるクロック
同期装置を提供することを目的とする。
【0005】
【課題を解決するための手段】請求項1に記載の発明
は、供給される基準クロック信号に同期した装置内クロ
ック信号を生成するクロック同期装置において、前記基
準クロック信号から生成した装置内クロック信号を所要
時間遅延させる信号遅延手段と、その遅延させた装置内
クロック信号と当該時点で生成した装置内クロック信号
とを比較し、両者の周期が一致するか否かを判定する周
期一致判定手段と、前記周期一致判定手段による判定の
結果、両者の信号周期が一致するときのみ正しい装置内
クロック信号として所要ブロックに供給するように構成
する。これによれば、供給される基準クロック信号から
生成した装置内クロック信号を信号遅延手段により所要
時間遅延させ、周期一致判定手段により遅延させた装置
内クロック信号と当該時点で生成した装置内クロック信
号とを比較して、両者の周期が一致するか否かを判定
し、両信号周期が一致するときのみ正しい装置内クロッ
ク信号として所要ブロックに供給するようにする。この
ため、基準クロック信号を供給するケーブルが抜けて、
クロックにノイズが付加されても、周期一致判定手段に
より正しい周期から成るクロック信号か否かをチェック
することが可能となり、常に基準クロック信号に同期し
た装置内クロックを生成することができる。
【0006】請求項2に記載の発明は、請求項1に記載
のクロック同期装置において、前記信号遅延手段は、入
力される抽出クロック信号を順次シフトさせて出力タイ
ミングを所要時間だけ遅延させるシフトレジスタであっ
て、前記周期一致判定手段は、前記シフトレジスタで出
力タイミングを遅延させたクロック信号と、前記基準ク
ロック信号から新たに位相成分を抽出したクロック信号
とを入力し、両クロック信号の周期が一致した場合に同
期信号パルスを出力するゲートである。これによれば、
信号遅延手段にシフトレジスタを用い、周期一致判定手
段にゲートを用いたため、基準クロック信号から抽出し
た抽出クロック信号をシフトレジスタで順次シフトさせ
て所要時間遅延させたクロック信号と、基準クロック信
号から新たに位相成分を抽出したクロック信号とをゲー
ト(例えば、NANDゲートやANDゲート)の入力側
に入力させることにより、クロックパルスのタイミング
が一致した場合にのみ同期信号パルスが出力されて、装
置内クロック信号が生成される。このように、シフトレ
ジスタとゲートという簡単な構成を用いることにより、
基準クロック信号に同期した正しい周期間隔の装置内ク
ロック信号が生成されているか否かを確実にチェックす
ることができる。
【0007】
【発明の実施の形態】以下、本発明を一実施の形態を示
す図1ないし図3に基づいて説明する。図1には、本実
施の形態に係るクロック同期装置10の概略構成図が示
され、図2には、図1の周波数チェック部14の回路構
成例を示す図が示され、図3には、図2の各部の出力信
号波形を示すタイミングチャートが示されている。ここ
では、ネットワークを介して複数の局同士が相互に接続
された通信制御システムにおいて、各局間を同期したク
ロック信号に基づいて動作させるクロック同期装置とし
て示したものである。図1に示されるように、本実施の
形態に係るクロック同期装置10は、供給されるDCS
クロックの立ち上がり又は立ち下がり部分のパルスエッ
ジを抽出した抽出クロックを生成するクロック抽出部1
2と、このクロック抽出部12から出力される抽出クロ
ックがDCSクロックの位相と周期と一致しているか否
かをチェックする周波数チェック部14と、この周波数
チェック部14でチェックされた同期信号パルスに同期
させて装置内クロックを生成する装置内クロック生成部
16とを備えている。そして、この装置内クロック生成
部16で生成された装置内クロックは、当該装置内の各
部に供給される。このようなクロック同期装置10は、
上記した通信制御システムの各局が持っており、その各
局に供給される同期の基準となるDCSクロックに基づ
いて各局で用いられる装置内クロックを形成するもので
ある。本実施の形態のクロック同期装置10の特徴は、
クロック抽出部12から出力される抽出クロックが基準
となるDCSクロックの位相と周期と一致しているか否
かをチェックする周波数チェック部14をクロック抽出
部12と装置内クロック生成部16との間に配置したこ
とにある。この周波数チェック部14は、図2に示され
るように、ここではクロック抽出部12で抽出された抽
出クロックを順次シフトさせるシフトレジスタ20と、
このシフトレジスタ20から一定の周期後に出力される
シフトクロック(ここでは出力QD)と上記した抽出ク
ロックとが入力されるNANDゲート22とを備えてい
る。このNANDゲート22は、両方の入力レベルがH
(ハイ)の場合にのみL(ロー)を出力し、それ以外の
入力レベルの組み合わせは、常にH(ハイ)を出力す
る。このように、周波数チェック部14をシフトレジス
タ20とNANDゲート22で簡単に構成するととも
に、確実に周波数チェック処理を行うことができる。な
お、周波数チェック部14は、上記構成に限られるもの
ではなく、NANDゲート22の代わりにANDゲート
を用いたり(この場合には両方の入力レベルがHの場合
にのみHが出力される)、また、シフトレジスタ20を
用いずに周波数チェック部を構成するようにしても良
い。
【0008】図3は、上記図2の各部から出力されるク
ロックパルスの波形を示したもので、以下、図3の波形
図を用いて周波数チェック部14の動作を説明する。ま
ず、図1に示されるクロック同期装置10は、通信制御
システム(図4参照)内の各局にそれぞれ設けられてい
る。そして、同期基準となるDCSクロックは、ネット
ワークの交換機等を介してケーブルにより各局のクロッ
ク同期装置に供給される。そこで、ある局のクロック同
期装置10に着目した場合、ケーブルを介して供給され
るDCSクロックは、クロック抽出部12に入力される
とDCSクロックのパルスエッジを抽出した抽出クロッ
クが取り出される(図3(a)参照)。この抽出クロッ
クは、図2に示されるように、周波数チェック部14内
のシフトレジスタ20とNANDゲート22の一方の入
力端に入力される。シフトレジスタ20に入力された抽
出クロックは、図3(b)に示されるように、クロック
パルスを順次シフトさせることにより、ここでは1パル
ス幅分だけ順次位相がずれたQA,QB,QC,QDの
各出力パルスを得るようにする。本実施の形態における
抽出クロックの周期は、図3に見られるように5パルス
幅分に相当するため、QD出力パルスが抽出クロックの
次のパルスの周期と一致する。このため、シフトレジス
タ20からは、常にQD出力パルスを取り出すようにし
て、NANDゲート22の入力側に抽出クロックとQD
出力パルスとが入力されると、最初は何れの入力もLと
LでHが出力され、次に入力がHとLになってもHが出
力されるが、1周期後に抽出クロックとQD出力パルス
の立ち上がりが重なると、入力がHとHになることから
初めてLが出力される。このように、周波数チェック部
14から出力される同期信号パルスは、図3に示される
ように、抽出クロックが常に一定周期間隔で出力される
ならば、抽出クロックと同期信号パルスとは同一位相で
出力されることになる。
【0009】ここで、従来例の課題を説明した図7で
は、DCSクロックを供給するケーブルが誤って抜けて
抽出クロックにノイズ80が加わると、装置内クロック
生成部において装置内クロックが生成されて、誤同期の
原因となっていた。しかし、本実施の形態の周波数チェ
ック部14を設けると、図7(a)のように本来抽出ク
ロックが発生しない周期でノイズ80が付加されても、
図3(b)に示したQD出力パルスがLのままであるた
め、NANDゲート22からの出力はHの状態が保た
れ、ノイズ80の影響を排除することができる。そし
て、図3(a)に示されるように、次の周期に正規の抽
出クロックパルスがNANDゲート22に入力されるな
らば、同図(c)に示したような同期信号パルスを形成
することができる。このため、装置内クロック生成部1
6は、この同期信号パルスに基づいて装置内クロックを
生成することにより、常にDCSクロックの位相と同期
した装置内クロックを得ることができる。また、上記し
たようにケーブルが誤って抜けた場合は、抽出クロック
そのものも途中から供給されなくなり、その結果として
同期信号パルスも形成されなくなる。しかし、装置内ク
ロック生成部16は、最後に出力された同期信号パルス
に基づいて自走を開始するため、その最後の同期信号パ
ルスさえ位相が合って(同期)いれば、ケーブルが抜け
た後もDCSクロックと同期した装置内クロックを生成
することができる。
【0010】このように、本実施の形態のクロック同期
装置10は、DCSクロックを供給するケーブルが途中
で誤って抜けたとしても、DCSクロックと同期した装
置内クロックを支障無く生成し続けることができるた
め、同期したクロック信号を用いて通信制御システムを
正常に動作させることができる。以上説明したように、
本実施の形態のクロック同期装置10は、クロック抽出
部12と装置内クロック生成部16との間に周波数チェ
ック部14を設けたため、DCSクロックを供給するケ
ーブルが誤って抜けたような場合であっても、抽出クロ
ックに加わるノイズの影響を排除することが可能とな
り、常にDCSクロックと同期した装置内クロックを生
成することができる。その結果、通信制御システムなど
の信頼性を向上させることができる。なお、上記実施の
形態では、クロック同期装置を通信制御システムに用い
た場合で説明したが、これに限定されるものではなく、
同期したクロックを用いて動作させる必要のある伝送装
置一般に用いることが可能である。また、伝送装置以外
であっても、同期したクロックを用いる必要のあるもの
であれば、同様に適用することができる。
【0011】
【発明の効果】以上説明したように、請求項1に記載の
発明によれば、基準クロック信号を供給するケーブルが
誤って抜かれたとしても、常に基準クロック信号に同期
した装置内クロックを生成することができる。請求項2
に記載の発明によれば、シフトレジスタとゲートという
簡単な構成により、基準クロック信号に同期した正しい
周期間隔の装置内クロック信号が生成されているか否か
を確実にチェックすることができる。
【図面の簡単な説明】
【図1】本実施の形態に係るクロック同期装置の概略構
成図である。
【図2】図1の周波数チェック部の回路構成例を示す図
である。
【図3】(a)(b)(c)は図2の各部の出力信号波形を示す
タイミングチャートである。
【図4】複数の局間をネットワークで接続した通信制御
システムの概略構成図である。
【図5】従来のクロック同期装置の概略構成図である。
【図6】(a)(b)(c)はDCSクロックから抽出クロック
を介して装置内クロックが生成されるまでのクロックパ
ルス波形図である。
【図7】(a)(b)は従来例の課題を説明するクロックパル
スの波形図である。
【符号の説明】
10 クロック同期装置 12 クロック抽出部 14 周波数チェック部 16 装置内クロック生成部 20 シフトレジスタ(信号遅延手段) 22 NANDゲート(周期一致判定手段)
フロントページの続き Fターム(参考) 5K047 AA09 BB11 GG02 GG09 GG10 KK04 KK12 KK16 MM27 MM36 MM62 MM63 5K069 AA10 EA05 GA02 GA08

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 供給される基準クロック信号に同期した
    装置内クロック信号を生成するクロック同期装置におい
    て、 前記基準クロック信号から位相成分を抽出したクロック
    信号を所要時間遅延させる信号遅延手段と、 前記信号遅延手段で遅延させた抽出クロック信号と当該
    時点で抽出された抽出クロック信号とを比較して、両者
    の周期が一致するか否かを判定する周期一致判定手段
    と、 前記周期一致判定手段による判定の結果、両者の信号周
    期が一致するときのみ正しい装置内クロック信号として
    所要ブロックに供給するように構成したことを特徴とす
    るクロック同期装置。
  2. 【請求項2】 前記信号遅延手段は、 入力される抽出クロック信号を順次シフトさせて出力タ
    イミングを所要時間だけ遅延させるシフトレジスタであ
    って、 前記周期一致判定手段は、 前記シフトレジスタで出力タイミングを遅延させたクロ
    ック信号と、前記基準クロック信号から新たに位相成分
    を抽出したクロック信号とを入力し、両クロック信号の
    周期が一致した場合に同期信号パルスを出力するゲート
    であることを特徴とする請求項1に記載のクロック同期
    装置。
JP10312455A 1998-11-02 1998-11-02 クロック同期装置 Pending JP2000138986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10312455A JP2000138986A (ja) 1998-11-02 1998-11-02 クロック同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10312455A JP2000138986A (ja) 1998-11-02 1998-11-02 クロック同期装置

Publications (1)

Publication Number Publication Date
JP2000138986A true JP2000138986A (ja) 2000-05-16

Family

ID=18029406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10312455A Pending JP2000138986A (ja) 1998-11-02 1998-11-02 クロック同期装置

Country Status (1)

Country Link
JP (1) JP2000138986A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782779A (zh) * 2010-03-30 2010-07-21 浙江中控自动化仪表有限公司 监控系统的调试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101782779A (zh) * 2010-03-30 2010-07-21 浙江中控自动化仪表有限公司 监控系统的调试方法

Similar Documents

Publication Publication Date Title
US6470458B1 (en) Method and system for data processing system self-synchronization
JP2982731B2 (ja) 同期信号検出方式
US20020007465A1 (en) Method, modules and program modules for synchronization
JP2000138986A (ja) クロック同期装置
JPH08256164A (ja) 通信システム
JPH0393333A (ja) ディジタルインタフェース回路
JP3427761B2 (ja) 同期回路
JPH10303874A (ja) 異クロック間同期エッジ検出方式
KR100255381B1 (ko) 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법
JPH09149015A (ja) クロック位相調整回路
JP3505479B2 (ja) 複数同期装置及びクロック分岐・分周装置
KR0138310Y1 (ko) 내부동기에 의한 신호처리 장치
JP2809202B2 (ja) クロック切り替え回路及びこれを用いたクロック乗せ換え装置
JP2010213204A (ja) データ送受信方法
JP2655624B2 (ja) フレ−ム同期検出回路
JPH04245734A (ja) 同期回路
KR100882725B1 (ko) 동기 데이터 변환장치
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JPH08102732A (ja) フレーム同期回路
KR0120533B1 (ko) 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로
JP2009278405A (ja) 受信装置、送信装置および通信方法
JPH08316942A (ja) 非同期データ伝送回路
JP2007336190A (ja) 調歩同期式通信装置、調歩同期式通信方法
JP2010130060A (ja) データ転送システム
JPH09270783A (ja) フレーム同期装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050719