KR0138310Y1 - 내부동기에 의한 신호처리 장치 - Google Patents

Abstract

본 고안은 신호처리 과정에서 내부동기에 의한 신호처리 장치에 관한 것으로, 신호처리 과정에서 데이타와 동기 신호를 함께 전송할 경우 각각의 동기를 일치시켜 주어야 하고, 이들의 입,출력 포트가 더 많이 필요하게 되므로 동기 신호의 입,출력이 없이 자체에서 일정간격으로 동기를 발생시켜 데이타와의 동기를 맞추어 주도록 한 것이다.

이와 같이 본 고안의 목적은 클럭신호에 의해 데이타의 동기를 일치시키는 장치에 있어서 동기신호를 주기적으로 발생시키는 동기 신호 발생 수단과, 상기 동기 신호의 정상동작 여부를 비교하여 판단하는 비교판단수단과, 상기 비교판단수단의 판단 결과에 따라 동기 신호를 출력하는 동기선택수단으로 구성함으로써 달성되는 것이다.

Description

내부동기에 의한 신호처리 장치

제1도는 종래의 신호처리 시스템 구성도.

제2도는 클럭, 데이타, 동기의 관계 파형도.

제3도는 내부동기에 의한 신호처리 구성도.

제4도는 내부동기 발생회로.

제5도는 제4도의 클럭과 동기와의 관계 파형도.

제6도는 비교판단수단과 동기 선택수단의 회로 구성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 신호처리부 301 : 동기발생수단

300 : 본 고안의 신호처리수단의 구성도 302 : 비교판단수단

303 : 동기선택수단 400 : 분주수단

본 고안은 신호처리 과정에서 내부 동기에 의한 신호처리 장치에 관한 것으로, 신호처리 과정에서 데이타와 동기 신호를 함께 전송할 경우 각각의 동기를 일치시켜 주어야 하고 이들의 입,출력 포트가 더 많이 필요하게 되므로 동기 신호의 입,출력이 없이 자체적으로 일정간격으로 동기를 발생시켜 데이타와의 동기를 맞추어 주도록 한 내부 동기에 의한 신호처리 장치에 관한 것이다.

종래의 신호처리 장치는 첨부된 도면 제1도에 도시된 바와 같이 입력단에 클럭, 데이타, 동기 신호를 입력으로 하는 신호처리 수단(100)으로 구성되어 있다.

이와 같이 구성된 종래 신호처리 장치는 어떤 신호를 정확히 출력시키기 위해서 데이타 처리 시스템간의 위상을 일치시켜야 하며 이를 위하여 동기 신호를 사용하게 된다.

입력단에 클럭, 데이타, 동기 신호를 입력으로 하여 신호처리 수단에서 데이타를 처리한 후 출력단으로 데이타를 내보내게 된다.

이때 신호처리 수단에서는 데이타를 압축 및 복원하는 과정을 수행한다.

데이타 처리 과정에서의 동기 신호와의 관계는 제2도와 같이 나타낼 수 있다. 입력되는 클럭과 이에 동기된 데이타에서는 일정한 관계가 유지되어야 하며 이를 위하여 동기 신호가 필요하게 된다. 클럭에 의하여 일정한 데이타가 출력되며 여기서는 D1에서 D6까지의 데이타가 얻어진다.

연속적으로 입력되어지는 데이타를 처리하다 보면 클럭과의 위상관계 등에 의해 데이타간의 연관성이 어긋나는 경우가 있으므로 이를 정상적으로 동작시키기 위해 사용되는 신호가 동기 신호이며 제2도에서와 같이 동기 신호 후 입력되는 신호의 값을 D1으로 만들어 새롭게 데이타의 처리를 함으로써 오동작되던 것을 정상적으로 신호를 처리할 수 있도록 해 준다.

그러나, 이와 같이 종래 신호처리 장치는 입력신호를 일정한 채널에 통과시키기 위해서 데이타의 압축 및 복원과정을 거치는데 이때 데이타간의 전송시 발생되는 데이타의 어긋남 현상에 대한 대비책으로 동기 신호가 이용되고 있다. 이를 기준으로 데이타간의 동기를 일치시킨다. 그런데 처리하여야 할 데이타가 여러 종류이고 이들의 내부회로 구성이 복잡해지는 문제점이 있다.

따라서 본 고안의 목적은 신호처리 과정에서 데이타와 동기 신호를 함께 전송할 경우 각각의 동기를 일치시켜 주어야 하고 이들의 입,출력 포트가 더 많이 필요하게 되므로 동기 신호의 입.출력이 없이 자체에서 일정간격으로 동기를 발생시켜 데이타의 동기를 맞추도록 내부 동기에 의한 신호처리 장치를 제공함에 있다.

이와 같은 본 고안은 목적을 달성하기 위한 수단은 클럭신호에 의해 데이타의 동기를 일치시키는 장치에 있어서 동기 신호를 주기적으로 발생시키는 내부동기 신호 발생수단과, 상기 동기신호의 정상동작 여부를 비교하여 판단하는 비교판단 수단과, 상기 비교판단수단의 판단결과에 따라 동기신호를 출력하는 동기 선택수단으로 구성함으로서 달성되는 것으로, 이하 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제3도는 본 고안 내부동기에 의한 신호처리장치의 구성도로서, 이에 도시한 바와같이, 주클럭을 기준으로 하며, 발생된 출력 로드신호(OLD)를 데이타 압축비 만큼 분주기(400)를 통하여 분주시켜 이를 앤드 게이트로 통과시켜 얻을 수 있는 동기 발생수단(301)과, 상기 동기 발생수단(301)으로부터 동기신호의 정상적인 동작이 이루어지는가를 판별하기 위한 비교판단수단(302)과, 상기 동기신호가 잘못 동작되거나 뮤팅기간 중에 생기는 흐름을 얻도록 해주는 동기 선택수단(303)으로 구성한다.

상기 비교판단수단(301)은 제6도에 도시된 바와같이, 입력되는 동기를 기준으로 하여 데이타 처리 간격을 사용자의 의도에 맞추어 조절할 수 있는 카운터(302a)와, 상기 카운터(302a)의 출력신호(Q)와 동기신호를 래치하여 클럭을 일치시키는 제1디플립플롭(302b)과, 제2디플립플롭(302c)과, 제1디플립플롭의 출력(A)과 제2디플립플롭의 출력을 반전시킨 출력(B)를 논리곱시켜 에러의 발생여부를 판별하는 앤드 게이트(302d)로 구성한다.

이와 같이 구성된 본 고안의 작용, 효과를 도면에 의거 상세히 설명하면 다음과 같다.

먼저 제3도에서 신호사이의 동기를 맞추기 위해 외부에서 입력되는 동기신호를 이용하지 않고 신호처리수단(300)에서 일정간격으로 신호를 발생시켜 이를 기준으로 동기를 맞추어 데이타가 어긋나는 경우에 이를 정상적으로 동작시키도록 하였다.

제3도에서 동기발생수단(301)은 주클럭을 기준으로 하여 여기서 발생된 출력로드 신호(OLD)를 데이타 압축비 만큼 분주시켜 이를 앤드 게이트로 통과시켜 얻을 수 있다.

이때 데이타를 4:1로 압축한 예의 회로는 제4도와 같다.

이때의 타이밍도를 살펴보면 제5도와 같이 (a),(b),(c)의 분주클럭으로 부터 (d)의 클럭을 얻으며 이를 이용하여 동기 신호 (e)를 얻는다.

상기 동기 신호의 정상적인 동작이 이루어지는가를 판별해 주기 위하여 비교판단수단(302)을 제6도와 같이 회로를 구성하였다.

이와 같이 입력되는 동기를 기준으로 하여 일정한 간격으로 데이타를 처리하게 되는데 이때의 간격은 사용자의 의도에 맞추어 카운터(302a)로 조절할 수 있다.

카운터의 출력신호(Q)에 의하여 동기의 이상여부를 판별할 수 있으며, 카운터의 출력신호(Q)와 동기신호를 제1디플립플롭(302b)과 제2디플립플롭(302c)으로 래치하여 클럭을 일치시킨후 제1디플립플롭(302b)의 출력(A)과 제2디플립플롭의 반전출력(B)를 논리곱시킨 앤드 게이트(302d)를 통과시켜 에러의 발생여부를 판별한다.

상기 동기신호가 잘못동작되거나 뮤팅기간중에 생기는 데이타간의 불연속을 회복시키는 역할을 하며, 정상적인 데이타 흐름을 얻도록 해주는 동기선택수단(303)은 제6도의 멀티플렉서와 같이, 전단인 비교판단수단(300)의 출력이 멀티플렉서(303)의 선택단자(S)에 하이(H)가 인가되면 동기가 새롭게 발생되어야 하므로 동기 발생수단의 새롭게 발생된 동기신호(Y2)가 그대로 출력되고, 그 외의 시간 동안에는 선택단자(S)가 로우(L)이므로 동기 발생기의 이전 동기신호(Y1)가 그대로 출력되어진다. 이와 같이 회로를 구성하면 외부동기신호를 이용하지 않아도 되며 자체 발생되는 동기만으로 안정되게 데이타를 처리하게 된다.

이상에서 상세히 설명한 바와같이, 본 고안은 기존회로에서 신호를 압축 복원하는데 있어 데이타의 연속성은 중요한 의미를 가지며 이에 따라 데이타와 동기 신호를 함께 전송하여 왔다. 처리할 데이타가 동일종류(비례관계를 가지는 경우)일 때에는 에러 클럭에 대한 동기신호를 외부에서 제공하는 방법이 이용되지만 다른 종류의 클럭이 혼합되어 있는 시스템에서는 각각의 동기를 외부에서 제공하는 것은 내부구성이 복잡해지고 동기를 맞추기 어려우므로 각 클럭 그룹별로 동기를 발생시켜 데이타를 처리한 후 이를 조합하는 것이 시스템의 안정도를 향상시키는 효과가 있다.

Claims (3)

1. 입력 클럭신호에 따라 동기신호를 주기적으로 발생시키는 동기 발생수단과, 상기 동기 발생수단에서 출력된 동기신호의 정상동작 여부를 판단하는 비교판단수단과, 상기 비교판단수단에서 출력된 신호에 따라 동기신호를 선택하여 출력하는 동기 선택수단을 포함하여 된 내부동기에 의한 신호처리장치.
2. 제1항에 있어서, 동기 발생수단은 상기 입력클럭을 데이타 압축비 만큼 분주시키는 분주기와, 상기 분주기를 통해 2분주된 클럭을 위상 반전시키는 인버터와, 상기 인버터에서 출력된 신호와 상기 분주기에서 출력된 클럭신호를 논리곱하는 제1앤드게이트와, 상기 분주기에서 출력된 출력 로드신호와 상기 제1앤드게이트의 출력을 논리곱하여 동기신호를 출력하는 제2앤드게이트로 구성함을 특징으로한 내부동기에 의한 신호처리장치.
3. 제1항에 있어서, 비교판단수단은 입력되는 동기와 카운터 출력(Q)의 피드백 신호를 논리합하는 오아 게이트와, 입력 클럭과 상기 오아 게이트의 출력신호를 카운팅하는 카운터와, 상기 카운터의 출력신호(Q)와 클럭을 래치한 제1디플립플롭과, 상기 동기신호를 래치하여 클럭을 일치시키는 제2디플립플롭과, 상기 제2디플립플롭의 신호를 반전시키는 인버터와, 상기 인버터의 출력과 제1디플립플롭의 출력을 논리곱하는 앤드 게이트로 구성함을 특징으로 한 내부동기에 의한 신호처리장치.