KR100199186B1 - 디지탈 초고주파 전송장치의 블럭 동기회로 - Google Patents

Abstract

직교진폭 변조(QAM)방식 전송시스템에서 수신되는 데이터의 프레임 동기 상태를 감시하여 프레임 동기가 예정된 프레임수를 초과하였을 때 블록동기를 실행하는 블록동기회로를 제공한다. 상기의 블록동기회로는 위상 선택신호의 입력에 응답하여 I, Q의 신드롬 데이터(IS)(QS)를 발생하는 신드롬 발생수단과, 상기 신드롬 발생수단으로부터 발생되는 신드롬 데이터(IS)(QS)을 48프레임의 주기동안 더블 카운팅하여 신드롬 카운팅 데이터를 출력하는 신드롬 카운팅수단과, 상기 신드롬 카운팅수단으로부터 출력되는 신드롬 카운팅 데이터를 소정의 기준값과 비교하여 프레임 동기 상태를 검출하고, 상기 동기 상태 검출에 대응된 동기/비동기 판별신호를 출력하는 비교수단과, 상기 비교수단으로부터 출력되는 동기판별신호와 비동기판별신호의 각각이 미리 설정된 수를 초과시에 이에 대응된 얼라인제어신호 혹은 프레임 시프트 제어신호를 출력하는 블록동기상태 판별수단과, 상기 블록동기상태 판별수단으로부터 출력되는 프레임 시프트 신호가 미리 예정된 값을 초과시에 응답하여 순차 증가되는 신드롬 위상 선택신호를 상기 신드롬 발생수단으로 제공하는 블록동기 제어신호 발생수단으로 구성된다.

Description

디지털 초고주파 전송장치의 블록동기회로

제1도는 본 발명에 따른 디지털 초고주파 전송장치의 블록동기회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 신드롬 데이터 발생기 12 : 신드롬 카운터

14 : 비교기 16 : 동기 카운터

18 : 비동기 카운터 20 : 얼라인 신호 발생부

22 : 데이터 시프트 레지스터 24 : 프레임 카운터

26 : 위상 시프트 카운터

본 발명은 디지털 마이크로 웨이브 전송장치에 관한 것으로, 특히 직교진폭 변조(Quadrature Amplitude Modulation)(QAM)방식 전송시스템에서 수신되는 데이터의 프레임 동기 상태를 감시하여 프레임 동기가 예정된 프레임수를 초과하였을 때 블록동기(Block syncronization)를 실행하는 블록동기회로에 관한 것이다.

통상적으로 범용적인 디지털 전송 시스템은 직렬 데이터 스트림 혹은 병렬 데이터 스트림을 프레임 단위로 전송하는 것이 일반적이다. 이때 프레임의 단위는 특정 비트수로서 결정되어 전송되며, 송수신시 프레임 동기가 이루어지지 않는 경우에는 정확한 데이터의 송수신이 보장되지 않아 데이터를 송수신 할 수 없게 된다. 왜냐하면, 전송된 정보간의 동기를 복원, 유지하는 것은 전송 시스템에서 가장 기본이 되는 과제이며, 프레임단위로 데이터를 송수신하는 시스템에서 송수신되는 데이터를 프레임단위로 동기를 하지 못한 경우에는 데이터를 정확히 송수신할 수 없게 된다.

QAM방식을 사용하는 디지털 마이크로 웨이브 전송장치는 데이터 송수신시 패리티 비트, 스타트 비트, 스톱 비트등의 가드 비트(Guard bit)가 없이 데이터을 송수신하는 방향으로 발전되고 있다.

종래의 디지털 마이크로 웨이브 전송장치의 블록동기 제어회로는 가드 비트가 있는 회로와 없는 회로로 구별된다. 가드 비트가 있는 경우의 회로는 가드 비트 발생기, 데이터 시프트 레지스터, 카운터 및 제어로직들로 구성되며, 가드 비트가 없는 회로는 플립플롭과 다음에 입력되는 데이터와 이전에 수신된 데이터를 배타적 논리합하여 출력하는 배타적 논리합 게이트를 구비하여 클럭을 복원하고, 상기 복구된 클럭으로 프레임단위의 데이터를 비교하여 블록동기를 맞추도록되어 있다.

전자와 같이 가드 비트를 가지는 종래의 회로는 전송데이터의 앞과 뒤에 상기 가드 비트를 발생하는 가드 비트 발생회로가 부가되어 있다. 이와 같은 회로는 통상 사용자에 의해 설정된 비트수의 포으로 데이터를 직렬로 전송하므로 데이터가 송수신시에 가드 비트의 추가로 인해 대역효율이 저하되는 현상이 발생하는 문제가 있었다.

한편, 후자와 같이 가드 비트 없이 데이터를 전송하는 경우, 차분코딩(differention coding)방식을 사용하여 전송하는데 이때는 전에 수신된 데이터와 현재 수신된 데이터의 상하비트차에 의해 에러가 발생할 소자가 대단히 많은 문제가 있었다. 예를들어 이전에 수신된 데이터가 10이라 가정하고, 현재 수신된 데이터가 10110이라 가정하면 송신하고자 하는 데이터는 10과 10110의 상하 비트의 차인 10100이 된다. 그러나 이와 같이 차분코딩방식을 사용하는 후자의 기술은 에러가 발생된 데이터가 수신되었을 경우 다음단에서는 에러가 발생됨으로써 에러가 2배로 확산되어 블록동기를 이루는데는 많은 문제점을 야기시키고 있다.

따라서, 본 발명의 목적은 디지털 마이크로 웨이브 전송장비는 수신되는 데이터의 블록동기를 수신되는 데이터로서 자체적으로 맞추어 데이터를 다음단으로 전송하여 에러 발생확율을 최소화한 블록동기회로를 제공함에 있다.

본 발명의 다른 목적은 QAM방식의 디지털 데이터 전송장치에 있어서, 위상분면이 원래의 위상분면에서 어느 위상 분면으로 이동되었는지를 판단할 수 있는 블록동기회로를 제공함에 있다.

본 발명의 또 다른 목적은 가드 비트가 없이 전송된 데이터의 블록동기를 맞추는 데이터 전송장치의 블록동기회로를 제공함에 있다.

이하, 본 발명에 따른 블록동기 회로의 동작을 첨부한 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 디지털 초고주파 전송장치의 블록동기회로도로서, I의 신드롬 데이터(IS)를 발생하는 I신드롬 데이터 발생기(102)와 Q의 신드롬 데이터(QS)를 발생하는 Q신드롬 데이터 발생기를 가지며 위상 선택신호의 입력에 응답하여 상기 I,Q 신드롬 데이터를 변환출력하는 신드롬 데이터 발생기(10)와, 상기 신드롬 데이터 발생기(10)로부터 출력되는 신드롬 데이터(IS)(QS)를 48프레임의 주기동안 더블 카운팅하여 신드롬 카운팅 데이터를 출력하는 신드롬 카운터(12)와, 상기 신드롬 카운터(12)로부터 출력되는 신드롬 카운팅 데이터를 소정의 기준값과 비교하여 프레임 동기 상태를 검출하고, 상기 동기 상태 검출에 대응된 동기/비동기 판별신호를 출력하는 비교기(14)와, 제1리세트시호의 입력에 응답하여 리세트되며, 상기 비교수단으로부터 출력되는 동기판별신호를 카운팅하여 미리 설정된 카운트 값을 초과시에 얼라인 제어신호를 출력함과 동시에 제2리세트 신호를 발생하는 동기카운터(16)와, 상기 동기카운터(16)로부터 출력되는 얼라인 제어신호의 입력에 응답하여 얼라인신호를 발생하는 얼라인 신호 발생부(20) 및 상기 발생된 얼라인 신호에 응답하여 입력데이터를 시프트하는 데이터 시프트 레지스터(22)와, 상기 동기카운터(16)로부터 출력되는 제2리세트신호의 입력에 응답하여 리세트되며, 상기 비교기(14)로부터 출력되는 비동기 판별신호를 카운팅하여 미리 설정된 카운트 값을 초과시에 프레임 시프트 신호를 발생함과 동시에 상기 동기카운터(16)로 제1리세트 신호를 공급하는 비동기 카운터(18)와, 상기 프레임 시프트 신호를 카운팅하고 이 값이 미리 설정된 값을 초과시에 응답하여 위상 제어신호를 출력하는 프레임 카운터(24)와, 상기 프레임 카운터(24)로부터 출력되는 위상제어신호의 입력에 응답하여 순차 증가되는 신드롬 위상 선택신호(SEL0,SEL1)를 상기 신드롬 데이터 발생기(10)로 출력하는 위상 시프트 카운팅터(26)로 구성된다.

상기 제1도와 같은 구성중, 신드롬 카운터(14)는 입력 프레임 클럭을 48개 카운팅하여 출력하는 카운터(108)와, 상기 I,Q 신드롬 데이터 발생기(102,104)로부터 각각 출력되는 I신드롬 데이터와 Q신드롬 데이터를 상기 카운터(108)의 출력주기내에서 더블 카운팅하여 신드롬 데이터를 출력하는 신드롬 카운터(106)으로 구성되어 있다.

이하 본 발명에 따른 제1도의 동작예를 상세히 설명한다.

지금 신드롬 데이터 발생기(10)내의 I신드롬 데이터 발생기(102)와 Q신드롬 데이터 발생기(104) 각각에서 신드롬 데이터 I,Q가 발생되면, 이는 신드롬 카운터(106)로 입력된다. 이때 상기 신드롬 카운터(106)은 상기 발생된 신드롬 데이터 I와 Q가 동시에 1인 경우 더블 증가 카운팅(2,4,6,8,...)하며, I와 Q가 동시에 0인 경우에 카운팅을 하지 않는다. 상기와 같은 신드롬 데이터의 카운팅 동작은 프레임 클럭(CLK)을 48프레임동안 카운팅하는 카운터(108)가 48프레임의 카운팅을 완료하여 리세트 신호를 출력할 때 까지 누적하여 카운팅된다.

상기 신드롬 카운터(106)의 출력단자에 접속된 비교기(14)는 상기 카운팅된 신드롬 카운팅 데이터값이 미리 설정된 값 44과 비교하여 44보다 크면 1, 작으면 0의 값을 동기 판별신호로 출력한다. 상기의 비교기(14)로부터 출력되는 논리 1 혹은 0의 동기 판별신호는 동기 카운터(16)와 비동기 카운터(18)로 동시에 입력된다. 이때 상기 동기 카운터(16)는 비교기(14)의 출력값이 0일때 1씩 증가하고, 비동기 카운터(18)는 상기 비교기(14)의 출력이 1일 때 1씩 증가한다. 따라서 상기 동기 카운터(16)와 비동기 카운터(18)는 상호 배타적으로 동작된다.

상기 동기 카운터(16)와 비동기 카운터(18)들 각각은 각 카운터의 값이 증가할 때마나 반대 카운터를 리세트 시킨다. 즉, 동기 카운터(16)의 값이 증가시는 비동기 카운터(18)를 리세트 시키고, 비동기 카운터(18)의 카운팅 값 증가시는 동기 카운터(16)를 리세트 시킨다.

상기와 같은 동작에 의해 동기 카운터(16)가 미리 설정된 값 4을 카운팅하면, 상기 동기 카운터(16)는 얼라인 제어신호를 얼라인 제어신호 발생부(20)로 출력한다. 상기 동기 카운터(16)로부터 얼라인 제어신호를 입력하는 얼라인 신호 발생부(20)는 이에 응답하여 얼라인 신호를 데이터 시프트 레지스터(22)로 공급한다.

상기 데이터 시프트 레지스터(22)는 상기 얼라인 신호의 입력에 응답하여 데이터를 다음단으로 출력한다.

한편, 비동기 카운터(18)는 카운팅된 값이 4보다 커지면, 프레임 시프트 카운터(24)의 카운팅 값이 1증가되도록 프레임 시프트 신호(FSHIFT)를 발생한다. 이 프레임 시프트 신호(FSHIFT)는 프레임 동기회로(도시하지 않았음)으로 입력되어 프레임을 시프트하여 프레임 동기를 맞추는 신호로 유용하게 사용된다.

한편, 프레임 카운터(24)는 상기 프레임 시프트 신호(FSHIFT)의 입력을 카운팅하여 카운팅 값이 8을 초과하게 되면, 8프레임 동안 연속하여 프레임 동기가 일치되지 않은 상태임으로 위상 시프트 카운터(26)에 위상 제어신호를 출력한다.

즉, 상기의 프레임 카운터(24)는 비동기 카운터(18)의 출력을 카운트하여 8번 시프트 시킬때마다 1 씩 증가시켜 9를 카운트할 때 마다 위상 시프트 카운터(26)을 구동하여 신드롬 데이터 발생기(10)의 I/Q값을 시프트 시킬 수 있는 위상 선택 신호(SEL1,SEL2)을 발생한다. 이의 위상 선택신호(SEL1,SEL2)는 신드롬 데이터의 I/Q 위상을 90°, 180°, 270°의 순서로 변환시킬 수 있도록 프레임 카운터(24)의 값에 의해 변한다.

상기와 같은 동작에 의해 신드롬 데이터 발생기(10)내의 I신드롬 데이터 발생기(102)와 Q신드롬 데이터 발생기(104)로부터 발생되는 신드롬 데이터의 값이 변화되며, 이의 값에 의해 신드롬 카운터(12)도 변화되어 블록동기를 맞출수 있게 된다. 상기와 같은 동작을 반복하여도 원하는 데이터를 얻을 수 없을 때에는 해당 채널을 에러 채널로 처리토록한다.

상술한 바와 같이 본 발명은 I와 Q의 위상을 가지는 신드롬 데이터의 카운팅에 의한 데이터와 수신된 데이터만으로 블록동기을 꾀함으로써 가드비트의 추가로 인한 대역효율의 저하를 방지할 수 있고, 차분코딩시에 우려되는 에러의 확산현상을 제거하므로서 전송의 신뢰도를 향상시킬 수 있는 이점이 있다.

Claims (7)

1. 디지털 초고주파 전송장치의 블록동기회로에 있어서, 위상 선택신호의 입력에 응답하여 I, Q의 신드롬 데이터(IS)(QS)를 발생하는 신드롬 발생수단과, 상기 신드롬 발생수단으로부터 발생되는 신드롬 데이터(IS)(QS)을 48프레임의 주기동안 더블 카운팅하여 신드롬 카운팅 데이터를 출력하는 신드롬 카운팅수단과, 상기 신드롬 카운팅수단으로부터 출력되는 신드롬 카운팅 데이터를 소정의 기준값과 비교하여 프레임 동기 상태를 검출하고, 상기 동기 상태 검출에 대응된 동기/비동기 판별신호를 출력하는 비교수단과, 상기 비교수단으로부터 출력되는 동기판별신호와 비동기판별신호의 각각이 미리 설정된 수를 초과시에 이에 대응된 얼라인제어신호 혹은 프레임 시프트 제어신호를 출력하는 블록동기상태 판별수단과, 상기 블록동기상태 판별수단으로부터 출력되는 프레임 시프트 신호가 미리 예정된 값을 초과시에 응답하여 순차 증가되는 신드롬 위상 선택신호를 상기 신드롬 발생수단으로 제공하는 블록동기 제어신호 발생수단으로 구성됨을 특징으로 하는 디지털 초고주파 전송장치의 블록동기회로.
2. 제1항에 있어서, 상기 신드롬 발생수단은, I의 신드롬 데이터(IS)를 발생하는 I신드롬 데이터 발생기(102)와, Q신드롬 데이터(QS)를 발생하는 Q신드롬 데이터 발생기를 가지며 위상 선택신호의 입력에 응답하여 상기 I,Q 신드롬 데이터를 변환출력함을 특징으로 하는 디지털 초고주파 전송장치의 블록동기회로.
3. 제2항에 있어서, 상기 신드롬 카운터(14)는, 입력 프레임 클럭을 48개 카운팅하여 출력하는 카운터(108)와, 상기 I, Q 신드롬 데이터 발생기(102,104)로부터 각각 출력되는 I신드롬 데이터와 Q신드롬 데이터를 상기 카운터(108)의 출력주기내에서 더블 카운팅하여 신드롬 데이터를 출력하는 신드롬 카운터(106)로 구성함을 특징으로 하는 디지털 초고주파 전송장치의 블록동기회로.
4. 제2항 또는 제3항에 있어서, 상기 블록동기상태 판별수단의 출력단자에는 상기 얼라인 제어신호의 입력에 응답하여 데이터 시프트 레지스터에 입력되는 데이터를 시프트하는 얼라인 신호를 발생하는 얼라인 신호 발생부를 더 포함함을 특징으로 하는 디지털 초고주파 전송장치의 블록동기회로.
5. 디지털 초고주파 전송장치의 블록동기회로에 있어서, 상기 선택신호의 입력에 응답하여 I, Q의 신드롬 데이터(IS)(QS)를 발생하는 신드롬 발생수단과, 상기 신드롬 발생수단으로부터 발생되는 신드롬 데이터(IS)(QS)을 48프레임의 주기동안 더블 카운팅하여 신드롬 카운팅 데이터를 출력하는 신드롬 카운팅수단과, 상기 신드롬 카운팅수단으로부터 출력되는 신드롬 카운팅 데이터를 소정의 기준값과 비교하여 프레임 동기 상태를 검출하고, 상기 동기 상태 검출에 대응된 동기/비동기 판별신호를 출력하는 비교수단과, 제1리세트신호의 입력에 응답하여 리세트되며, 상기 비교수단으로부터 출력도는 동기판별신호를 카운팅하여 미리 설정된 카운트값을 초과시에 얼라인 제어신호를 출력함과 동시에 제2리세트 신호를 발생하는 굿카운팅수단과, 상기 제2리세트신호의 입력에 응답하여 리세트되며, 상기 비교수단으로부터 출력되는 비동기 판별신호를 카운팅하여 미리 설정된 카운트 값을 초과시에 프레임 시프트 신호를 발생하는 비동기 카운팅수단과, 상기 프레임 시프트 신호를 카운팅하고 이값이 미리 설정된 값을 초과시에 응답하여 위상 제어신호르 출력하는 프레임 카운팅수단과, 상기 프레임 카운팅수단으로부터 출력되는 위상제어신호의 입력에 응답하여 순차 증가되는 신드롬 위상 선택신호를 상기 신드롬 발생수단으로 제공하는 위상 시프트 카운팅수단으로 구성됨을 특징으로 하는 디지털 초고주파 전송장치의 블록동기회로.
6. 제5항에 있어서, 상기 신드롬 수단은, I의 시드롬 데이터(IS)를 발생하는 I신드롬 데이터 발생기(102)와 Q신드롬 데이터(QS)를 발생하는 Q신드롬 데이터 발생기를 가지며 위상 선택신호의 입력에 응답하여 상기 I,Q 신드롬 데이터를 변환출력함을 특징으로 하는 디지털 초고주파 전송장치의 블록동기회로.
7. 제6항에 있어서, 상기 신드롬 카운터(14)는, 입력 프레임 클럭을 48개 카운팅하여 출력하는 카운터(108)와, 상기 I, Q신드롬 데이터 발생기(102,104)로부터 각각 출력되는 I신드롬 데이터와 Q신드롬 데이터를 상기 카운터(108)의 출력 주기내에서 더블 카운팅하여 신드롬 데이터를 출력하는 신드롬 카운터(106)로 구성함을 특징으로하는 디지털 초고주파 전송장치의 블록동기회로.