JPH09270783A - フレーム同期装置 - Google Patents

フレーム同期装置

Info

Publication number
JPH09270783A
JPH09270783A JP8076720A JP7672096A JPH09270783A JP H09270783 A JPH09270783 A JP H09270783A JP 8076720 A JP8076720 A JP 8076720A JP 7672096 A JP7672096 A JP 7672096A JP H09270783 A JPH09270783 A JP H09270783A
Authority
JP
Japan
Prior art keywords
frame synchronization
clock
data
input
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8076720A
Other languages
English (en)
Inventor
Kazuhiro Ando
和弘 安道
Hiroyuki Imai
裕之 今井
Shinichiro Omi
愼一郎 近江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8076720A priority Critical patent/JPH09270783A/ja
Publication of JPH09270783A publication Critical patent/JPH09270783A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 相関演算を正確に実行できない場合において
も、受信データとフレーム同期信号との同期を正確に維
持することができるフレーム同期装置を提供することで
ある。 【解決手段】 フレーム同期補正装置11は、受信クロ
ック101とシステムクロック103とを受信し、シス
テムクロック103の位相が受信クロック101の位相
に対して進んでいる状態から遅れている状態(または遅
れている状態から進んでいる状態)に変化した時に、フ
レーム同期生成装置12にフレーム同期信号106の出
力を早める旨(または遅らせる旨)を示す同期補正信号
105を出力する。フレーム同期生成装置12は、この
同期補正信号105を入力すると、フレーム同期信号1
06をシステムクロック103の1個分の時間早めて
(または遅らせて)出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フレーム同期装置
に関し、より特定的には、有線または無線通信システム
の信号受信点において、受信データの同期を確立するフ
レーム同期装置に関する。
【0002】
【従来の技術】TDMA(時分割多重)方式を用いた通
信システムには、データの送受信を正しく行うために、
フレーム同期を確立するためのフレーム同期装置が設置
されている。図5は、従来のフレーム同期装置の構成を
示すブロック図である。図5において、フレーム同期装
置は、上記の通信システムにおけるデータの受信装置に
設置されており、回線インターフェイス装置30と、フ
レーム同期生成装置31とを備える。
【0003】図6は、回線インターフェイス装置30が
入力する受信データ302の構成を示す図である。受信
データ302は、フレーム単位で構成されており、(n
+1)個のデータを含んでいる。この受信データ302
は、同期を確立するために、所定のデータパターン(以
下、ユニークワードと称する)を所定位置(通常は先頭
位置)に有している。
【0004】図7は、フレーム同期装置の各構成部が入
力する信号および出力する信号を示す図である。図7
(a)は、回線インターフェイス装置30が入力する受
信データ302、受信クロック301およびシステムク
ロック303と、回線インターフェイス装置30から出
力する内部受信データ304とを示している。図7
(b)は、フレーム同期生成装置31に入力するシステ
ムクロック303および内部受信データ304と、フレ
ーム同期生成装置31から出力するフレーム同期信号3
05とを示している。
【0005】以下、図5〜図7を参照して、従来のフレ
ーム同期装置の動作について説明する。回線インタフェ
ース装置30は、データの送信装置(図示せず)で生成
され、伝送路を経由して受け取った受信クロック301
および受信データ302を連続的に入力する。両者は、
送信装置で生成されるため、同期が確立している。回線
インターフェイス装置30は、さらに受信装置内で生成
されるシステムクロック304を入力する。回線インタ
ーフェイス装置30は、受信クロック301に同期した
受信データ302を、システムクロック304に同期し
た内部受信データ304に変換し、フレーム同期生成装
置31に出力する(図7(a)参照)。
【0006】フレーム同期生成装置31は、初期動作に
おいて、入力する内部受信データ304に対して、予め
内部に格納されているユニークワードで連続的に相関演
算を実行し、相関値が所定の基準を満たす時点を相関タ
イミングとして検出する。フレーム同期生成装置31
は、相関タイミングを検出してから、受信データ302
の1フレーム分に相当する時間が経過した時点で、フレ
ーム同期信号305を出力する(図7(b)参照)。し
たがって、フレーム同期信号305は、次回新たに入力
する内部受信データ304の先頭位置を示すようにフレ
ーム同期生成装置31から出力される。これによって、
次回新たに入力する内部受信データ304は、システム
クロック303と同期がとれており、かつ先頭位置が検
出されたものとなるため、後段のデータ処理系(図示せ
ず)で正確に処理されることとなる。
【0007】フレーム同期生成装置31は、初期動作に
おいて先頭位置を検出すると、上記のように内部受信デ
ータ304の1フレーム分の長さが決まっているため、
上述した相関演算を連続的に実行する必要がなくなる。
すなわち、フレーム同期生成装置31は、新たな内部受
信データ304が送信されてくる時間よりも若干早い時
間に、上述した相関演算を開始し、当該新たな内部受信
データ304の先頭位置を検出する。この検出に基づい
て生成されるフレーム同期信号305も、次回新たに入
力する内部受信データ304の先頭位置を示すように出
力される。以降、回線インターフェイス装置30および
フレーム同期生成装置31は、上述した動作を繰り返し
実行する。
【0008】
【発明が解決しようとする課題】ところで、上述したよ
うに、受信クロック301は送信装置で生成され、シス
テムクロック303は受信装置で生成されるため、一般
的に両者は非同期である。そのため、受信クロック30
1とシステムクロック303との位相関係が変化する場
合がある。かかる場合、フレーム同期信号305は、内
部受信データ304の先頭位置を示さなくなる。図8
は、システムクロック303の位相に対する受信クロッ
ク301の位相が進んでいる状態(位相進み状態)から
遅れている状態(位相遅れ状態)に遷移した場合におけ
るフレーム同期信号305を説明するための図である。
位相進み状態が継続している場合、回線インターフェイ
ス装置30は、入力した受信データ302を、受信クロ
ック301に対して位相が遅れているシステムクロック
303に同期させて出力する。フレーム同期生成装置3
1は、前回入力した内部受信データ304について実行
した相関演算の結果に基づくフレーム同期信号305を
出力する。したがって、このフレーム同期信号305
は、今回入力した内部受信データ304の先頭位置を正
確に示す。ところが、位相遅れ状態に変化した場合、回
線インターフェイス装置30は、位相が進んだシステム
クロック303に同期させることはできず、当該システ
ムクロック303の1つ後のシステムクロック303に
同期させて出力する。そのため、フレーム同期生成装置
31が出力するフレーム同期信号305は、今回入力し
た内部受信データ304の先頭位置を正確に示さず、当
該フレーム同期信号305と内部受信データ304の先
頭位置とには、時間的なずれが生じる。従来のフレーム
同期装置では、時間的なずれが残留しないように、フレ
ーム同期生成装置31は、内部受信データ304を入力
する度に、相関演算を実行している。
【0009】しかしながら、フレーム同期生成装置31
は、相関演算を正確に実行しなければフレーム同期信号
305を出力することができない。しかし、受信データ
302はその位相がゆらぐ場合のみならず、内部に含む
ユニークワードが、伝送路上での誤り等により、フレー
ム同期生成装置31によって正確に検出されない場合も
起こり得る。かかる場合に、フレーム同期生成装置31
は、前回出力したフレーム同期信号305から受信デー
タ302の1フレーム分に相当する時間が経過した時点
で、新たなフレーム同期信号305を出力するようにし
ている。したがって、前述した時間的なずれが一旦発生
し、かつフレーム同期生成装置31が正確に相関演算を
実行できない場合、フレーム同期信号305と内部受信
データ304との間には、上述した時間的なずれが残留
した状態が続き、後段のデータ処理系で内部受信データ
304を正確に処理することができないという問題点が
あった。
【0010】それゆえに、本発明の目的は、相関演算を
正確に実行できない場合においても、受信データとフレ
ーム同期信号との同期を正確に維持することができるフ
レーム同期装置を提供することである。
【0011】
【課題を解決するための手段および発明の効果】第1の
発明は、受信したデータに対してフレーム同期をとるた
めの装置であって、外部で生成された第1クロックおよ
びデータと、内部で生成された第2クロックとを入力
し、当該第1クロックに同期したデータを、当該第2ク
ロックに同期したものに変換する入力/変換手段と、前
記第2クロックに同期したデータに対して相関演算を実
行し、当該データの所定位置を示すフレーム同期信号を
出力する同期信号出力手段と前記第1クロックと前記第
2クロックとの位相の関係に基づいて、同期補正信号を
出力する補正信号出力手段とを備え、前記同期補正信号
によって、前記同期信号出力手段は、前記フレーム同期
信号の出力タイミングを制御することを特徴とする。
【0012】第1の発明によれば、同期信号生成手段
は、補正信号出力手段で生成される同期補正信号に基づ
いて、フレーム同期信号の出力タイミングを制御するこ
とができる。したがって、同期信号生成手段は、データ
に対して、正確な相関演算を実行することができなくと
も、フレーム同期信号の出力タイミングを制御し、正確
にフレーム同期信号を出力することができる。
【0013】第2の発明は、第1の発明において、入力
/変換手段は、第1クロックとデータとを連続的に入力
することを特徴とする。
【0014】第3の発明は、第1の発明において、入力
/変換手段は、第1クロックとデータとを、所定時間毎
に入力することを特徴とする。
【0015】第4の発明は、第1〜第3のいずれかの発
明において、補正信号出力手段は、第2クロックに対す
る第1クロックの位相の関係が、進んでいる状態から遅
れている状態に遷移したとき(以下、第1遷移と称す
る)、または遅れている状態から進んでいる状態に遷移
したとき(以下、第2遷移と称する)に同期補正信号を
出力する。
【0016】第5の発明は、第4の発明において、同期
信号出力手段は、第1遷移に基づいて出力された同期補
正信号を入力した場合、フレーム同期信号の出力タイミ
ングを遅らせ、また第2遷移に基づいて出力された同期
補正信号を入力した場合、フレーム同期信号の出力タイ
ミングを早くする。
【0017】第4または5の発明によって、フレーム同
期信号は、データの先頭位置を正確に示すこととなる。
【0018】
【発明の実施の形態】図1は、本発明の一実施形態に係
るフレーム同期装置の構成を示すブロック図である。図
1において、フレーム同期装置は、TDMA(時分割多
重)を用いた通信システムにおけるデータの受信装置
(図示せず)に設置されており、回線インターフェイス
装置10と、フレーム同期補正装置11と、フレーム同
期生成装置12とを備える。
【0019】図2は、回線インターフェイス装置10が
入力する受信データ102の構成を示す図である。受信
データ102は、フレーム単位で構成されており、(n
+1)個のデータを含んでいる。この受信データ102
は、同期を確立するために、特定のデータパターン(以
下、ユニークワードと称する)を所定位置(通常は先頭
位置)に有している。
【0020】図3は、受信クロック101の位相とシス
テムクロック103の位相との関係が変化しない場合の
フレーム同期信号106を説明するための図である。図
4は、受信クロック101の位相とシステムクロック1
03の位相との関係が変化した場合におけるフレーム同
期信号106を説明するための図である。図4(a)
は、システムクロック103の位相に対して受信クロッ
ク101の位相が進んでいる状態(位相進み状態)から
遅れている状態(位相遅れ状態)に遷移した場合を示し
ており、図4(b)は、逆に位相遅れ状態から位相進み
状態に遷移した場合を示している。
【0021】以下、図1〜図4を参照して、本実施形態
に係るフレーム同期装置の動作について説明する。回線
インタフェース装置10は、データの送信装置(図示せ
ず)で生成され、伝送路を経由して受け取った受信クロ
ック101および受信データ102を連続的に入力す
る。両者は、送信装置で生成されるため、同期が確立し
ている。回線インターフェイス装置10は、さらに受信
装置内で生成されるシステムクロック103を入力す
る。回線インターフェイス装置10は、受信クロック1
01に同期した受信データ102を、システムクロック
103に同期したものに変換し、内部受信データ104
としてフレーム同期生成装置11に出力する(図3参
照)。
【0022】フレーム同期生成装置11は、初期動作に
おいて、入力する内部受信データ104に対して、予め
内部に格納されているユニークワードで連続的に相関演
算を実行し、相関値が所定の基準を満たす時点を相関タ
イミングとして検出する。フレーム同期生成装置11は
カウンタ(図示せず)を内部に有しており、当該カウン
タは、相関タイミングを基準として計数を開始し、シス
テムクロック103が入力する毎に計数を行っていく。
フレーム同期生成装置11は、カウンタが「n」を計数
した後にフレーム同期信号106を出力する(図3参
照)。ここで、カウンタが「n」を計数した後にフレー
ム同期信号106が出力されるのは、図3に示すよう
に、1つのシステムクロック103に対応して内部受信
データ104の個々のデータ(D0,…Dn)がフレー
ム同期生成装置11に入力されるからである。すなわ
ち、フレーム同期生成装置11は、カウンタが「0」か
ら「n」までを計数する時間を、内部受信データ104
の1フレーム分に相当する時間と判断する。また、カウ
ンタは、フレーム同期生成装置11がフレーム同期信号
106を出力した直後に計数をリセットし、再度「0」
から計数を行う。
【0023】したがって、フレーム同期信号106は、
次回新たに入力する内部受信データ104の先頭位置を
示すようにフレーム同期生成装置11から出力される。
これによって、次回新たに入力する内部受信データ10
4は、システムクロック103と同期がとれており、か
つ先頭位置が検出されたものとなるため、後段のデータ
処理系(図示せず)で正確に処理されることとなる。
【0024】フレーム同期生成装置11は、初期動作に
おいて先頭位置を検出すると、上記のように内部受信デ
ータ104の1フレーム分に相当する時間とユニークワ
ードが格納されている位置とが決まっているため、上述
した相関演算を連続的に実行する必要がなくなる。例え
ば、ユニークワードが受信データ102の先頭位置に格
納されているならば、フレーム同期生成装置11は、新
たな内部受信データ104が送信されてくる時間よりも
若干早い時間(すなわち、カウンタが「n」を計数する
直前)に、上述した相関演算を開始し、当該新たな内部
受信データ104の先頭位置を検出する。この検出に基
づいて生成されるフレーム同期信号106も、次回新た
に入力する内部受信データ104の先頭位置を示すよう
に出力される。以降、回線インターフェイス装置10お
よびフレーム同期生成装置11は、上述した動作を繰り
返し実行する。
【0025】なお、フレーム同期補正装置11は、上述
した動作中において、受信クロック101とシステムク
ロック103とを入力し、両者の位相関係を監視してい
る。そして、両者の位相の関係が変化したとき同期補正
信号105を出力する。しかし、図3に示す受信クロッ
ク101とシステムクロック103とは、位相関係が一
定の状態(システムクロック103の位相に対して受信
クロック101の位相が進んでいる状態)を保っている
ため、フレーム同期補正装置11は、同期補正信号10
5を出力しない。
【0026】ところが、上述したように、受信クロック
101は送信装置で生成され、システムクロック103
は受信装置で生成されるため、一般的に両者は非同期で
ある。しかも、受信クロック101および受信データ1
02は、有線または無線の伝送路上を伝送してくるた
め、それらの位相がゆらぐ場合がある。そのため、受信
クロック101とシステムクロック103との位相関係
が変化してしまい、フレーム同期信号106が内部受信
データ104の先頭位置を示さない。次に、システムク
ロック103の位相に対する受信クロック101の位相
の関係が変化した場合におけるフレーム同期装置の動作
について説明する。
【0027】この場合においても、回線インターフェイ
ス装置10およびフレーム同期生成装置12は、原則的
には上述した動作を繰り返し実行する。しかし、この原
則的な動作では、システムクロック103に対する受信
クロック101の位相の関係が「位相進み状態」から
「位相遅れ状態」に遷移した後の内部受信データ104
の「D0」は、「位相進み状態」のときに内部受信デー
タ104の「D0」に同期したシステムクロック103
から数えて(n+1)個目のシステムクロック103
(すなわち、カウンタが再度「0」を係数するときに入
力するシステムクロック)ではなく(n+2)個目のシ
ステムクロック103に同期することとなる。しかし、
フレーム同期生成装置12は、上述したように(n+
1)個目のシステムクロック103と同一のタイミング
でフレーム同期信号106(図4(a)点線部参照)を
出力しようとするため、このままでは内部受信データ1
04は、フレーム同期信号106に対して時間的に遅れ
てしまう(図4(a)参照)。
【0028】この時間的なずれを補正するために、フレ
ーム同期補正装置11は、常時受信クロック101とシ
ステムクロック103との位相関係を監視し、位相関係
が変化した時点において、同期補正信号を出力する。よ
り具体的には、図4(a)に示すような場合、フレーム
同期補正装置11は、受信クロック101とシステムク
ロック103とを受信し、「位相進み状態」から「位相
遅れ状態」に遷移した時点で、フレーム同期信号106
の出力タイミングを遅らせるために「+1」を示す同期
補正信号105を出力する。フレーム同期生成装置12
は、この同期補正信号105を入力すると、カウンタが
「n+1」を計数した後にフレーム同期信号106を出
力する。すなわち、フレーム同期生成装置12は、原則
的な動作と比較して、システムクロック103の1個分
の時間遅らせてフレーム同期信号を106を出力する
(図4(a)矢印部分参照)。
【0029】また、上記とは逆に、システムクロック1
03に対する受信クロック101の位相の関係が「位相
遅れ状態」から「位相進み状態」に遷移したとき、内部
受信データ104は、フレーム同期信号106に対して
時間的に進んでしまう(図4(b)参照)。
【0030】図4(b)に示すような場合、フレーム同
期補正装置11は、「位相遅れ状態」から「位相進み状
態」に遷移した時点で、フレーム同期信号106の出力
タイミングを早めるために「−1」を示す同期補正信号
105を出力する。フレーム同期生成装置12は、この
同期補正信号105を入力すると、カウンタが「n−
1」を計数した後にフレーム同期信号106を出力す
る。すなわち、フレーム同期生成装置12は、原則的な
動作と比較して、システムクロック103の1個分の時
間早めてフレーム同期信号を106を出力する(図4
(b)矢印部分参照)。
【0031】なお、「位相進み状態」から「位相遅れ状
態」への遷移と「位相遅れ状態」から「位相進み状態」
への遷移とが、受信データ102の1フレーム内で起こ
った場合、フレーム同期補正装置11は、「+1」と
「−1」とを示すフレーム同期信号106を1回ずつ出
力するため、フレーム同期生成装置12は、原則的な動
作にしたがって、カウンタが「n」を計数した後にフレ
ーム同期信号106を出力する。
【0032】上述したように、フレーム同期補正装置1
1は、受信クロック101とシステムクロック103と
の位相関係を監視し、当該位相関係が変化したとき同期
補正信号105を出力する。フレーム同期生成装置12
は、この同期補正信号105に基づいて、フレーム同期
信号106の出力タイミングを早めたり遅くしたりす
る。したがって、フレーム同期生成装置12は、フレー
ム同期補正装置11が出力する同期補正信号105によ
って正確にフレーム同期信号106の出力タイミングを
認識することができる。これによって、フレーム同期生
成装置12は、相関演算を正確に実行することができな
い場合においても、内部受信データ104の先頭位置を
正確に示すフレーム同期信号106を出力することがで
き、両者の同期を正確に維持することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るフレーム同期装置の
構成を示すブロック図である。
【図2】図1に示す回線インターフェイス装置10が入
力する受信データ102を示す図である。
【図3】受信クロック101の位相とシステムクロック
103の位相との関係が変化しない場合のフレーム同期
信号106を説明するための図である。
【図4】受信クロック101の位相とシステムクロック
103の位相との関係が変化した場合におけるフレーム
同期信号106を説明するための図である。
【図5】従来のフレーム同期装置の構成を示すブロック
図である。
【図6】図5に示す回線インターフェイス装置30が入
力する受信データ302を示す図である。
【図7】フレーム同期装置の各構成部が入力する信号お
よび出力する信号を示す図である。
【図8】システムクロック303の位相に対する受信ク
ロック301の位相が進んでいる状態(位相進み状態)
から遅れている状態(位相遅れ状態)に遷移した場合に
おけるフレーム同期信号305を説明するための図であ
る。
【符号の説明】
10…回線インターフェース装置 11…フレーム同期補正装置 12…フレーム同期生成装置 101…受信クロック 102…受信データ 103…システムクロック 104…内部受信データ 105…同期補正信号 106…フレーム同期信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 受信したデータに対してフレーム同期を
    とるための装置であって、 外部で生成された第1クロックおよびデータと、内部で
    生成された第2クロックとを入力し、当該第1クロック
    に同期したデータを、当該第2クロックに同期したもの
    に変換する入力/変換手段と、 前記第2クロックに同期したデータに対して相関演算を
    実行し、当該データの所定位置を示すフレーム同期信号
    を出力する同期信号出力手段と前記第1クロックと前記
    第2クロックとの位相の関係に基づいて、同期補正信号
    を出力する補正信号出力手段とを備え、 前記同期補正信号によって、前記同期信号出力手段は、
    前記フレーム同期信号の出力タイミングを制御すること
    を特徴とする、フレーム同期装置。
  2. 【請求項2】 前記入力/変換手段は、前記第1クロッ
    クと前記データとを連続的に入力することを特徴とす
    る、請求項1に記載のフレーム同期装置。
  3. 【請求項3】 前記入力/変換手段は、前記第1クロッ
    クと前記データとを、所定時間毎に入力することを特徴
    とする、請求項1に記載のフレーム同期装置。
  4. 【請求項4】 前記補正信号出力手段は、前記第2クロ
    ックに対する第1クロックの位相の関係が、進んでいる
    状態から遅れている状態に遷移したとき(以下、第1遷
    移と称する)、または遅れている状態から進んでいる状
    態に遷移したとき(以下、第2遷移と称する)に前記同
    期補正信号を出力する、請求項1〜3のいずれかに記載
    のフレーム同期装置。
  5. 【請求項5】 前記同期信号出力手段は、前記第1遷移
    に基づいて出力された同期補正信号を入力した場合、前
    記フレーム同期信号の出力タイミングを遅らせ、また前
    記第2遷移に基づいて出力された同期補正信号を入力し
    た場合、前記フレーム同期信号の出力タイミングを早く
    する、請求項4に記載のフレーム同期装置。
JP8076720A 1996-03-29 1996-03-29 フレーム同期装置 Pending JPH09270783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8076720A JPH09270783A (ja) 1996-03-29 1996-03-29 フレーム同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8076720A JPH09270783A (ja) 1996-03-29 1996-03-29 フレーム同期装置

Publications (1)

Publication Number Publication Date
JPH09270783A true JPH09270783A (ja) 1997-10-14

Family

ID=13613410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8076720A Pending JPH09270783A (ja) 1996-03-29 1996-03-29 フレーム同期装置

Country Status (1)

Country Link
JP (1) JPH09270783A (ja)

Similar Documents

Publication Publication Date Title
JP3748204B2 (ja) 周期制御同期システム
JP2001326626A (ja) 同期のための方法、モジュール、およびプログラムモジュール
US20230164725A1 (en) Synchronization correction method, master device and slave device
JPH09270783A (ja) フレーム同期装置
JP3085448B2 (ja) 通信システム
JPH08328691A (ja) 遠方監視制御装置における時刻同期装置
US5648993A (en) Method and apparatus for synchronizing modem transmission by controlling a measured phase difference between an internal timing signal and a transmission timing signal
JP2766838B2 (ja) 時刻データ受信装置
TWI809564B (zh) 同步校正方法、主控裝置及僕裝置
JP2766837B2 (ja) 時刻データ送信装置
JP2678172B2 (ja) 時刻データ受信装置および時刻修正装置
JP4032526B2 (ja) Dpll回路
JPH04352535A (ja) ループ式伝送路制御方式
JP2628564B2 (ja) 位相固定ループ回路及び信号送受信装置
JPH01160125A (ja) フレーム同期方式
JP3427761B2 (ja) 同期回路
JP2806568B2 (ja) 共通バス制御方式
JPH08256138A (ja) クロック抽出回路
KR0185871B1 (ko) 디지탈 전전자교환기의 디지탈 프로세서 위상동기장치
JP2000138986A (ja) クロック同期装置
JPS6327121A (ja) クロツク回路の自動同期装置
JPH08130534A (ja) データ伝送適応化方式およびこれを備えたデータ伝送装置
JPH02292924A (ja) 同期装置
JPH08340312A (ja) フレーム同期制御回路
JP2001285262A (ja) 位相補正装置