JPS6327121A - クロツク回路の自動同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数のクロック間で自動的に同期させるクロ
ック回路の自動同期装置に関する。

（従来の技術） 従来、情報処理装置等で複数の発振器で作成された複数
の各クロックは、ある時点で相互に同期させたとしても
各発振器だ許容された誤差範囲内で時間の経過と共に同
期がづれてしまう。この同期づれの補正手段として目視
等によう同期づれを確認し、補正用スイッチ等を操作し
て補正していた。

（発明が解決しようとする問題点） 上述した従来装置では、各クロックの同期づれが生じた
場合は、任意の時点又は、定められた時点に目視で同期
づれの量を確認し、補正スイッチ等を操作して手動で補
正し、複数のクロックの同期調整を行なっていた。この
従来方法は、手動で行なうため、調整の際かなシの誤差
を当初から生じると共に調整が非常に煩雑であるという
問題がある。

本発明は、上記問題点に鑑みてなされたもので、容易に
且つ高精度にクロックの同期をとることのできるクロッ
ク回路の自動同期装置を提供することを目的とする。

（問題点を解決するための手段） 前述した問題点を解決し、上記目的を達成するために本
発明が提供する手段は、第１の発振器の発振出力を複数
の逓倍回路を有する第１の逓倍手段で逓倍して所定周期
のマスタークロックを出力すると共に、第２の発振器の
発振出力を複数の逓倍回路を有する第２の逓倍手段で逓
倍して所定周期のスレーブクロックを出力するクロック
回路であって、前記マスタークロックに対するスレーブ
クロックの位相遅れ、又は位相進みを判別する判別手段
を設け、該判別手段が位相遅れを判別したとき前記第２
０逓倍手段の逓倍出力の位相を進めると共に、該判別手
段が位相進みを判別したとき前記第２０逓倍手段の逓倍
出力の位相を遅らせるようにしたことを特徴とする。

（実施例） 第１図は、本発明の一実施例を示したブロック図である
。１は所定周期で発振する発振器（第１の発振器）であ
〕、発振器１の発振出力は、複数の逓倍回路５ａ、５ｂ
・・・・・・５ｎ−ｓ　ｐ　　５ｎを有する逓倍回路群
３（第１の逓倍手段）で逓倍され、り四ツクＭ（マスタ
ークロック）を出力する。２は発振器１と同一周期で発
振する発振器（第２の発振器）であシ、発振器２の発振
出力は、複数の逓倍回路６ａ、６ｂ、・・・・・・・・
・６ｎ−１＊６ｎを有する逓倍回路群４（第２の逓倍手
段）で逓倍され、クロックＳ（スレーブクロック）を出
力する。５は判別手段であシ、クロックＭＫ対するクロ
ックＳの位相遅れ、又は位相進みを判別し、該判別出力
を逓倍回路６ｎｌＣ送出する。

第２図は、逓倍回路６ｎ−１の出力信号１５と逓倍回路
６ｎＯ出力信号１２との関係を示した信号波形図であシ
、信号１２（スレーブクロック）が信号１１　（マスタ
ークロック）Ｋ対して進んでいる場合の同期調整を示す
。

第３図は、出力信号１５と出力信号１２との関係を示し
良信号波形図であ）、信号１２（スレーブクロック）が
信号１１　（マスタークロック）に対して遅れている場
合の周期調整を示している。

第２図及び第３図を参照して第１図に示した本発明の実
施例の動作を説明する０発振器１，２は、許容誤差内の
同一発振周波数の信号を出力する発振器である。各発振
器１，２からの出力信号は、各々の逓倍回路群３，４で
それぞれ逓倍され、クロックＭ１クロックＳを送出する
。逓倍回路群３゜４は、各々ｎ個の逓倍回路５ａ、５ｂ
・・・−・・・・・５ｎ及び６ａ、６ｂ・・・・・・・
・・６ｎで構成され、クロックＭ１クロックＳの各周期
は、発振器１，２の出力し、信号１１　（マスタークロ
ック）に対する信号１２（スレーブクロック）の位相遅
れ又は位相進みを判別する。判別回路５の判別周期は、
マスタークロックとスレーブクロックのそれぞれの誤差
が所定許容範囲内に収まるように設定する◇第１図の実
施例では、その許容誤差を逓倍回路６ｎ−１の出力信号
１５の周期内に収めている。

第２図に示すようにスレーブクロックがマスタークロッ
クよ）進んでいることを判別した判別回路５からの指示
信号１３を逓倍回路６ｎに出力しし同期制御を行なう。

即ち、信号１５のパルスを１周期分余分に計数し１１１
周期目信号１２のパルスを送出し、信号１２０周期を信
号１５の１周期分だけ長くする。

また、第３図に示すようにスレーブクロックがマスター
クロックよシ連れている場合には、判別回路５は、指示
信号１４を逓倍回路６ｎに送出して送出して同期制御を
行なう。即ち、信号１５のパルスを１周期分少なく計数
し、９周期目で信号１２のパルスを送出し、信号１２の
周期を信号１５０１周期分だけ短くする。

従って、スレーブクロックは、マスタークロックのクロ
ック出力の前段となる逓倍回路６ｎ−１の信号１５０周
期の範囲内で同期調整する事が出来る。

スレーブクロックとマスタークロックの同期精度を向上
するＫは、判別回路５の判別周期を短くし、短くした判
別周期に相応する逓倍回路群４の中の逓倍回路に対し、
信号１３．１４を送出し、該逓倍回路の逓倍出力の周期
を調整するとよい。

本実施例は、二つのクロック間での同期法について示し
たが玉取上の複数のクロック間での同期法に関しても同
様に適用する事が出来る。

（発明の効果） 以上説明したように本発明は、従来の手動でクロックの
同期をとるのに比較し、格別に精度の高いクロック間の
同期を可能とし、又容易に同期調整を行なうことができ
るという効果が得られる。

【図面の簡単な説明】

第４図は、本発明の一実施例を示すブロック図、第２図
は、遅れ制御動作を示す信号波形図、第３図は進み制御
を示す信号波形図である。 １．２・・・発振器、３，４・・・逓倍回路群、５・・
・判別回路、５　ａ、　　５　ｂ〜５　ｎ・”逓倍回路
、６ａ、６ｂ〜６ｎ・・・逓倍回路。

Claims (1)

1. 【特許請求の範囲】 第１の発振器の発振出力を複数の逓倍回路を有する第１
   の逓倍手段で逓倍して所定周期のマスタークロックを出
   力すると共に、第２の発振器の発振出力を複数の逓倍回
   路を有する第２の逓倍手段で逓倍して所定周期のスレー
   ブクロックを出力するクロック回路において、 前記マスタークロックに対するスレーブクロックの位相
   遅れ又は位相進みを判別する判別手段を設け、該判別手
   段が位相遅れを判別したとき前記第２の逓倍手段の逓倍
   出力の位相を進めると共に、該判別手段が位相進みを判
   別したとき前記第２の逓倍手段の逓倍出力の位相を遅ら
   せるようにしたことを特徴とするクロック回路の自動同
   期装置。