JP2766838B2 - 時刻データ受信装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時刻データ受信装置に
関するものである。

【０００２】

【従来の技術】従来より、例えば、各地の放送局におけ
る計時時刻をセンター装置の基準時刻に同期させるた
め、電話回線を通じて時刻データを送信して時刻修正を
行なう技術が提案されている。

【０００３】

【発明が解決しようとする課題】上記従来の装置では、
通信用クロック信号と秒同期信号とはビットシリアルで
送信される時刻データを受信側で受信して正確なタイミ
ングで時刻修正するとともに秒同期をとる必要がある。
そのためには、時刻データの他に秒同期のためのクロッ
ク信号も送信しなければならず、そのための回路構成が
複雑になるとともにクロック信号のノイズ対策等が必要
になる欠点がある。

【０００４】本発明は、同期用のクロック信号の受信が
不要で、かつ送信側と端末側の時刻を極めて正確に同期
させることのできる時刻データ受信装置を提供すること
を目的としている。

【０００５】

【課題を解決するための手段】時刻データ送信装置か
ら、時刻データの送信終了を表す後端が第１のクロック
信号に同期して送信される上記時刻データを受信する受
信部と、上記時刻データ送信装置から送信される上記時
刻データの遅延時間を検出する検出手段と、第２のクロ
ック信号を発生する基準信号回路と、上記第２のクロッ
ク信号に基づいて時刻を計時する時計回路と、上記時刻
データの送信終了を表す後端の受信から、第１のクロッ
ク信号の１周期分に相当する時間と上記遅延時間の差分
に相当するシフト時間が経過したときに上記基準信号回
路をリセットして上記基準信号回路の上記第２のクロッ
ク信号を上記時刻データ送信装置の上記第１のクロック
信号に同期させるとともに、上記時計回路の計時時刻を
上記時刻データに基づいて修正する時計修正装置とを具
備する時刻データ受信装置により上記目的を達成する。

【０００６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。

【０００７】図１は時刻修正装置全体のシステム構成を
示したものである。同図において、１は基準時刻を計時
する基準時計部、２はパソコン等のシステムコントロー
ラ、３ａ…３ａは基準時刻データを送信するデータ送信
部であり、これらにより時刻データ送信装置３が構成さ
れる。４…４はそれぞれデータ受信部４ａと時計部４ｂ
とからなる時刻データ受信装置である。

【０００８】図２は時刻データ送信装置３の内部構成を
示したものである。基準時計部１は、発振回路（図示せ
ず。）から１ＭＨｚと１Ｈｚの同期したクロック信号が
供給され、１秒信号および通信用クロック信号を出力す
る基準信号回路５と、基準信号回路５からの１秒信号に
基づいて時刻を計時する時計回路６と、時計回路６の計
時時刻を表示する時刻表示部７と、時計回路６の計時時
刻データを出力する時刻データ出力回路８とで構成され
る。データ送信部３ａは、時刻データ出力回路８からの
時刻データを受信する時刻データ入力回路９と、時刻デ
ータ入力回路９で受信された時刻データの通信制御を行
なう通信制御回路１０と、時刻データ通信のタイミング
信号を発生するタイミング回路１１と、通信制御回路１
０からの時刻データをタイミング回路１１からのタイミ
ング信号に基づいてシリアル−パラレル変換するシリア
ル通信回路１２と、時刻データの送受信およびループバ
ック路の形成を行なうループバック回路１３と、電話回
線に対するデータ送受信動作を制御するモデム回路１４
と、システムコントローラ２と接続するためのインター
フェイス回路１５とで構成される。

【０００９】図３は時刻データ受信装置４の内部構成を
示したものである。同図において、１６は時刻データ受
信装置４の各部に必要な各種周波数のクロック信号を発
生する基準信号回路、１７は基準信号回路１６からの１
秒信号に基づいて時刻を計時する時計回路、１８は時計
回路１７で計時されている時刻を表示する時刻表示部で
あり、これらによって時計部４ｂが構成される。１９は
電話回線に対するデータ送受信動作を制御するモデム回
路、２０は受信データのパラレル−シリアル変換を行な
うシリアル通信回路、２１は時刻データ送信装置３と時
刻データ受信装置４との間のデータ遅延時間の計測およ
び時刻修正を行なう時刻修正回路、２２は時刻データ受
信装置４の通信動作および時刻修正動作等の制御を行な
う通信制御回路であり、これらによってデータ受信部４
ａが構成される。

【００１０】つぎに、図４を参照しながら、時刻修正動
作の概略を説明する。時刻データ送信装置３および時刻
データ受信装置４はそれぞれ独立して時刻を計時してい
る。時刻修正の起動は時刻データ受信装置４側からの要
求にしたがって行なわれる。時刻データ受信装置４から
時刻データ送信装置３へ電話をかけ、回線が接続される
と時刻データ受信装置４からループ閉結信号を送出す
る。時刻データ送信装置３では上記ループ閉結信号を受
信すると、時刻データ受信装置４との間にループバック
路を形成する。つづいて時刻データ受信装置４から遅延
時間計測のための所定信号を送出し、この信号が時刻デ
ータ送信装置３から戻ってくるまでの時間を計測し、そ
の時間を記憶する。つづいて、時刻データ受信装置４か
らループ解除信号を送出し、ループバック路を解除す
る。その後、時刻データ受信装置４から時刻データ要求
信号を送出し、この時刻データ要求信号を受信すること
により時刻データ送信装置３から１秒毎の時刻データが
送られてくる。この時刻データは、その後端が１秒周期
のクロック信号に同期している。時刻データ受信装置４
では、その時刻データに基づいて時刻修正を行なう。こ
の時刻修正が終了すると、時刻データ受信装置４は終了
信号を送信し、これにより時刻データ送信装置３では時
刻データの送出を停止するとともに回線を開放し、時刻
修正動作を終了する。

【００１１】つぎに、各部の詳細構成および動作につい
て説明する。まず、基準信号回路５において１秒信号と
通信用クロック信号を同期させる動作について説明す
る。図５は基準信号回路５の内部構成を示したものであ
る。基準信号回路５に供給される１ＭＨｚのクロック信
号は分周回路２３で１／１２５０分周され、８００Ｈｚ
のクロック信号に変換される。この８００Ｈｚのクロッ
ク信号は分周回路２４で１／８００分周され、１Ｈｚの
クロック信号に変換される。一方、基準信号回路５に供
給される１Ｈｚのクロック信号に基づいて、同期分離回
路２５から基準信号回路５の各部における動作を同期さ
せるための１Ｈｚのクロック信号が出力される。このク
ロック信号は分周回路２３、２４に供給され、分周回路
２４からの１Ｈｚのクロック信号を上記基準信号回路５
に供給される１Ｈｚのクロック信号に同期させる。信号
検出回路２６は上記１ＭＨｚのクロック信号と同期分離
回路２５からの１Ｈｚのクロック信号とが供給されてい
るか否かを検出し、いずれか一方の供給が停止すると、
切換え回路２７を切り換えて、出力回路２８から常に１
Ｈｚのクロック信号すなわち１秒信号を出力させる。以
上の構成によって１Ｈｚまたは１ＭＨｚのクロック信号
の停波対策がとられる。

【００１２】一方、上記通信用クロック信号は、３０
０、１２００、２４００ＢＰＳ等であり、上記１ＭＨｚ
のクロック信号を分周して生成することができない。そ
こで、電圧制御水晶発振回路２９の発振周波数（本例で
は４９１５２００Ｈｚとする。）を分周回路３０，３１
を経て１／６１４４分周して８００Ｈｚのクロック信号
とし、これと分周回路２３からの８００Ｈｚのクロック
信号とを位相比較回路３２で位相比較して、その周波数
を上記１ＭＨｚのクロック信号に同期させる。さらに、
同期分離回路２５からの１Ｈｚのクロック信号により分
周回路３０、３１にリセットをかけ、上記基準信号回路
５に供給される１Ｈｚのクロック信号との同期をとる。
分周回路３０からは７６．８ｋＨｚの通信用クロック信
号が出力され、タイミング回路１１へ供給される。

【００１３】以上のようにして、１秒信号と通信用クロ
ック信号とが同期しして基準信号回路５から出力され
る。

【００１４】つぎに、時刻データ出力回路８からの時刻
データの送信終了を表す後端を１秒信号に同期させる動
作について説明する。時刻データの送信終了を表す後端
を１秒信号に同期させるには、シリアル通信回路１２の
パラレル−シリアル変換時の遅延時間補正および時刻デ
ータの送出タイミングのシフトを行なう必要がある。時
刻データ量ｋ１は通信速度に関係なく一定である。ま
た、時刻データのパラレル−シリアル変換に伴う遅延も
発生するが、この遅延量ｋ２も原理的には通信速度に関
係なく一定である。したがって実際の時刻データのシフ
ト量Ｎはｋ１＋ｋ２となる。いま、通信速度を２４００
ＢＰＳ、時刻データ量ｋ１を９０ビット、時刻データの
パラレル−シリアル変換に伴う遅延量ｋ２を２ビットと
すると、Ｎ＝ｋ１＋ｋ２＝９２ビットとなる。

【００１５】図６はタイミング回路１１の内部構成を示
したものである。基準信号回路５からの７６．８ｋＨｚ
のクロック信号は分周回路３３で分周され、上記通信速
度すなわち２４００ＢＰＳに合った周期のクロック信号
に変換され、シリアル通信回路１２へ供給される。ま
た、分周回路３３からのクロック信号はタイマ回路３４
へも供給され、クロック数がカウントされる。

【００１６】図７は時刻データの送出タイミングを示す
ものである。１秒クロックの立上りからシフト量Ｎの時
間分早く時刻データの送出を開始することにより、時刻
データの送信終了を表す後端と１秒信号を同期させるこ
とができる。いま、通信速度は２４００ＢＰＳなので、
タイマ回路３４のカウント設定数をｎとすると、ｎ＝２
４００−Ｎ＝２４００−９２＝２３０８となる。このｎ
＝２３０８をタイマ回路３４にセットしておく。タイマ
回路３４は微分回路３５からの１秒毎の計時スタート信
号により分周回路３３からのクロック数のカウントを開
始し、“２３０８”をカウントしたときに通信制御回路
１０に時刻データ送信信号を供給し、これによって時刻
データの送信が開始される。

【００１７】以上のようにして、時刻データの送信終了
を表す後端と１秒信号とを期させる。

【００１８】つぎに、時刻データの伝送遅延時間の計測
および時刻データ受信装置での時刻修正動作について詳
細に説明する。

【００１９】図８はループバック路について説明するた
めの説明図である。同図において、図２および図３と同
じ番号のものは同一のものを示す。３６は電話回線であ
り、これを介してデータの送受信が行なわれる。本例で
は、時刻データの伝送遅延時間の計測は、ループバック
路直前すなわちシリアル通信回路２０とモデム回路１９
の間で行なう。こうすることにより、モデム回路１４お
よび１９における遅延時間を含めて時刻修正を行なうこ
とができる。

【００２０】図８を参照しながら遅延時間の計測動作を
説明すると、まず、時刻データ受信装置４から“ループ
閉結信号”を時刻データ送信装置３へ送信する。この
“ループ閉結信号”により時刻データ送信装置３ではル
ープバック回路１３のスイッチＡを端子ａへ切り換え
る。これにより時刻データ受信装置４の端子ｃからスイ
ッチＡを経て時刻データ受信装置４の端子ｄまでのルー
プバック路が形成される。ループバック路が形成されて
いるときでもモデム回路１４とシリアル通信回路１２と
は接続しているので、時刻データ受信装置４からの信号
は時刻データ送信装置３で受信可能である。ループバッ
ク路が形成されると、時刻データ受信装置４から遅延時
間計測のための計測用信号が送出される。時刻修正回路
２１において、この計測用信号を送出してから戻ってく
るまでの時間を計測するのである。計測を終了して時刻
データ受信装置４から“ループ解除信号”が送信される
と、時刻データ送信装置３ではスイッチＡを端子ｂへ切
り換える。

【００２１】計測する遅延時間は図９に示すように、時
刻修正回路２１で計測用信号の立上りから、この信号が
戻ってきて再び時刻修正回路２１でこの信号の立上りを
検出するときまでの時間である。遅延時間の発生箇所と
しては図８に示すように、ｔ１：パラレル−シリアル変
換遅延、ｔ２：モデム送信遅延、ｔ３：往路の回線遅
延、ｔ４：モデム受信遅延、ｔ５：モデム送信遅延、ｔ
６：復路の回線遅延、ｔ７：モデム受信遅延、ｔ８：シ
リアル−パラレル変換遅延がある。時刻修正回路２１で
計測される遅延時間をＴｘとすると、Ｔｘ＝ｔ２＋ｔ３
＋ｔ４＋ｔ５＋ｔ６＋ｔ７である。ところが、実際に時
刻データ送信回路３から時刻データ受信装置４へ時刻デ
ータが送られるときの遅延時間をＴｄとすると、Ｔｄ＝
ｔ５＋ｔ６＋ｔ７＋ｔ８である。ここで、ｔ２、ｔ４、
ｔ５、ｔ７はモデム回路内の遅延時間であり、時刻デー
タ送信装置３と時刻データ受信装置４において同一のモ
デム回路を同一の通信速度で使用すれば、ｔ２＝ｔ５、
ｔ４＝ｔ７と見做せる。また、上記往路と復路の各遅延
時間もほぼ等しいと見做せば、Ｔｘ＝２×（ｔ５＋ｔ６
＋ｔ７）であるので、Ｔｄ＝（Ｔｘ／２）＋ｔ８とな
る。すなわち、実際の遅延時間Ｔｄは“モデムの送受信
時の遅延時間と通信回線の遅延時間とパラレル−シリア
ル変換時の遅延時間の和”である。ｔ８は通信速度Ｆに
関わらず、固定されたビット数ｎであり、ｔ８＝（１／
Ｆ）×ｎ＝ｎ／Ｆとなる。したがって、Ｔｄ＝（Ｔｘ／
２）＋（ｎ／Ｆ）となる。（Ｔｘ／２）は片方向通信の
遅延時間で、（ｎ／Ｆ）は通信速度に依存する固有の時
間である。

【００２２】以上のように、時刻修正回路２１によって
測定される遅延時間Ｔｘと通信速度Ｆに依存する固有の
時間（ｎ／Ｆ）によって時刻データ送信の際の遅延時間
Ｔｄを求めることができる。

【００２３】つぎに、上記遅延時間に基づく時刻データ
受信装置４の時刻修正動作について説明する。遅延時間
Ｔｄに基づいて時刻修正回路２１でシフト時間Ｔｓが設
定される。図１０のｃに示すように、遅延時間Ｔｄが１
秒以内であれば、シフト時間Ｔｓ＝（１−Ｔｄ）とな
る。このシフト時間Ｔｓを時刻修正回路２１のタイマに
設定し、図１０のｄに示すように、受信された時刻デー
タの３秒目のデータが確定した時点でシフト時間Ｔｓの
計時を開始する。この計時が終了したときに、図１０の
ｅに示すように時刻修正回路２１からリセット信号を出
力して基準信号回路１６をリセットするとともに、通信
制御回路２２により、リセット直前に受信した時刻デー
タに基づいて時計回路１７の時刻を修正する。

【００２４】図１０のｆに時計回路１７が進んでいる場
合、図１０のｇ，ｈに時計回路１７が遅れている場合の
時刻修正タイミングを示す。ここでは、基準信号回路１
６のリセット直前に受信した７：００：０２の時刻デー
タに基づいて時計回路１７の時刻が７：００：０３に修
正される。

【００２５】以上の動作により、秒同期用のクロック信
号の送出が不要で、かつ時刻データ受信装置４の時刻が
時刻データ送信装置３の時刻に同期した正しい時刻に修
正される。

【００２６】

【発明の効果】本発明によれば、時刻データ送信装置か
ら、時刻データの送信終了を表す後端が第１のクロック
信号に同期して送信される時刻データを受信し、上記時
刻データの送信終了を表す後端の受信から、第１のクロ
ック信号の１周期分に相当する時間と上記遅延時間の差
分に相当するシフト時間が分経過したときに上記基準信
号回路をリセットすることにより、時刻データ送信装置
の第１のクロック信号と時刻データ受信装置の時計回路
の第２のクロック信号とを同期させるため、この同期と
ともに時刻データに基づいて修正される時計回路の時刻
は時刻データ送信装置側のものと同期したものとなる。
これにより、時刻データと別途に同期信号を送信するこ
となく、送信側と受信側の時刻を正確に同期させること
が可能となる。

【図面の簡単な説明】

【図１】本発明による時刻修正装置の一実施例を示した
ブロック図

【図２】時刻データ送信装置３の構成を示したブロック
図

【図３】時刻データ受信装置４の構成を示したブロック
図

【図４】時刻修正動作を説明するための説明図

【図５】基準信号回路５の内部構成を示したブロック図

【図６】タイミング回路１１の内部構成を示したブロッ
ク図

【図７】時刻データの送出タイミングを説明するための
説明図

【図８】ループバック路を説明するための説明図

【図９】遅延時間の計測タイミングを説明するための説
明図

【図１０】時刻修正動作を説明するためのタイミングチ
ャート

【符号の説明】

１６ 基準信号回路 １７ 時計回路 １９ モデム回路（受信部） ２１ 時刻修正回路（検出手段、時計修正装置） ２２ 通信制御回路（時計修正装置）

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 時刻データ送信装置から、時刻データの
   送信終了を表す後端が第１のクロック信号に同期して送
   信される上記時刻データを受信する受信部と、 上記時刻データ送信装置から送信される上記時刻データ
   の遅延時間を検出する検出手段と、 第２のクロック信号を発生する基準信号回路と、 上記第２のクロック信号に基づいて時刻を計時する時計
   回路と、 上記時刻データの送信終了を表す後端の受信から、第１
   のクロック信号の１周期分に相当する時間と上記遅延時
   間の差分に相当するシフト時間が経過したときに上記基
   準信号回路をリセットして上記基準信号回路の上記第２
   のクロック信号を上記時刻データ送信装置の上記第１の
   クロック信号に同期させるとともに、上記時計回路の計
   時時刻を上記時刻データに基づいて修正する時計修正装
   置とを具備することを特徴とする時刻データ受信装置。