CN116132010A - 同步校正方法、主控装置及仆装置 - Google Patents
同步校正方法、主控装置及仆装置 Download PDFInfo
- Publication number
- CN116132010A CN116132010A CN202111629144.XA CN202111629144A CN116132010A CN 116132010 A CN116132010 A CN 116132010A CN 202111629144 A CN202111629144 A CN 202111629144A CN 116132010 A CN116132010 A CN 116132010A
- Authority
- CN
- China
- Prior art keywords
- time
- period
- time point
- signal
- phase compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Selective Calling Equipment (AREA)
Abstract
本发明提供一种同步校正方法、主控装置及仆装置。所述方法包括:在第i秒钟的第一期间中,发送一同步信号框至一仆装置,其中同步信号框包括一同步标头、一第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息,其中第一相位补偿信息用以要求仆装置修正在所述第i秒钟的第二期间中发送一第一参考1PPS信号的一发送时间点;在所述第i秒钟的第二期间中从仆装置接收第一参考1PPS信号;依据接收第一参考1PPS信号的一接收时间点决定在第i+1秒钟的第一期间中发送至仆装置的一第二相位补偿信息。藉此,可让仆装置依据相位补偿信息修正发送第一参考1PPS信号的时间点,进而使主控装置及仆装置彼此达到较佳的同步效果。
Description
技术领域
本发明涉及一种装置间的同步机制,且尤其涉及一种同步校正方法、主控装置及仆装置。
背景技术
请参照图1A,其是现有的同步机制示意图。在图1A中,主控(Master)装置可通过3条信号传输线连接于仆(slave)装置,而主控装置可通过这些信号传输线分别传送频率信息(例如10MHz)、相位信息(例如一秒脉冲(a pulse per second,1PPS)信号)及日时间(Time of date,ToD)信息至仆装置,以让仆装置据以进行同步。
然而,由于图1A的方式需使用3条信号传输线,因此布线时并不方便。
请参照图1B,其是现有的另一同步机制示意图。在图1B中,主控装置可通过单一条信号传输线连接于仆装置,并可通过脉冲宽度调变(pulse width modulation,PWM)来将同步信号(例如嵌入式PPS(embedded PPS,ePPS)信号)发送至仆装置,藉以实现如靶场间仪器组-B(Inter-Range Instrumentation Group B,IRIG-B)的技术。
请参照图1C,其是现有的PWM示意图。在本实施例中,位”0”例如可基于PWM的概念而调变为工作周期(duty cycle)为25%的脉波,而位”1”例如可基于PWM的概念而调变为工作周期为75%的脉波。在图1C中,信号”1011”例如可依上述原则而调变为所示的脉波序列,但可不限于此。
由图1B可看出,其虽降低了布在线的难度,但由于主控装置是单向传输信号至仆装置,故仆装置无法得知因线长或其他因素所导致的延迟误差。
发明内容
有鉴于此,本发明提供一种同步校正方法、主控装置及仆装置,其可用于解决上述技术问题。
本发明提供一种同步校正方法,适于一主控装置,包括:在第i秒钟的第一期间中,发送一同步信号框至一仆装置,其中同步信号框包括一同步标头、一第一一秒脉冲(apulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息,其中第一相位补偿信息用以要求仆装置修正在所述第i秒钟的第二期间中发送一第一参考1PPS信号的一发送时间点;在所述第i秒钟的第二期间中从仆装置接收第一参考1PPS信号;依据接收第一参考1PPS信号的一接收时间点决定在第i+1秒钟的第一期间中发送至仆装置的一第二相位补偿信息。
本发明提供一种主控装置,包括处理电路及补偿估计电路。处理电路经配置以:在第i秒钟的第一期间中,发送一同步信号框至一仆装置,其中同步信号框包括一同步标头、一第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息,其中第一相位补偿信息用以要求仆装置修正在所述第i秒钟的第二期间中发送一第一参考1PPS信号的一发送时间点。补偿估计电路耦接处理电路,并经配置以:在所述第i秒钟的第二期间中从仆装置接收第一参考1PPS信号;依据接收第一参考1PPS信号的一接收时间点决定在第i+1秒钟的第一期间中发送至仆装置的一第二相位补偿信息。
本发明提供一种同步校正方法,适于一仆装置,包括:在第i秒钟的第一期间中,从一主控装置接收一同步信号框,其中同步信号框包括一同步标头、一第一一秒脉冲(apulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息;依据第一相位补偿信息修正在所述第i秒钟的第二期间中发送一第一参考1PPS信号的一发送时间点;在所述第i秒钟的第二期间的发送时间点发送第一参考1PPS信号至主控装置。
本发明提供一种仆装置,包括接收器及处理电路。接收器经配置以:在第i秒钟的第一期间中,从一主控装置接收一同步信号框,其中同步信号框包括一同步标头、一第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息。处理电路耦接于接收器,并经配置以:依据第一相位补偿信息修正在所述第i秒钟的第二期间中发送一第一参考1PPS信号的一发送时间点;在所述第i秒钟的第二期间的发送时间点发送第一参考1PPS信号至主控装置。
附图说明
包含附图以便进一步理解本发明,且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例,并与描述一起用于解释本发明的原理。
图1A是现有的同步机制示意图。
图1B是现有的另一同步机制示意图。
图1C是现有的PWM示意图。
图2是依据本发明的实施例绘示的同步系统示意图。
图3是依据本发明的实施例绘示的同步校正方法流程图。
图4是依据本发明的实施例绘示的第i秒钟的第一期间及第二期间示意图。
图5是依据图2绘示的主控装置示意图。
图6是依据图2绘示的仆装置示意图。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同组件符号在图式和描述中用来表示相同或相似部分。
请参照图2,其是依据本发明的实施例绘示的同步系统示意图。在图2中,同步系统200包括主控装置210及仆装置220,其中主控装置210及仆装置220之间可通过一双向传输接口(其例如是一种同步串行总线)连接。亦即,在一些实施例中,主控装置210除了可将同步所需的信息发送至仆装置220之外,亦可从仆装置220接收反馈的信息,而主控装置210及仆装置220即可在此种双向沟通的机制中进行同步的校正。
在一实施例中,主控装置210包括补偿估计电路211及处理电路212,其中处理电路212耦接于补偿估计电路211。在一些实施例中,主控装置210还可包括耦接于处理电路212的日时间电路213,但可不限于此。另外,仆装置220包括彼此耦接的接收器221及处理电路222。
在本发明的实施例中,主控装置210及仆装置220可协同实现本发明的同步校正方法,其细节详述如下。
请参照图3,其是依据本发明的实施例绘示的同步校正方法流程图。本实施例的方法可由图2的主控装置210及仆装置220执行,以下即搭配图2所示的组件说明图3各步骤的细节。
在本发明的实施例中,主控装置210及仆装置220在每秒钟的时间区间内所执行的操作策略大致相同/相似,故以下暂以第i秒钟内所执行的操作为例作说明,但可不限于此
首先,在步骤S311中,在第i秒钟的第一期间中,主控装置210的处理电路212发送同步信号框F1至仆装置220。相应地,在步骤S321中,在第i秒钟的第一期间中,仆装置220的接收器221从主控装置210接收同步信号框F1。
在本发明的实施例中,第i秒钟至少可区分为第一期间及第二期间,其中第一期间例如是可让主控装置210发送信号至仆装置220的期间,而第二期间例如是主控装置210聆听仆装置220所发送信号的期间,但可不限于此。
请参照图4,其是依据本发明的实施例绘示的第i秒钟的第一期间及第二期间示意图。如图4所示,主控装置210在第i秒钟的第一期间T1中发送的同步信号框F1例如可依序包括同步标头411、第一1PPS信号412、第一日时间信息413及第一相位补偿信息414。在其他实施例中,设计者亦可依需求而调整第一1PPS信号412、第一日时间信息413及第一相位补偿信息414在同步信号框F1中的顺序,但可不限于此。
在一实施例中,处理电路212可在取得同步标头411、第一1PPS信号412、第一日时间信息413及第一相位补偿信息414的内容后,依先前提及的PWM机制将同步标头411、第一1PPS信号412、第一日时间信息413及第一相位补偿信息414编码为对应的PWM信号并进行发送,但可不限于此。
在一实施例中,同步标头411的内容可设计为某个特定位组合,藉以让仆装置220可在检测到此特定位组合之后,判定已收到同步信号框F1,进而将后续的第一1PPS信号412、第一日时间信息413及第一相位补偿信息414取出并执行后续操作。在不同的实施例中,同步标头411的长度及内容可依设计者的需求而决定。举例而言,假设同步标头411的长度为7位,且其内容例如为”1011000”。在此情况下,当仆装置220检测到”1011000”的特定位组合之后,仆装置220即可依据第一1PPS信号412、第一日时间信息413及第一相位补偿信息414个别对应的预设信号长度而取得第一1PPS信号412、第一日时间信息413及第一相位补偿信息414。
举例而言,假设第一1PPS信号412、第一日时间信息413及第一相位补偿信息414的预设信号长度分别为1位、80位及32位,则在仆装置220检测到内容为”1011000”的同步标头411之后,仆装置220可经配置以:将同步标头411的次一位判定为第一1PPS信号412;将第一1PPS信号412后的80个位判定为第一日时间信息413;以及将第一日时间信息413之后的32个位判定为第一相位补偿信息414,但可不限于此。
在一实施例中,主控装置210可通过日时间电路213决定同步信号框F1中的第一日时间信息413。在一实施例中,日时间电路213可在取得对应于第i秒钟的外部日时间ET之后,据以决定第一日时间信息413的第一成分413a。在一实施例中,所述外部日时间ET例如是纪元时间(epoch time),其可由日时间电路213从网络或其他类似的外部来源所取得,并用以作为第一日时间信息413的第一成分413a。在本发明的实施例中,在第一日时间信息413的预设信号长度假设为80位的情况下,第一成分413a例如可占第一日时间信息413的前48个位,但可不限于此。
在一实施例中,日时间电路213可基于系统时钟信号SC1估计第一日时间信息413的第二成分413b。在一实施例中,系统时钟信号SC1可包括多个脉波,而这些脉波的周期例如可因应于系统时钟信号SC1的频率而决定。举例而言,假设系统时钟信号SC1的频率为125MHz,则这些脉波的周期例如是8ns(即1/125M)。亦即,每8ns会出现一个脉波。
在此情况下,反应于日时间电路213检测到系统时钟信号SC1的脉波的其中之一,日时间电路214可递增第一计数值。亦即,在系统时钟信号SC1的频率为125MHz的情况下,日时间电路214每8ns即会递增第一计数值。在一实施例中,日时间电路214可以第一计数值作为第一日时间信息413的第二成分413b。在本发明的实施例中,在第一日时间信息413的预设信号长度假设为80位且第一成分413a占第一日时间信息413的前48个位的情况下,第二成分413b例如可占第一日时间信息413的后32个位,但可不限于此。
简言之,第一日时间信息413的第一成分413a可由日时间电路413基于外部日时间ET(其精度仅为秒)决定,而第一日时间信息413的第二成分413b(其精度可达ns)可由日时间电路413自行计数而得,但可不限于此。
在一实施例中,第一相位补偿信息414用以要求仆装置220修正在所述第i秒钟的第二期间T2中发送第一参考1PPS信号RS的发送时间点。
概略而言,仆装置220在每秒钟的第二期间中都经配置以在一预设时间点发送第一参考1PPS信号RS。在一实施例中,第一参考1PPS信号RS例如是1,而第二期间中的其他位例如是0。换言之,若第二期间的长度经设定为N个位,则此N个位中仅有1个位为1,其他位皆为0,但可不限于此。
在一实施例中,若主控装置210及仆装置220双方之间为完美同步,则主控装置210将会在每秒钟的第二期间中的预设时间点收到来自仆装置220的第一参考1PPS信号RS。
然而,由于主控装置210及仆装置220之间的同步一般并非完美,因此主控装置210可能不会在第二期间的预设时间点收到来自仆装置220的第一参考1PPS信号。例如,主控装置210可能会在第i-1秒钟的第二期间中的预设时间点之前/之后收到第一参考1PPS信号RS。亦即,主控装置210在第i-1秒钟的第二期间中接收第一参考1PPS信号RS的接收时间点与预设时间点之间可能存在特定时间差。在此情况下,主控装置210的补偿估计电路211可基于此特定时间差产生相应的第一相位补偿信息414,藉以在第i秒钟的第一期间T1中通过同步信号框F1中将第一相位补偿信息414告知仆装置220。
因应于第一相位补偿信息414的内容,仆装置220可在第二期间T2中提前/延后发送第一参考1PPS信号RS,以试图让主控装置210在第二期间T2的预设时间点接收到第一参考1PPS信号RS。
在一实施例中,补偿估计电路211可取得第i-1秒钟的第二期间中的预设时间点。在一实施例中,补偿估计电路211可取得第i-1秒钟的同步信号框,并在此同步信号框的结束时间之后加上预设保护时间作为第i-1秒钟的第二期间中的预设时间点。在不同的实施例中,上述预设保护时间可依设计者的需求而定。
在一实施例中,假设第二期间的长度经设定为N个位,则预设保护时间例如可设定为N/2个位,但可不限于此。举例而言,假设N为240,则补偿估计电路211例如可在第i-1秒钟的同步信号框后加上长度为120个(即240/2)位的预设保护时间作为第i-1秒钟的第二期间中的预设时间点,但可不限于此。换言之,若主控装置210与仆装置220之间为完美同步,则在第i-1秒钟的第二期间中,应只有第120个位为1(即,第一参考1PPS信号RS),其他的位皆为0。然而,若主控装置210与仆装置220之间不为完美同步,则第一参考1PPS信号RS出现的位置将不会位于第二期间中的第120个位。
因此,补偿估计电路211可取得在第i-1秒钟的第二期间中接收第一参考1PPS信号RS的接收时间点与上述预设时间点之间的特定时间差,并基于上述特定时间差决定第一相位补偿信息414。
在一实施例中,反应于判定上述接收时间点超前预设时间点达特定时间差,补偿估计电路211可将第一相位补偿信息414设定为用于要求仆装置220在第i秒钟的第二期间T2中延后特定时间差发送第一参考1PPS信号RS。例如,假设第一参考1PPS信号RS出现的位置为第二期间的第118个位,此即代表第一参考1PPS信号RS提前2个位(即,特定时间差)被主控装置210接收到。因此,补偿估计电路211可将第一相位补偿信息414设定为用于要求仆装置220在第i秒钟的第二期间T2中延后2个位发送第一参考1PPS信号RS。
另一方面,反应于判定上述接收时间点落后预设时间点达特定时间差,补偿估计电路211可将第一相位补偿信息414设定为用于要求仆装置220在第i秒钟的第二期间T2中提前特定时间差发送第一参考1PPS信号RS。例如,假设第一参考1PPS信号RS出现的位置为第二期间的第123个位,此即代表第一参考1PPS信号RS延后3个位(即,特定时间差)被主控装置210接收到。因此,补偿估计电路211可将第一相位补偿信息414设定为用于要求仆装置220在第i秒钟的第二期间T2中提前3个位发送第一参考1PPS信号RS。
在一实施例中,假设第一相位补偿信息414的预设信号长度为32个位,则其最高有效位(most significant bit,MSB)例如可用于指示仆装置220应提前/延后发送第一参考1PPS信号RS,而剩余的31个位可用于表示上述特定时间差。例如,当第一相位补偿信息414的MSB为1时,第一相位补偿信息414例如可用于要求仆装置220延后特定时间差发送第一参考1PPS信号RS。另外,当第一相位补偿信息414的MSB为0时,第一相位补偿信息414例如可用于要求仆装置220提前特定时间差发送第一参考1PPS信号RS,但可不限于此。
基此,在步骤S322中,仆装置220的处理电路222依据第一相位补偿信息414修正在第i秒钟的第二期间T2中发送第一参考1PPS信号RS的发送时间点。
在一实施例中,仆装置220的处理电路222取得在第i秒钟的第二期间T2中发送第一参考1PPS信号RS的预设时间点。在一实施例中,仆装置220的处理电路222可在同步信号框F1的结束时间之后加上预设保护时间GT作为预设时间点PT,但可不限于此。
之后,反应于判定第一相位补偿信息414指示延后特定时间差发送第一参考1PPS信号RS,处理电路222可将预设时间点GT延后特定时间差作为发送时间点PT’。例如,当第一相位补偿信息414的MSB为1时,处理电路222可依据第一相位补偿信息414剩余的31个位指示的特定时间差延后预设时间点PT。
另一方面,反应于判定第一相位补偿信息414指示提前特定时间差发送第一参考1PPS信号RS,处理器222可将预设时间点GT提前特定时间差作为发送时间点PT’。例如,当第一相位补偿信息414的MSB为0时,处理电路222可依据第一相位补偿信息414剩余的31个位指示的特定时间差提前预设时间点PT。
之后,在步骤S323中,仆装置220的处理电路222在第i秒钟的第二期间T2的发送时间点PT’发送第一参考1PPS信号RS至主控装置210。相应地,在步骤S312中,主控装置210的补偿估计电路211在第i秒钟的第二期间T2中从仆装置220接收第一参考1PPS信号RS。
之后,在步骤S313中,补偿估计电路211依据接收第一参考1PPS信号RS的接收时间点决定在第i+1秒钟的第一期间中发送至仆装置220的第二相位补偿信息。
在一实施例中,补偿估计电路211决定第二相位补偿信息的方式与决定第一相位补偿信息414的方式类似。举例而言,补偿估计电路211取得第i秒钟的第二期间T2中的预设时间点PT。例如,补偿估计电路211可在同步信号框F1的结束时间之后加上预设保护时间GT作为第i秒钟的第二期间T2中的预设时间点PT,但可不限于此。之后,补偿估计电路211可取得此接收时间点与预设时间点PT之间的特定时间差,并基于此特定时间差决定第二相位补偿信息。
在一实施例中,反应于判定接收时间点超前预设时间点PT达特定时间差,补偿估计电路211可将第二相位补偿信息设定为用于要求仆装置220在所述第i+1秒钟的第二期间中延后特定时间差发送第一参考1PPS信号RS。另一方面,反应于判定接收时间点落后预设时间点PT达特定时间差,补偿估计电路211可将第二相位补偿信息设定为用于要求仆装置220在所述第i+1秒钟的第二期间中提前特定时间差发送第一参考1PPS信号RS。以上手段的细节可参照先前实施例的说明,于此不另赘述。
之后,主控装置210即可再相应地产生对应于第i+1秒钟的同步信号框F2,进而控制仆装置220修正在第i+1秒钟的第二期间中发送第一参考1PPS信号RS的发送时间点,但可不限于此。
由上可知,本发明的实施例可让主控装置210及仆装置220在仅通过单一条信号传输线(其例如是一种同步串行总线)连接的情况下,仍能双向地进行沟通。进一步而言,主控装置210可依据仆装置220在前一秒钟反馈第一参考1PPS信号RS的情况,相应地决定下一秒钟提供给仆装置220的相位补偿信息。藉此,可让仆装置220依据相位补偿信息修正发送第一参考1PPS信号的时间点,进而使主控装置210及仆装置220彼此达到较佳的同步效果。
请参照图5,其是依据图2绘示的主控装置示意图。在图5中,主控装置210除了包括补偿估计电路211、处理电路212及日时间电路213之外,还可包括振荡器511、锁相回路512及双向传输控制器513。
在一实施例中,振荡器511例如是恒温控制晶体振荡器(Oven ControlledCrystal Oscillator,OCXO)或是其他精准可控的时钟信号产生器,并可用于提供本地时钟信号LC1。
在一实施例中,锁相回路512耦接于振荡器511、补偿估计电路211、处理电路212及日时间电路213,并可实现为数字锁相回路(digital phase lock loop,DPLL)。在一实施例中,锁相回路512可接收外部时钟信号EC、外部1PPS信号EP及来自振荡器511的本地时钟信号LC1,并可据以产生系统时钟信号SC1及第一1PPS信号412。
在一实施例中,日时间电路213可从锁相回路512取得系统时钟信号SC1及第一1PPS信号412,并依据先前的教示而决定日时间信息413中的第二成分413b。
在一实施例中,补偿估计电路211可依据在第i-1秒钟的第二期间所收到的第一参考1PPS信号RS而决定第一相位补偿信息414,并将第一相位补偿信息414提供予处理电路212。
在一实施例中,处理电路212可在取得来自于日时间电路213的系统时钟信号SC1及日时间信息413、来自于锁相回路512的第一1PPS信号412及来自补偿估计电路211的第一相位补偿信息414之后,通过例如PWM的机制而将上述信息编码为同步信号框F1。
在一实施例中,双向传输控制器513例如可连接于仆装置220,并可用于控制主控装置210与仆装置220之间的双向传输。举例而言,在第i秒钟的第一期间T1中,双向传输控制器513例如可将主控装置210与仆装置220之间的同步串行总线切换低阻抗状态(即俗称的low-Z状态),藉以让处理电路212将所产生的同步信号框F1发送至仆装置220。
另外,在第i秒钟的第二期间T2中,双向传输控制器513例如可将主控装置210与仆装置220之间的同步串行总线切换高阻抗状态(即俗称的high-Z状态),藉以让补偿估计电路211可聆听来自仆装置220的第一参考1PPS信号RS。之后,补偿估计电路211可依据在第二期间T2收到的第一参考1PPS信号RS而产生第二相位补偿信息,以让处理电路212可据以产生对应于第i+1秒钟的同步信号框。相关细节可参照先前实施例中的说明,于此不另赘述。
请参照图6,其是依据图2绘示的仆装置示意图。在图6中,仆装置220除了包括接收器221及处理电路222之外,还包括振荡器611及双向传输控制器615。
在一实施例中,双向传输控制器615可用于在每秒钟的第一期间中从主控装置210接收对应的同步信号框,并在第二期间中将处理电路222提供的第一参考1PPS信号RS发送至主控装置210。
在一实施例中,接收器211可包括锁相回路612、解码器613及日时间电路614。在一实施例中,在第i秒钟的第一期间T1,解码器613例如可在从双向传输控制器615取得来自主控装置210的同步信号框F1之后,解码同步信号框F1以取得第一1PPS信号412、日时间信息413、第一相位补偿信息414及对应于同步信号框F1的信号频率FS。
在一实施例中,解码器613可基于同步信号框F1中各个位之间的时间差而估计同步信号框F1的信号频率FS。举例而言,假设同步信号框F1的位之间的时间差为8ns,则解码器613可经估计而得到同步信号框F1的信号频率FS为125MHz(即1/8ns),但可不限于此。
在一实施例中,振荡器611例如是OCXO或是其他精准可控的时钟信号产生器,并可用于提供本地时钟信号LC2。
在一实施例中,锁相回路612耦接于振荡器611及解码器613,并可基于本地时钟信号LC2及来自解码器613的信号频率FS及第一1PPS信号412而产生系统时钟信号SC1及第一参考1PPS信号RS。
在一实施例中,日时间电路614耦接于解码器613及锁相回路612,并可从解码器613接收日时间信息413及第一相位补偿信息414,以及从锁相回路612接收系统时钟信号SC1及第一参考1PPS信号RS。
在一实施例中,日时间电路614可将日时间信息413的第一成分413a作为系统日时间ST的第一时间成分(其精度为秒),再基于系统时钟信号SC1及日时间信息413的第二成分413b估计系统日时间ST的第二时间成分(其精度达ns)。
举例而言,依先前所言,第二成分413b是由日时间电路213经计数而得的第一计数值,而其数值(以K表示)即代表日时间电路213先前计数了几个8ns。因此,日时间电路614可相应地藉由计数K个8ns而得到系统日时间ST的第二时间成分。之后,日时间电路614可结合(例如相加)上述第一时间成分及第二时间成分而得到系统日时间ST,但可不限于此。
在一实施例中,日时间电路614可基于第一相位补偿信息414而修正第一参考1PPS信号RS的发送时间点。举例而言,当第一相位补偿信息414的MSB为1时,日时间电路614可在取得在第二期间T2中发送第一参考1PPS信号RS的预设时间点及由第一相位补偿信息414剩余的31个位指示的特定时间差之后,将预设时间点延后此特定时间差来修正第一参考1PPS信号RS的发送时间点。另外,当第一相位补偿信息414的MSB为0时,日时间电路614可在取得在第二期间T2中发送第一参考1PPS信号RS的预设时间点及由第一相位补偿信息414剩余的31个位指示的特定时间差之后,将预设时间点提前此特定时间差来修正第一参考1PPS信号RS的发送时间点。
之后,处理电路222可依据日时间电路614提供的第一参考1PPS信号RS的修正后发送时间点来发送第一参考1PPS信号至主控装置210。
相应地,主控装置210可再依据在第二期间T2中接收第一参考1PPS信号RS的情形而适应性地调整对应于第i+1秒钟的同步信号框中的第二相位补偿信息的内容,其细节于此不另赘述。
在一实施例中,在仆装置220取得第一1PPS信号412、信号频率FS及系统日时间ST之后,仆装置220可据以执行同步操作,以试图同步于主控装置210,但可不限于此。
在一些实施例中,第i秒钟还可还包括图4所示的第三期间T3,而此第三期间T3位于第i秒钟的第二期间T2与第i+1秒钟的同步信号框F2的第一期间之间,而主控装置210及仆装置220可皆不在第三期间T3中进行传送/接收,但可不限于此。此外,在一实施例中,主控装置210可在第三期间T3中只传送频率讯号(例如是工作周期的50%)至仆装置220,藉以让仆装置220据以与主控装置210维持频率同步。
此外,在一些实施例中,虽主控装置210在第二期间T2中未发送信号给仆装置220,但仆装置220的锁相回路612可进入维时(holdover)模式,藉以在第二期间T2中保持与主控装置210的同步。
综上所述,本发明的实施例可让主控装置及仆装置在仅通过单一同步串行总线连接的情况下,仍能双向地进行沟通。例如,主控装置可依据仆装置在前一秒钟反馈第一参考1PPS信号RS的情况,相应地决定下一秒钟提供给仆装置的相位补偿信息。藉此,可让仆装置依据相位补偿信息修正发送第一参考1PPS信号的时间点,进而使主控装置及仆装置彼此达到较佳的同步效果。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (22)
1.一种同步校正方法,适于主控装置,其特征在于,包括:
在第i秒钟的第一期间中,发送同步信号框至仆装置,其中所述同步信号框包括同步标头、第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息,其中所述第一相位补偿信息用以要求所述仆装置修正在所述第i秒钟的第二期间中发送第一参考1PPS信号的发送时间点;
在所述第i秒钟的所述第二期间中从所述仆装置接收所述第一参考1PPS信号;
依据接收所述第一参考1PPS信号的接收时间点决定在第i+1秒钟的第一期间中发送至所述仆装置的第二相位补偿信息。
2.根据权利要求1所述的方法,其中依据接收所述参考1PPS信号的所述接收时间点决定在所述第i+1秒钟的所述第一期间中发送至所述仆装置的所述第二相位补偿信息的步骤包括:
取得所述第i秒钟的所述第二期间中的预设时间点;
取得所述接收时间点与所述预设时间点之间的特定时间差;
基于所述特定时间差决定所述第二相位补偿信息。
3.根据权利要求2所述的方法,其中基于所述特定时间差决定所述第二相位补偿信息的步骤包括:
反应于判定所述接收时间点超前所述预设时间点达所述特定时间差,将所述第二相位补偿信息设定为用于要求所述仆装置在所述第i+1秒钟的第二期间中延后所述特定时间差发送所述第一参考1PPS信号;
反应于判定所述接收时间点落后所述预设时间点达所述特定时间差,将所述第二相位补偿信息设定为用于要求所述仆装置在所述第i+1秒钟的所述第二期间中提前所述特定时间差发送所述第一参考1PPS信号。
4.根据权利要求2所述的方法,其中取得所述第i秒钟的所述第二期间中的所述预设时间点的步骤包括:
在所述同步信号框的结束时间之后加上预设保护时间作为所述第i秒钟的所述第二期间中的所述预设时间点。
5.根据权利要求1所述的方法,还包括:
取得对应于所述第i秒钟的外部日时间,并据以决定所述第一日时间信息的第一成分;
基于系统时钟信号估计所述第一日时间信息的第二成分。
6.根据权利要求5所述的方法,其中所述外部日时间包括纪元时间,且所述方法包括使用所述纪元时间作为所述第一日时间信息的所述第一成分。
7.根据权利要求5所述的方法,其中所述系统时钟信号包括多个脉波,且基于所述系统时钟信号估计所述第一日时间信息的所述第二成分的步骤包括:
反应于检测到所述系统时钟信号的所述多个脉波的其中之一,递增第一计数值,并以所述第一计数值作为所述第一日时间信息的所述第二成分。
8.根据权利要求1所述的方法,其中所述同步信号依序包括所述同步标头、所述第一1PPS信号、所述第一日时间信息及所述第一相位补偿信息。
9.一种主控装置,其特征在于,包括:
处理电路,其经配置以:
在第i秒钟的第一期间中,发送同步信号框至仆装置,其中所述同步信号框包括同步标头、第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息,其中所述第一相位补偿信息用以要求所述仆装置修正在所述第i秒钟的第二期间中发送第一参考1PPS信号的发送时间点;
补偿估计电路,其耦接所述处理电路,并经配置以:
在所述第i秒钟的所述第二期间中从所述仆装置接收所述第一参考1PPS信号;
依据接收所述第一参考1PPS信号的接收时间点决定在第i+1秒钟的第一期间中发送至所述仆装置的第二相位补偿信息。
10.根据权利要求9所述的主控装置,其中所述补偿估计电路经配置以:
取得所述第i秒钟的所述第二期间中的预设时间点;
取得所述接收时间点与所述预设时间点之间的特定时间差;
基于所述特定时间差决定所述第二相位补偿信息。
11.根据权利要求10所述的主控装置,其中所述补偿估计电路经配置以:
反应于判定所述接收时间点超前所述预设时间点达所述特定时间差,将所述第二相位补偿信息设定为用于要求所述仆装置在所述第i+1秒钟的第二期间中延后所述特定时间差发送所述第一参考1PPS信号;
反应于判定所述接收时间点落后所述预设时间点达所述特定时间差,将所述第二相位补偿信息设定为用于要求所述仆装置在所述第i+1秒钟的所述第二期间中提前所述特定时间差发送所述第一参考1PPS信号。
12.根据权利要求10所述的主控装置,其中所述补偿估计电路经配置以:
在所述同步信号框的结束时间之后加上预设保护时间作为所述第i秒钟的所述第二期间中的所述预设时间点。
13.根据权利要求9所述的主控装置,还包括耦接于所述处理电路的日时间电路,其中所述日时间电路经配置以:
取得对应于所述第i秒钟的外部日时间,并据以决定所述第一日时间信息的第一成分;
基于系统时钟信号估计所述第一日时间信息的第二成分。
14.根据权利要求13所述的主控装置,其中所述外部日时间包括纪元时间,且所述日时间电路经配置以使用所述纪元时间作为所述第一日时间信息的所述第一成分。
15.根据权利要求13所述的主控装置,其中所述系统时钟信号包括多个脉波,且所述日时间电路经配置以:
反应于检测到所述系统时钟信号的所述多个脉波的其中之一,递增第一计数值,并以所述第一计数值作为所述第一日时间信息的所述第二成分。
16.根据权利要求9所述的主控装置,其中所述同步信号依序包括所述同步标头、所述第一1PPS信号、所述第一日时间信息及所述第一相位补偿信息。
17.一种同步校正方法,适于仆装置,其特征在于,包括:
在第i秒钟的第一期间中,从主控装置接收同步信号框,其中所述同步信号框包括同步标头、第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息;
依据所述第一相位补偿信息修正在所述第i秒钟的第二期间中发送第一参考1PPS信号的发送时间点;
在所述第i秒钟的所述第二期间的所述发送时间点发送所述第一参考1PPS信号至所述主控装置。
18.根据权利要求17所述的方法,其中依据所述第一相位补偿信息修正在所述第i秒钟的所述第二期间中发送所述第一参考1PPS信号的所述发送时间点的步骤包括:
取得在所述第i秒钟的所述第二期间中发送所述第一参考1PPS信号的预设时间点;
反应于判定所述第一相位补偿信息指示延后特定时间差发送所述第一参考1PPS信号,将所述预设时间点延后所述特定时间差作为所述发送时间点;
反应于判定所述第一相位补偿信息指示提前所述特定时间差发送所述第一参考1PPS信号,将所述预设时间点提前所述特定时间差作为所述发送时间点。
19.根据权利要求18所述的方法,其中取得在所述第i秒钟的所述第二期间中发送所述第一参考1PPS信号的所述预设时间点的步骤包括:
在所述同步信号框的结束时间之后加上预设保护时间作为所述预设时间点。
20.一种仆装置,其特征在于,包括:
接收器,其经配置以:
在第i秒钟的第一期间中,从主控装置接收同步信号框,其中所述同步信号框包括同步标头、第一一秒脉冲(a pulse per second,1PPS)信号、第一日时间信息及第一相位补偿信息;
处理电路,其耦接于所述接收器,并经配置以:
依据所述第一相位补偿信息修正在所述第i秒钟的第二期间中发送第一参考1PPS信号的发送时间点;
在所述第i秒钟的所述第二期间的所述发送时间点发送所述第一参考1PPS信号至所述主控装置。
21.根据权利要求20所述的仆装置,其中所述处理电路经配置以:
取得在所述第i秒钟的所述第二期间中发送所述第一参考1PPS信号的预设时间点;
反应于判定所述第一相位补偿信息指示延后特定时间差发送所述第一参考1PPS信号,将所述预设时间点延后所述特定时间差作为所述发送时间点;
反应于判定所述第一相位补偿信息指示提前所述特定时间差发送所述第一参考1PPS信号,将所述预设时间点提前所述特定时间差作为所述发送时间点。
22.根据权利要求21所述的仆装置,其中所述处理电路经配置以:
在所述同步信号框的结束时间之后加上预设保护时间作为所述预设时间点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110142370 | 2021-11-15 | ||
TW110142370A TWI809564B (zh) | 2021-11-15 | 2021-11-15 | 同步校正方法、主控裝置及僕裝置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116132010A true CN116132010A (zh) | 2023-05-16 |
Family
ID=86306889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111629144.XA Pending CN116132010A (zh) | 2021-11-15 | 2021-12-28 | 同步校正方法、主控装置及仆装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN116132010A (zh) |
TW (1) | TWI809564B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201127028Y (zh) * | 2007-12-19 | 2008-10-01 | 华东电网有限公司 | 通过同步数字体系光通信网络传递时间的时间同步系统 |
CN102420609B (zh) * | 2011-11-22 | 2014-05-28 | 北京遥测技术研究所 | 新型irig-b交流码智能解码方法 |
US20170373881A1 (en) * | 2016-06-27 | 2017-12-28 | Qualcomm Incorporated | Systems and methods for controlling isochronous data streams |
TWM628940U (zh) * | 2021-11-15 | 2022-07-01 | 優達科技股份有限公司 | 主控裝置及僕裝置 |
-
2021
- 2021-11-15 TW TW110142370A patent/TWI809564B/zh active
- 2021-12-28 CN CN202111629144.XA patent/CN116132010A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW202321935A (zh) | 2023-06-01 |
TWI809564B (zh) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8689035B2 (en) | Communication system, communication interface, and synchronization method | |
US7890788B2 (en) | Clock data recovery and synchronization in interconnected devices | |
US20180097610A1 (en) | Synchronization apparatus, synchronization system, radio communication apparatus and synchronization method | |
US20030053574A1 (en) | Adaptive sampling | |
TW201625040A (zh) | 同步網路裝置的時脈之方法 | |
EP2569677A1 (en) | Systems and methods for transporting time-of-day information in a communication system | |
US20230164725A1 (en) | Synchronization correction method, master device and slave device | |
KR101730313B1 (ko) | 네트워크 시스템, 타임 마스터국, 및 타임 슬레이브국 | |
CN108134644B (zh) | 同步方法、装置、同步设备及系统 | |
US11144088B2 (en) | Clocking synchronization method and apparatus | |
CN110784276A (zh) | 零偏移时钟分配 | |
TWM628940U (zh) | 主控裝置及僕裝置 | |
US6198736B1 (en) | Telecommunications system | |
CN116132010A (zh) | 同步校正方法、主控装置及仆装置 | |
CN114520703B (zh) | 用于工业网络设备间时间同步的时钟漂移补偿方法及电路 | |
CN113359948A (zh) | 时间同步装置及同步方法 | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
JP2510307B2 (ja) | 待ち時間を減少させる回路を有するデマルチプレクサ | |
US5648993A (en) | Method and apparatus for synchronizing modem transmission by controlling a measured phase difference between an internal timing signal and a transmission timing signal | |
CN112019288A (zh) | 时间同步方法、业务单板及网络设备 | |
CN115189796B (zh) | 基于ieee1588协议的设备主时钟同步方法及装置 | |
CN118400795B (zh) | 通信设备同步方法及装置 | |
JP2678172B2 (ja) | 時刻データ受信装置および時刻修正装置 | |
JP2000304883A (ja) | 時刻同期方式 | |
JP2766837B2 (ja) | 時刻データ送信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |