JP2510307B2 - 待ち時間を減少させる回路を有するデマルチプレクサ - Google Patents
待ち時間を減少させる回路を有するデマルチプレクサInfo
- Publication number
- JP2510307B2 JP2510307B2 JP1329373A JP32937389A JP2510307B2 JP 2510307 B2 JP2510307 B2 JP 2510307B2 JP 1329373 A JP1329373 A JP 1329373A JP 32937389 A JP32937389 A JP 32937389A JP 2510307 B2 JP2510307 B2 JP 2510307B2
- Authority
- JP
- Japan
- Prior art keywords
- count
- counter
- average
- filter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、パルスフレームと非同期であり、先頭部
分に同期ワードを有する連続するブロックから構成され
ているデジタル信号を受信し、ジッターの少ない同期信
号を受信された同期ワードのクロックから導出する回路
を具備しているデジタル時分割多重通信システム用のデ
マルチプレクサに関するものである。
分に同期ワードを有する連続するブロックから構成され
ているデジタル信号を受信し、ジッターの少ない同期信
号を受信された同期ワードのクロックから導出する回路
を具備しているデジタル時分割多重通信システム用のデ
マルチプレクサに関するものである。
［従来の技術］ そのようなデマルチプレクサはドイツ特許DE−A1−34
39 633号明細書に記載されている。そこに記載された
デマルチプレクサでは同期信号はデマルチプレクサに送
信された付加的情報によってワードクロックを修正する
ことによって受信された同期ワードのクロックから導出
される。その導出は連続するクロックパルス間の時間間
隔がパルスフレームと非同期である送信端におけるマル
チプレクサによってパルスフレーム中に挿入さるれべき
デジタル信号の同期ワード間の時間に等しくすることに
よって行われる。この信号の非同期挿入によって生じた
同期ワードのジッターはまた待ち時間ジッターと呼ば
れ、明らかにデマルチプレクサ中で減少される。
39 633号明細書に記載されている。そこに記載された
デマルチプレクサでは同期信号はデマルチプレクサに送
信された付加的情報によってワードクロックを修正する
ことによって受信された同期ワードのクロックから導出
される。その導出は連続するクロックパルス間の時間間
隔がパルスフレームと非同期である送信端におけるマル
チプレクサによってパルスフレーム中に挿入さるれべき
デジタル信号の同期ワード間の時間に等しくすることに
よって行われる。この信号の非同期挿入によって生じた
同期ワードのジッターはまた待ち時間ジッターと呼ば
れ、明らかにデマルチプレクサ中で減少される。
［発明の解決すべき課題］ この方法は、付加的な情報を発生するための回転が送
信端で要求され、この付加的な情報の伝送により送信さ
れることのできる有用な情報の量が減少する欠点があ
る。
信端で要求され、この付加的な情報の伝送により送信さ
れることのできる有用な情報の量が減少する欠点があ
る。
それ故この発明の目的は、送信端における関連するマ
ルチプレクサ中で何等のステップも行われる必要なく待
ち時間ジッターを減少させるデマルチプレクサを提供す
ることである。
ルチプレクサ中で何等のステップも行われる必要なく待
ち時間ジッターを減少させるデマルチプレクサを提供す
ることである。
［課題解決のための手段］ この目的は、本発明のデマルチプレクサ達成される。
本発明によるデマルチプレクサは、先頭部分に同期ワー
ドを有する連続するブロックから構成され、パルスフレ
ーム中に挿入され、パルスフレームと非同期であるデジ
タル信号を受信し、受信された同期ワードのクロックよ
りもジッターの少ない同期信号を受信された同期ワード
のクロックから導出する回路を具備しており、この同期
信号を導出する回路は、受信した同期ワード間の時間間
隔を測定する測定装置と、同期ワード間の時間間隔の平
均値を形成するフィルタと、同期信号のパルス周期が前
記フィルタによって形成された平均値に等しいようにこ
の平均値から同期信号を形成する信号発生器とを具備し
ていることを特徴とする。
本発明によるデマルチプレクサは、先頭部分に同期ワー
ドを有する連続するブロックから構成され、パルスフレ
ーム中に挿入され、パルスフレームと非同期であるデジ
タル信号を受信し、受信された同期ワードのクロックよ
りもジッターの少ない同期信号を受信された同期ワード
のクロックから導出する回路を具備しており、この同期
信号を導出する回路は、受信した同期ワード間の時間間
隔を測定する測定装置と、同期ワード間の時間間隔の平
均値を形成するフィルタと、同期信号のパルス周期が前
記フィルタによって形成された平均値に等しいようにこ
の平均値から同期信号を形成する信号発生器とを具備し
ていることを特徴とする。
添付図面を参照にして以下この発明の実施例を説明す
る。
る。
［実施例］ 第１図を参照すると、同期ワードが図示されない同期
ワード検出器によって検出されたとき、それに応答して
同期ワード検出器中で発生されたパルスＩは２本のリー
ド線上を測定装置Ｍに供給される。
ワード検出器によって検出されたとき、それに応答して
同期ワード検出器中で発生されたパルスＩは２本のリー
ド線上を測定装置Ｍに供給される。
測定装置Ｍはカウンタ１およびレジスタ２を備えてい
る。
る。
パルスＩの受信後、図示されていないデマルチプレク
サにより与えられるワードクロックWTによりクロックさ
れるカウンタ１は次のパルスＩまでゼロからカウントを
行う。２個のパルスの間の時間間隔、すなわち今受信し
た２個の連続した同期ワード間の時間間隔の尺度である
カウントNnに到達する。異なったカウントNiも可能であ
る。ここでｉは1,2,…,m,…,n,…である。このカウント
Nnは次のパルスＩによってエネーブルにされるレジスタ
２に転送される。
サにより与えられるワードクロックWTによりクロックさ
れるカウンタ１は次のパルスＩまでゼロからカウントを
行う。２個のパルスの間の時間間隔、すなわち今受信し
た２個の連続した同期ワード間の時間間隔の尺度である
カウントNnに到達する。異なったカウントNiも可能であ
る。ここでｉは1,2,…,m,…,n,…である。このカウント
Nnは次のパルスＩによってエネーブルにされるレジスタ
２に転送される。
カウントNnはレジスタ２からフィルタＦに転送され、
このフィルタＦもまたパルスＩによって制御される。
このフィルタＦもまたパルスＩによって制御される。
フィルタＦは最後に受信したカウントと予め定められ
た数の前に受信したカウントの平均Ｎ′を形成し、整数
にまとめる。
た数の前に受信したカウントの平均Ｎ′を形成し、整数
にまとめる。
この平均Ｎ′はダウンカウンタ３および比較器４より
構成されている信号発生器Ｓに供給される。平均Ｎ′の
受信後、ワードクロックWTまたはその整数倍の反復速度
でクロックされるダウンカウンタ３は平均Ｎ′からゼロ
まで減少方向にカウントする。各数値は比較器４に供給
され、そこでそれは数値ゼロと比較される。ゼロに到達
すると比較器は同期信号SY、正確には同期信号SYのエッ
ジを発生し、そのパルス周期は平均Ｎ′に等しい。同期
信号SYは位相ロックループ（PLL）の入力信号として作
用する。それはダウンカウンタ３にフィードバックさ
れ、そのためダウンカウンタ３はフィルタＦから次の平
均Ｎ′を受けることができる。
構成されている信号発生器Ｓに供給される。平均Ｎ′の
受信後、ワードクロックWTまたはその整数倍の反復速度
でクロックされるダウンカウンタ３は平均Ｎ′からゼロ
まで減少方向にカウントする。各数値は比較器４に供給
され、そこでそれは数値ゼロと比較される。ゼロに到達
すると比較器は同期信号SY、正確には同期信号SYのエッ
ジを発生し、そのパルス周期は平均Ｎ′に等しい。同期
信号SYは位相ロックループ（PLL）の入力信号として作
用する。それはダウンカウンタ３にフィードバックさ
れ、そのためダウンカウンタ３はフィルタＦから次の平
均Ｎ′を受けることができる。
第２図は第１図におけるフィルタＦの第１の実施例を
示す。
示す。
カウントNnは加算器21およびシフトレジスタ22の両者
に供給される。シフトレジスタ22は最後の最後のｍカウ
ントNn-m乃至Nn-1を含んでいる。加算器21ではレジスタ
から受信されたNn-1までの最後のｍカウントの和にNnを
加算する。すなわち、 パルスＩがシフトレジスタ22に供給される都度カウン
トNiは１セルだけシフトされ、新しいカウントNnがカウ
ントNn-1のクリアされたセル中に挿入され、最も古いカ
ウントNn-mが減算器23に供給される。
に供給される。シフトレジスタ22は最後の最後のｍカウ
ントNn-m乃至Nn-1を含んでいる。加算器21ではレジスタ
から受信されたNn-1までの最後のｍカウントの和にNnを
加算する。すなわち、 パルスＩがシフトレジスタ22に供給される都度カウン
トNiは１セルだけシフトされ、新しいカウントNnがカウ
ントNn-1のクリアされたセル中に挿入され、最も古いカ
ウントNn-mが減算器23に供給される。
この減算器23は２個の入力を備え、それらはシフトレ
ジスタ22の出力および加算器21の出力に接続されてい
る。それは次のように加算器21の出力からの和 と、シフトレジスタ22からのカウントNn-mとの差を形成
する。すなわち、 減算器23により形成された差はレジスタ24に結合され、
このレジスタ24もまたパルスＩによってクロックされて
いる。このレジスタ24から一方では追加の加算器25に転
送され、また他方では加算器21に戻されて次のような新
しい和を形成する。
ジスタ22の出力および加算器21の出力に接続されてい
る。それは次のように加算器21の出力からの和 と、シフトレジスタ22からのカウントNn-mとの差を形成
する。すなわち、 減算器23により形成された差はレジスタ24に結合され、
このレジスタ24もまたパルスＩによってクロックされて
いる。このレジスタ24から一方では追加の加算器25に転
送され、また他方では加算器21に戻されて次のような新
しい和を形成する。
加算器25は差と丸めたエラーＲの和を形成する。この
和は２個の出力を有する計算回路26に結合され、それは
カウントNiの平均を形成してそれを整数Ｎ′に丸め、こ
の整数Ｎ′を信号発生器Ｓ（第１図参照）に転送し、ま
た丸めたエラーＲをレジスタ27に供給する。このレジス
タ27はパルスＩによってクロックされ、前の端数を丸め
られた結果のエラーＲを新しい和の到着と同時に加算器
25に供給する。
和は２個の出力を有する計算回路26に結合され、それは
カウントNiの平均を形成してそれを整数Ｎ′に丸め、こ
の整数Ｎ′を信号発生器Ｓ（第１図参照）に転送し、ま
た丸めたエラーＲをレジスタ27に供給する。このレジス
タ27はパルスＩによってクロックされ、前の端数を丸め
られた結果のエラーＲを新しい和の到着と同時に加算器
25に供給する。
丸められたエラーＲは平均でクロック速度を一定に維
持するために使用される。
持するために使用される。
さらに別の実施例のフィルタが第３図に示されてい
る。
る。
この実施例は第２図の実施例のようにｍ個のカウント
の平均を直接計算するのではなく新しい入力されるカウ
ントに応じてカウンタの平均値として設定されているカ
ウントを増減して近似的に平均を得るものである。
の平均を直接計算するのではなく新しい入力されるカウ
ントに応じてカウンタの平均値として設定されているカ
ウントを増減して近似的に平均を得るものである。
この実施例のフィルタは入力端に設けた加算器31とそ
れに後続する比較器32と、カウンタ33と、減算器34と、
レジスタ35とを備えている。
れに後続する比較器32と、カウンタ33と、減算器34と、
レジスタ35とを備えている。
加算器31は第１図に示された測定装置Ｍのレジスタ２
から連続した同期ワードのｎ番目の時間間隔を表すカウ
ントNnと、１つ前のｎ−１番目のカウントにおいて後述
するようにしてレジスタ35から出力されるエラー信号FS
n-1とを供給されてそれらの和を形成する。加算器32の
出力された和信号は比較器32の一方の入力および減算器
34の一方の入力に供給され、比較器32の他方の入力には
カウンタ33からの出力カウントＮ′が供給される。カウ
ンタ33は比較器32の出力に応じてそのカウントを増減さ
せる。すなわち加算器32の出力カウントNn＋FSn-1がカ
ウンタ33からの出力カウントＮ′よりも大きいことを示
す比較器32の出力に対してはカウンタ33はそのカウント
を１だけ増加させ、反対に加算器32の出力カウントNn＋
FSn-1がカウンタ33からの出力カウントＮ′よりも小さ
いことを示す比較器32の出力に対してはカウンタ33はそ
のカウントを１だけ減少させる。また、加算器32の出力
のカウントとカウンタ33からの出力カウントＮ′が等し
い場合にはカウンタ33のカウントは変化されない。カウ
ンタ33にはラインＬによって予測される平均カウント値
を初期値として予め入力して最初の仮定平均値のカウン
トを設定しておく。
から連続した同期ワードのｎ番目の時間間隔を表すカウ
ントNnと、１つ前のｎ−１番目のカウントにおいて後述
するようにしてレジスタ35から出力されるエラー信号FS
n-1とを供給されてそれらの和を形成する。加算器32の
出力された和信号は比較器32の一方の入力および減算器
34の一方の入力に供給され、比較器32の他方の入力には
カウンタ33からの出力カウントＮ′が供給される。カウ
ンタ33は比較器32の出力に応じてそのカウントを増減さ
せる。すなわち加算器32の出力カウントNn＋FSn-1がカ
ウンタ33からの出力カウントＮ′よりも大きいことを示
す比較器32の出力に対してはカウンタ33はそのカウント
を１だけ増加させ、反対に加算器32の出力カウントNn＋
FSn-1がカウンタ33からの出力カウントＮ′よりも小さ
いことを示す比較器32の出力に対してはカウンタ33はそ
のカウントを１だけ減少させる。また、加算器32の出力
のカウントとカウンタ33からの出力カウントＮ′が等し
い場合にはカウンタ33のカウントは変化されない。カウ
ンタ33にはラインＬによって予測される平均カウント値
を初期値として予め入力して最初の仮定平均値のカウン
トを設定しておく。
カウンタ33はパルスＩによってクロック制御され、パ
ルスＩ毎に１回上記のようなカウント値の増減を行う。
カウンタ33の出力カウントＮ′は第１図の信号発生器Ｓ
のダウンカウンタ３に供給され、また減算器34の他方の
入力に供給される。
ルスＩ毎に１回上記のようなカウント値の増減を行う。
カウンタ33の出力カウントＮ′は第１図の信号発生器Ｓ
のダウンカウンタ３に供給され、また減算器34の他方の
入力に供給される。
減算器34は加算器31の出力カウントNn＋FSn-1とカウ
ンタ33の出力カウントＮ′との差、すなわちNn＋FSn-1
−Ｎ′を形成し、この差が前記のエラー信号FSnであ
る。このエラー信号FSはレジスタ35に供給され、そこに
蓄積される。次のパルスＩによってこのエラー信号FS
（すなわちFSn）は加算器31に供給され、次のｎ＋１番
目の入力カウントNn+1と加算され、前記のような比較お
よびカウンタ33のカウント増減動作が繰返される。
ンタ33の出力カウントＮ′との差、すなわちNn＋FSn-1
−Ｎ′を形成し、この差が前記のエラー信号FSnであ
る。このエラー信号FSはレジスタ35に供給され、そこに
蓄積される。次のパルスＩによってこのエラー信号FS
（すなわちFSn）は加算器31に供給され、次のｎ＋１番
目の入力カウントNn+1と加算され、前記のような比較お
よびカウンタ33のカウント増減動作が繰返される。
このようにすることによって近似的に平均されたカウ
ントがカウンタ32中に設定され、カウントＮ′として出
力されることができる。このような構成によればｍ個の
カウントを加算してその平均を計算するものに比較して
フィルタの構成が非常に簡単にすることができる。しか
しながら実際に平均するものではないので性格な平均値
は得られない。また動作の最初にカウンタに基準となる
平均値が存在している必要がある。そのためまず予想さ
れる平均値を仮定してそれを前記のようにラインＬによ
ってカウンタ33中に設定して、これを初期値として比較
器32の出力に応じてカウント１づつ増減して順次新しい
平均値として使用する操作が必要となる。
ントがカウンタ32中に設定され、カウントＮ′として出
力されることができる。このような構成によればｍ個の
カウントを加算してその平均を計算するものに比較して
フィルタの構成が非常に簡単にすることができる。しか
しながら実際に平均するものではないので性格な平均値
は得られない。また動作の最初にカウンタに基準となる
平均値が存在している必要がある。そのためまず予想さ
れる平均値を仮定してそれを前記のようにラインＬによ
ってカウンタ33中に設定して、これを初期値として比較
器32の出力に応じてカウント１づつ増減して順次新しい
平均値として使用する操作が必要となる。
第１図は、この発明の１実施例の待ち時間ジッターを減
少させる回路のブロック図である。 第２図は、第１図の回路中のフィルタＦの第１の実施例
を示す。 第３図は、第１図の回路中のフィルタＦの第２の実施例
を示す。 １……カウンタ、２……レジスタ、３……ダウンカウン
タ、４……比較器、Ｍ……測定装置、Ｆ……フィルタ、
Ｓ……信号発生器。
少させる回路のブロック図である。 第２図は、第１図の回路中のフィルタＦの第１の実施例
を示す。 第３図は、第１図の回路中のフィルタＦの第２の実施例
を示す。 １……カウンタ、２……レジスタ、３……ダウンカウン
タ、４……比較器、Ｍ……測定装置、Ｆ……フィルタ、
Ｓ……信号発生器。
Claims (3)
- 【請求項１】先頭部分に同期ワードを有する連続するブ
ロックから構成され、パルスフレーム中に挿入され、パ
ルスフレームと非同期であるデジタル信号を受信し、受
信された同期ワードのクロックよりもジッターの少ない
同期信号を受信同期ワードのクロックから導出する回路
を具備しているデジタル時分割多重通信システム用のデ
マルチプレクサにおいて、 前記同期信号を導出する回路は、受信した同期ワード間
の時間間隔を測定する測定装置と、同期ワード間の時間
間隔の平均値を形成するフィルタと、同期信号のパルス
周期が前記フィルタによって形成された平均値に等しい
ように前記平均値から同期信号を形成する信号発生器と
を具備していることを特徴とするデマルチプレクサ。 - 【請求項２】フィルタが予め定められた期間にわたって
連続する同期ワード間の異なる時間間隔の平均を形成
し、それを整数に丸め、丸めのエラーがエラーフィード
バックにより次の平均に対して考慮されることを特徴と
する特許請求の範囲第１項記載のデマルチプレクサ。 - 【請求項３】フィルタがカウンタを具備し、同期ワード
間の仮定された平均時間間隔が平均値の初期値として予
めカウンタ中に設定され、フィルタの入力に現れる新し
い測定された時間間隔を表すカウントに１つ前の測定さ
れた時間間隔を表すカウントに対してカウンタから出力
されたカウントと対するエラー信号を加算した値とカウ
ンタ中に蓄積されているカウントとの数値的比較に基づ
いて両者に差のあるときカウント値を一定量だけ増減し
てそれにより修正されたカウント値を新しい平均値とし
て出力することを特徴とする特許請求の範囲第１項記載
のデマルチプレクサ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3842694A DE3842694A1 (de) | 1988-12-19 | 1988-12-19 | Demultiplexer mit schaltung zur verringerung des wartezeitjitters |
| DE3842694.3 | 1988-12-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02217035A JPH02217035A (ja) | 1990-08-29 |
| JP2510307B2 true JP2510307B2 (ja) | 1996-06-26 |
Family
ID=6369516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1329373A Expired - Lifetime JP2510307B2 (ja) | 1988-12-19 | 1989-12-19 | 待ち時間を減少させる回路を有するデマルチプレクサ |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US5062107A (ja) |
| EP (1) | EP0374537B1 (ja) |
| JP (1) | JP2510307B2 (ja) |
| KR (1) | KR970000066B1 (ja) |
| CN (1) | CN1014197B (ja) |
| AT (1) | ATE121886T1 (ja) |
| AU (1) | AU623458B2 (ja) |
| CA (1) | CA2005194C (ja) |
| DE (2) | DE3842694A1 (ja) |
| ES (1) | ES2074070T3 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0771060B2 (ja) * | 1990-04-10 | 1995-07-31 | シャープ株式会社 | フレーム同期保護回路 |
| IT1265424B1 (it) * | 1993-12-22 | 1996-11-22 | Alcatel Italia | Metodo e disposizione ciruitale di realizzazione della funzione di hpa negli apparati sdh |
| JP3203978B2 (ja) * | 1994-07-25 | 2001-09-04 | ソニー株式会社 | データ送受信装置、データ受信装置及びデータ送信装置 |
| FR2737367B1 (fr) * | 1995-07-28 | 1997-10-17 | Thomson Multimedia Sa | Procede et dispositif de synchronisation d'horloges d'encodeurs et decodeurs numeriques |
| US8094685B2 (en) * | 2006-10-04 | 2012-01-10 | Siemens Medical Solutions Usa, Inc. | Systems and methods for synchronizing multiple video streams |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842917U (ja) * | 1971-09-25 | 1973-06-02 | ||
| GB1508986A (en) * | 1974-05-29 | 1978-04-26 | Post Office | Digital network synchronising system |
| US4144414A (en) * | 1978-01-23 | 1979-03-13 | Rockwell International Corporation | Network synchronization apparatus |
| JPS594900B2 (ja) * | 1979-09-03 | 1984-02-01 | 日本電気株式会社 | クロック再生回路 |
| FR2537363B1 (fr) * | 1982-12-02 | 1988-09-02 | Nippon Telegraph & Telephone | Dispositif de retablissement de signal d'horloge pour un systeme de telecommunication par satellite a acces multiple par repartition dans le temps |
| US4596024A (en) * | 1983-05-23 | 1986-06-17 | At&T Bell Laboratories | Data detector using probabalistic information in received signals |
| DE3439633A1 (de) * | 1984-10-30 | 1986-04-30 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Zeitmultiplex-uebertragungssystem, insbesondere fuer dienstintegrierte digitale breitbandnetze |
| US4718074A (en) * | 1986-03-25 | 1988-01-05 | Sotas, Inc. | Dejitterizer method and apparatus |
| US4746920A (en) * | 1986-03-28 | 1988-05-24 | Tandem Computers Incorporated | Method and apparatus for clock management |
| US4803726A (en) * | 1986-12-31 | 1989-02-07 | Motorola, Inc. | Bit synchronization method for a digital radio telephone system |
| BE1000415A7 (nl) * | 1987-03-18 | 1988-11-22 | Bell Telephone Mfg | Asynchroon op basis van tijdsverdeling werkend communicatiesysteem. |
| JPS63257384A (ja) * | 1987-04-14 | 1988-10-25 | Sharp Corp | 水平同期信号精製回路 |
-
1988
- 1988-12-19 DE DE3842694A patent/DE3842694A1/de not_active Withdrawn
-
1989
- 1989-11-28 AT AT89121962T patent/ATE121886T1/de not_active IP Right Cessation
- 1989-11-28 DE DE58909201T patent/DE58909201D1/de not_active Expired - Fee Related
- 1989-11-28 EP EP89121962A patent/EP0374537B1/de not_active Expired - Lifetime
- 1989-11-28 ES ES89121962T patent/ES2074070T3/es not_active Expired - Lifetime
- 1989-12-12 CA CA002005194A patent/CA2005194C/en not_active Expired - Fee Related
- 1989-12-13 AU AU46117/89A patent/AU623458B2/en not_active Ceased
- 1989-12-16 KR KR1019890018740A patent/KR970000066B1/ko not_active IP Right Cessation
- 1989-12-18 US US07/452,212 patent/US5062107A/en not_active Expired - Lifetime
- 1989-12-19 JP JP1329373A patent/JP2510307B2/ja not_active Expired - Lifetime
- 1989-12-19 CN CN89109393A patent/CN1014197B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| ES2074070T3 (es) | 1995-09-01 |
| KR970000066B1 (ko) | 1997-01-04 |
| CN1014197B (zh) | 1991-10-02 |
| CA2005194C (en) | 1994-08-16 |
| EP0374537A3 (de) | 1991-10-09 |
| CA2005194A1 (en) | 1990-06-19 |
| AU4611789A (en) | 1990-06-21 |
| DE3842694A1 (de) | 1990-06-21 |
| EP0374537A2 (de) | 1990-06-27 |
| KR910013967A (ko) | 1991-08-08 |
| ATE121886T1 (de) | 1995-05-15 |
| US5062107A (en) | 1991-10-29 |
| CN1043840A (zh) | 1990-07-11 |
| EP0374537B1 (de) | 1995-04-26 |
| DE58909201D1 (de) | 1995-06-01 |
| JPH02217035A (ja) | 1990-08-29 |
| AU623458B2 (en) | 1992-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6937568B1 (en) | Adaptive rate shaping to prevent overflow | |
| US4694472A (en) | Clock adjustment method and apparatus for synchronous data communications | |
| US5353313A (en) | Transmission of a clock signal over an asynchronous data channel | |
| JP3092352B2 (ja) | Ｓｏｎｅｔをｄｓ−ｎ信号に対して非同期化する装置及び方法 | |
| US4718074A (en) | Dejitterizer method and apparatus | |
| EP0473338A2 (en) | Bit synchronization with elastic memory | |
| US6415006B2 (en) | Reducing waiting time jitter | |
| JPH0591076A (ja) | 同期デイジタルハイアラーキ用伝送装置 | |
| US5128939A (en) | Method of phase-converting frame and apparatus using same | |
| US5058141A (en) | Single circuit for detecting a frame synchronization pattern and generating control signals | |
| US5229998A (en) | Method of reducing the low-frequency component of jitter in a digital data transmission system | |
| EP0960494B1 (en) | Synchronisation in an atm over stm transmission system | |
| JP2510307B2 (ja) | 待ち時間を減少させる回路を有するデマルチプレクサ | |
| US7039071B2 (en) | Method and device for triggering an uplink transmission at a correct time instant | |
| US5539785A (en) | Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications | |
| JP3398593B2 (ja) | ペイロード相対位置変更要求装置及びそれを含む伝送装置 | |
| US6198736B1 (en) | Telecommunications system | |
| US6535567B1 (en) | Method and apparatus for suppression of jitter in data transmission systems | |
| US20030076911A1 (en) | Receiver apparatus in stuffing synchronization system | |
| JP2952935B2 (ja) | 非同期データ伝送システム | |
| JP2983394B2 (ja) | フレーム位相変化通知装置 | |
| JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
| CN116132010A (zh) | 同步校正方法、主控装置及仆装置 | |
| JPH01168135A (ja) | 位相同期方式 | |
| JPH0783342B2 (ja) | デスタッフ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |