JPH01168135A - 位相同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 主局と複数の従局とがバス形態で結ばれている通信シス
テムにおいて、各従局が主局に対して位相同期をとるた
めの位相同期方式に関し、超高速の送信位相シフト用ク
ロックを用いることなしに主局と各従局との間の位相同
期をとることを目的とし、 複数のブロック単位で構成される各フレームをもって、
所定の伝送速度で相互にデータ交換を行う主局および従
局を備え、各該従局が送信位相をシフトしながらモニタ
ビットを送信し、従局と主局との間の同期を確立する通
信システムにおいて、伝送速度に等しいデータクロック
を送信位相シフト用のクロックとするとともに、モニタ
ビットのパルス幅をデータクロックの周期の数倍以上に
設定してフレーム同期をとるように構成する。

〔産業上の利用分野〕

本発明は広帯域ＬＡＮ、広帯域ｌ５ＤＮ等における主局
゛と複数の従局とがバス形態で結ばれている通信システ
ムにおいて、各従局が主局に対して位相同期をとるため
の位相同期方式に関する。

ｌ５ＯＨにおけるユーザ／網インタフエースではサービ
スの融通性、拡張性、経済性等の面か、らパッシブバス
によるマルチドロップ接続が１つの有力な方法として注
目されており、本発明においても、このパッシブバス構
成による通信システムにおける位相同期方式について言
及する。

〔従来の技術〕

第６図は本発明の前提をなす通信システムの一例を示す
図である。本図において、１は主局、例えば網終端装置
、２−１．２−ｉ、２−ｎは複数の従局、例えば加入者
端末、３は共通バスであり、通常いわゆるＴ線およびＲ
線から構成される。か、くの如く、主局１およびパッシ
ブバスによりマルチドロップ接続された複数の従局２−
１．２−ｉ。

２−ｎは相互にデータ交換を行う。なお、主局１は網（
ネットワーク）に対するインタフェースをなす。ここに
パッシブバスとは、主局ｌから送出されるフレームパル
スを、全ての従局２が受けて個々に同期をとりデータ交
換を行うことをいい、異なる距離にある各従局２からの
パルスが、主局ｌにおいて各従局相互間で位相ずれを生
じてしまうことを解決するための公知のバス形態である
。

第７図は本発明の前提をなす通信システムにおける基本
的問題点を説明するための図であり、上述した、各従局
相互間での位相ずれを明らかにするものである。今、主
局１に最も近接している従局２−１のラウンドトリップ
デイレイ　（Ｒｏ−ｕｎｄ　−Ｔｒｉｐ−Ｄｅｌａｙ）
タイムＴＰＩを基準（Ｔｐ１＃　０　）にして考えると
、主局１からの送信フレームに対する応答は、主局２−
ｉ、　２−ｎについてそれぞれ２　Ｔｐｉ　、２　Ｔｐ
、となる。２倍しているのは往復だからである。ここに
、「アイＪ　　（ｅｙｅ）は主局１の受信点４において
、予め定めた固定タイミングで、どの従局２からのデー
タをも読み取れる幅であり、このアイが大きい程良いこ
とは言うまでもない。なお、主局１より最も遠方にある
従局２−ｎのラウンドトリップデイレイタイム２　’ｒ
、ｈは、１タイムスロツトより小である。

上記のとおりアイは大であることが望ましいが、これを
大きく保とうとするとバス長に制限が加えられてしまう
。また、例えば１００Ｍｂｐｓ以上の高速データを扱お
うとするとアイは必然的に小さくなる。これが本発明の
前提をなす通信システムの基本的問題である。

上記の状況に鑑み、主局および各従局間の同期確立手法
について種々の提案がなされている。

第８図は第１の位相同期手法を説明するための図であり
、各従局２から主局１に対しブロック多重でデータの転
送を行う手法であって公知である。

本図においてＦはフレームパルスであり、図中左側のＦ
から右端のＦまで間が１フレームをなす。

各フレームは複数のブロック単位ＢＬで構成され、その
間にはガードタイムＧが挿入れさる。各ブロック単位Ｂ
Ｌは図の下欄に展開したように、プリアンブルＰＲとデ
リミツタＤＬと情報部ＩＮＦからなる。

一般に時分割多重方式では、ビット多重を用いているが
、データの１タイムスロツトが５．２μｓであり、バス
３　（第６図）の長さが１００〜２００ｍ程度としても
位相差は４μｓ以下であり、アイが１．２μｓ以上とな
るため、問題なく主局Ｉは従局２からのデータを読み取
ることができる。しかし、広帯域化によりデータ１ビツ
ト当たりのパルス幅が小さくなるため（７ｎｓ程度）、
ビット多重を用いるとバス長がＯｍでも従局２個々の受
信、送信誤差だけで１タイムスロツト以上のずれが生じ
、主局１の受信点４でデータが読み取れなくなる。

第８図のブロック多重手法は、上記の不都合を解決する
ものであり、各チャネルＣＨをブロック多重し、各チャ
ネル間にはデータの重なりがなくなるように、ラウンド
トリップデイレイ分のガードタイムＧを挿入する。また
主局１の受信回路でチャネル毎にタイミング抽出を行う
ため、チャネルの先頭にはプリアンブルＰＲを付加する
。フレームパルスＦをメインフレームパターントスレバ
、ＰＲはサブフレームパターンである。またこのプリア
ンブルＰＲと情報ＩＮＦの間には、ＩＮＦの先頭位置を
示すデリミツタＤＬを挿入する。これにより、上記の不
都合が解決される。

ところで、上記のブロック多重を基本とするフレーム構
成について、ｌ５ＤＮベーシツクアクセスで用いられて
いるシンプルバスを適用した場合のガードタイムを考え
る。ガードタイムはラウンドトリップデイレイ分の時間
を必要とするため、シンプルバスの場合はそのバス長の
往復伝搬遅延分にほぼ等しくなるため、バス長ｌ　ｋｍ
に対して１０μｓ、バス長２　ｋｍに対して２０μｓの
ガードタイムが必要となる。このガードタイ、ムは伝送
速度１５０ＭＨｚとすると１５００〜３０００ビツト、
６００ＭＨｚとすると６０００〜１２０００ビツトとな
りこのように大きなガードタイムＧをチャネルＣＨ毎に
挿入すると情報伝送効率が大幅に低下するという不都合
が生じてくる。

この不都合をさらに解決すべく本出願人は位相同期バス
方式を提案した（特開昭５９−５４３４７号）。

第９図は公知の位相同期バス方式を実施する一構成例を
示す図であり、既述の第１の位相同期手法（第８図）に
対し、この位相同期バス方式は第２の位相同期手法をな
すものである。この第９図の位相同期バス方式は、従局
２が送信位相をシフトしながらモニタビットＭを送信し
、主局１が固定タイミングで受信したとき、その折返し
ビットｍを従局２に返送することにより、従局２と主局
１との間の同期を確立するようにしたものである。

な右、Ｍ−＋ｍのやりとりは各従局２がそれぞれ行う。

このような位相同期バス方式の実施のために各従局（代
表として従局２−１を示す）は、第９図に示す如く、パ
ターン発生部１１と、遅延Ｂ１２と、一致検出部１３と
を備え、同期確立を果す。

なお、通常のデータ送受信部は本発明に直接関係しない
ので記載を省略する。

まず位相調整用のモニタビットＭをパターン発生器（例
えばＰＮジェネレータ）１１より出力し、位相可変の遅
延部１２を通して主局１へ送信する。

主局１の受信回路でＭを受信し読み取るが、この読み取
りは固定タイミングで行われる。つまり通信システムの
全体に共通の時間系を設定したとき、Ｍの受信は固定の
時間間隔で周期的に行われる。

そして各従局２はこの固定タイミングを基準として、主
局１に対する同期を確立する。すなわち、モニタビット
Ｍが丁度、上記の固定タイミングで受信され読み取られ
ると、主局１はループバックを行い、折返しビットｍを
、従局側へ返送する。

これを従局２−１で受けて、Ｍとｍの間のパターン比較
を行う。パターンが一致しないと、主局１と従局２−１
との間の位相同期がとれていないものと判断し、遅延部
１２に対し、さらに送信位相を遅らせるよう制御する。

そして再びモニタビットＭの送信を行い同様に一致検出
を行う。最終的にモニタビットＭと折返しビットｍとの
一致がとれると、主局１との位相同期がとれたものと判
断し、その送信位相で固定する。つまり以後のデータ送
信は、この固定された送信位相でのみ行われる。かくの
如く、各従局は従局的遅延時Ｍ（ｒ、＋ｔ）を調整する
ので、いずれの従局をとってもラウンドトリップデイレ
イタイム、すなわち２Ｔｐｔ＋Ｔｄｉは一定となり、既
述のアイを大きく開くことができ、主局１の受信点４に
おける位相が常に同期せしめられる。

第１０図は従来の従局の一構成例を示すブロック図であ
り、既述の位相同期バス方式のもとて位相調整を行う。

またデータ交換を行う従局のデータ送受信部も併せて示
しである。データ送受信部のうち送信側は多重部（ＭＩ
Ｘ）　２１と符号化部（ＣＯＤ）２２とからなり、受信
側は、復号部（ＤＣＯＤ）　２３と分離部（ＤＭＵＸ）
　　２４からなり、さらに送受信の共用部分として、フ
レーム同期部２６とビット同期部２７を備える。本発明
に最も関連するのは位相同期部３０であり、第９図のブ
ロック１１．１２および１３に相当する。

パッシブバスのもとでは通信システム全体に共通の時間
系を設定する必要があるから、主局１はマスフレームパ
ルスＦを従局に送信し、フレーム同期部２６にてフレー
ムタイミング信号ＦＴを得て、分離部２４より一連のデ
ータＤＴＩ〜ＤＴｑおよびオーバーヘッドＯＨ１〜ＯＨ
ｋを再生する。

このときビット同期部２７は伝送速度に等しいデータク
ロックＤＣＬを再生し、復号部２３および分離部２４の
タイミングクロックとしている。このデータクロックＤ
ＣＬは、他方、データＤＴＩ〜ＤＴｊ２およびオーバー
ヘッドＯＨＩ〜ＯＨｐの多重部２１と、符号化部２２の
タイミングクロックとなる。また多重部２１と位相同期
部３０にはフレームタイミング信号ＦＴが入力され、さ
らにデータクロックＤＣＬの例えば１０倍程度の速度を
有する高速クロックＨＣＬが、既述した送信位相シフト
用のクロックとして入力される。

第１１図はモニタビットとデータクロックと高速クロッ
クの関係を示すタイミングチャートであり、モニタビッ
トＭは論理“１″の場合を示し、データクロックＤＣＬ
　（例えば１５０ＭＨｚ）の１周期幅である。高速クロ
ックＨＣＬは、データクロックＤＣＬの例えば１０倍、
すなわち１．５ＧＨｚの速度を持つ。なお、モニタビッ
トＭの“１”。

“０”はフレームパルスＦの周期で現れ、例えば８ＫＨ
ｚで現れる。

〔発明が解決しようとする問題点〕

第１０図の位相同期部３０内では、上述のように少しず
つ送信位相のシフトが行われるがこのシフト用に用いら
れる高速クロックＨＣＬは、伝送速度（ＤＣＬ）が低速
のときは問題がないにしても、既述のようにＤＣＬ＝　
１５０ＭＨｚと高速になると、ＨＣＬは１．５ＧＨｚと
超高速になる。このため、回路規模は大形化し、コスト
高になるという第１の問題が伴う。また、１．５ＧＨｚ
という超高速のクロックを安定かつ高精度に維持するこ
とが容易でないことから、１ビット以内の位相制御が困
難になるという第２の問題が伴う。

本発明は超高速の送信位相シフト用クロックを用いるこ
となしに主局と各従局との間の位相同期をとることがで
きる位相同期方式を提供することを目的とするものであ
る。

〔問題点を解決するための手段〕

第１図は本発明の原理構成図である。なお、企図を通じ
同一の構成要素には同一の参照番号又は記号を付して示
す。第１図は前述の第１０図に対応させて描いており、
これら両図の間の根本的な差異は、本発明の位相同期部
４０は従来法における高速クロックＨＣＬの使用を排除
し、これに代えて、ＨＣＬより低速の既存のデータクロ
ックＤＣＬを用いたことにある。そして、これに伴い、
モニタビットＭのパルス幅はデータクロックＤＣＬの周
期の数倍以上、例えば１０倍程度、とする。

〔作　用〕

第２図は本発明のもとてのモニタビットとデータクロッ
クとの関係を示すタイミングチャートであり、前述の第
１１図と対応する。ただし、第２図と第１１図とではタ
イムスケールが全く異なる。

すなわちデータクロックＤＣＬはかなり圧縮して描かれ
ており、第２図のモニタビットＭのパルス幅（Ｍ−“１
”の場合を示す）は第１１図のモニクビットＭのパルス
幅よりも格段に長い。

データクロツタＤＣＬの速度で位相同期をとることによ
り、高速クロックＨＣＬを排除した訳であるが、この位
相同期はいわばフレーム同期に過ぎない。そうすると、
従来法の高速クロックＨＣして実現していたビット単位
での高分解能な位相同期がとれなくなってしまう。そこ
で本発明は、既述の第１の位相同期手法（第８図）を導
入する。

すなわちブロック多重による伝送である。上述のように
、データクロツタＤＣＬによる位相同期はフレーム同期
に過ぎないが、ブロック多重の助けを借りれば、このフ
レーム同期による位相同期で十分なのである。なぜなら
、ブロック多重のもとでは、いずれプリアンブルＰＲ（
第８図）によるビット同期がとられるから、モニタビッ
トＭによる位相同期の階段では、ビット同期までとるに
及ばないのである。ここに本発明の着眼があり、これに
より１５０Ｍｂｐｓという高速データ伝送のもとでも、
低速の回路で安価かつ簡単に位相同期部を実現できる。

第３図は本発明を実施した場合のバス上の信号形態を示
す図であり、Ｒはバス３のＲ線上の信号形態（主局１→
従局２）、Ｔはバス３のＴ線上の信号形態（従局２→主
局１）をそれぞれ示す。本図中の上欄および下欄の折返
しビットｍおよびモニタビットＭは位相同期バス方式が
適用されていることを表し、下欄のブロック単位ＢＬは
ブロック多重方式が適用されていることを示す。なお、
ＩＮＦ、Ｆの意味は第８図で説明したとおりである。

〔実施例〕

第４図は本発明に係る位相同期部の一実施例を示す回路
図であり、第１図の位相同期部４０とこれに関連する回
路部分を示す。関連する回路部分としては、多重部２１
、符号化部２２、分離部２４、フレーム同期部２６、Ｔ
線へのドライバｄ、Ｒ線からのレシーバｒ等である。

レシーバｒを介してまず、主局１からのフレーム同期ス
Ｆによって同期をとり、通信システム全体に共通の時間
系を設定する。これはフレーム同期部２６で行われ、フ
レームタイミング信号ＦＴを出力するとともに、フレー
ム同期が確立したことを示すフレーム同期完了信号ＦＣ
（“０”から“１”へ切り換わる）を出力する。引続き
モニタビットＭの送信が開始される。モニタビットＭは
、多重部２１（Ｂｌ・Ｂ２はＢチャネル情報、ＤはＤチ
ャネル情報）を経て、符号化された後シフトレジスタ１
２１を経由してＴ線に送出され、主局１に至る。なお、
シフトレジスタ１２１　とセレクタ（ＳＥＬ）１２２と
カウンタ１２３は既述の遅延部１２と等価である。

主局１からは、既述の固定タイミングで受信されたモニ
タビットＭ（各従局からのモニタビットであり複数種の
モニタビットＭが同時に存在し得る）のみをループバッ
クし、折返しビットｍとして、Ｒ線上に返送する。

この折返しビットｍは分離部２４を経て一致検出コンパ
レーク１３１（一致確認部１３２と共に既述の一致検出
部１３と等価）に至り、ｍ＝Ｍかｍ＝＃Ｍかを検出する
。すなわち、自分が既に送り出したＭと同じパターンの
ものか否かを検出する。なお、Ｍを出力するパターン発
生器（第９図の１１）は、ＰＮ　（Ｐｓｅｕｄｏ　Ｎｏ
１ｓｅ）ジェネレータ１１１からなり、各従局ごとに異
なるパターンのモニタビットＭが生成される。

−を検出コンパレータ１３１で不一致（ｍ≠Ｍ）となる
と、主局１と当該従局（２−１とする）との間に位相ず
れがあることを知る。つまり、従局２−ｉが今自ら定め
た送信位相では、主局１の固定タイミングで受信されな
いことを知る。そこで、その送信位相を少し遅らせてＭ
を再び出力する（既述のｍｆ＝ＭでＡＮＤゲート４１が
開になっている）。送信位相を少し遅らせることは、次
のようになされる。上記ｆｆｌｆ−Ｍなる信号はカウン
タ１２３に印加され、カウント値をインクリメントする
。

カウンタ１２３の出力は、セレクタ１２２に印加され、
シフトレジスタ１２１のどのビット出力を選択すべきか
を定める。前回のモニタビットＭが、シフトレジスタ１
２１のビット出力■からの１ビット遅延を受けていたと
すれば、今回はそのビット出力■を選択し、２ビット分
の送信位相遅延を与える。

図では２４ビツト遅延まで可能なシフトレジスタ（ビッ
ト出力■〜［相］）を示している。

同様の操作を、カウント値を＋１ずつ歩進させながら繰
り返すと、いずれかの送信位相でｍ＝Ｍとなり、このと
き送信位相のシフトを停止させ、以後、データの送信位
相をこのときの送信位相に固定する。ただし、ｍ＝Ｍが
真実の一致であるか否かを確認するため、一致確認部１
３２（カウンタからなる）で、例えば連続１６ビツトの
パターン−致を確認したとき、−散出力Ｕにより初めて
カウンタ１２３のカウント値を固定する。また同時に一
致出力ＵはＡＮＤゲート４１を閉にする。

モニタビットＭについてみると、第２図で示したとおり
、データクロックＤＣＬの一周期の例えば約１０倍のパ
ルス幅を有する。そこでモニタビットＭの送出に際して
はモニタビットタイミング回路（ＭＴＭ）　４２を介し
てそのＭを生成する。生成開始タイミングは、既述のフ
レーム同期完了信号ＦＣとフレームタイミング信号ＦＴ
を用いて決定すると都合が良い。結局、回路４２からの
タイミング信号により所定のパルス幅のモニタビットＭ
となってＡＮＤゲート４３より出力される。

第５図は主要部の信号のタイミングチャートであり、Ｍ
（１１１）はＰＮジェネレータ１１１からのモニタビッ
トＭを示し、Ｍ　（４３）は上述したＡＮＤゲート４３
からのモニタビットＭである。フレーム同期が完了する
と、すなわちフレーム同期完了信号ＦＣが“０”から“
１”に切り換わり、その直後にフレームタイミング信号
ＦＴが出現してから、モニタビットタイミング回路４２
によって、データクロツタＤＣＬの１０倍のパルス幅の
モニタビットＭ（図では３パルス分しか描いていない）
を生成する。

〔発明の効果〕

以上説明したように本発明によれば、超高速のクロック
（例えば１．５ＧＨｚ）を用いることなしに、データク
ロックの速度（例えば１５０ＭＨｚ）で送信位相を調整
でき、ハードウェアが簡素化される上、安価でもある。

また、データクロツタビットの数倍以上、例えば１０倍
のビット長のモニタビットＭを位相シフトして位相合せ
を行うことから、ブロック単位（第３図のＢＬ）の位相
ずれは最大でもデータクロックビットの１０ビット分（
＝Ｍ）である。したがってＢＬ間のガードタイムＧとし
ては高々１０ビット分を割当てておけば十分であり、バ
スの利用効率を高くすることができる。

【図面の簡単な説明】

第１図は本発明の原理構成図、 第２図は本発明のもとてのモニタビットとデータクロツ
タとの関係を示すタイミングチャート、第３図は本発明
を実施した場合のバス上の信号形態を示す図、 第４図は本発明に係る位相同期部の一実施例を示す回路
図、 第５図は主要部の信号のタイミングチャート、第６図は
本発明の前提をなす通信システムの一例を示す図、 第７図は本発明の前提をなす通信システムにおける基本
的問題点を説明するための図、第８図は第１の位相同期
手法を説明するための図、 第９図は公知の位相同期バス方式を実施する一構成例を
示す図、 第１０図は従来の従局の一構成例を示すブロック図、 第１１図はモニタビットとデータクロツタと高速クロッ
クの関係を示すタイミングチャートである。 図において、 ■・・・主局、　　　　　　２・・・従局、１２１・・
・シフトレジスタ、１２２・・・セレクタ、Ｍ・・・モ
ニタビット、　　ｍ・・・折返しビット、ＤＣＬ・・・
データクロック。 本発明を実施した場合のバス 上の信号形態を示す図 第３Ｉｉｉ１ ＤＣＬ　　　ＪＩＩＩＩＬ主要部の信号のタイミングチ
ャート＄　５　図 第　７　＝ 第１の位相同期手法を説明するための図第８回 第９図 従来の従局の一構成例を示すブロック図第１０園 第１１図

Claims (1)

1. 【特許請求の範囲】 １、複数のブロック単位（ＢＬ）で構成される各フレー
   ムをもって、所定の伝送速度で相互にデータ交換を行う
   １台の主局（１）およびパッシブバスによりマルチドロ
   ップ接続される複数の従局（２）を備え、各該従局（２
   ）が送信位相をシフトしながらモニタビット（Ｍ）を送
   信し、前記主局（１）が固定タイミングで受信したとき
   その折返しビット（ｍ）を該従局（２）に返送すること
   により、各該従局（２）と該主局（１）との間の同期を
   確立する通信システムにおいて、 前記伝送速度に等しいデータクロック（ＤＣＬ）を前記
   送信位相シフト用のクロックとするとともに、前記モニ
   タビット（Ｍ）のパルス幅を前記データクロック（ＤＣ
   Ｌ）の周期の数倍以上に設定してフレーム同期をとるこ
   とを特徴とする位相同期方式。 ２、前記フレーム同期をとった後、前記ブロック単位（
   ＢＬ）に内包されるプリアンブル（ＰＲ）によりビット
   同期をとる特許請求の範囲第１項記載の位相同期方式。 ３、各従局（２）内で生成した前記モニタビット（Ｍ）
   を入力とするシフトレジスタ（１２１）と、該シフトレ
   ジスタ（１２１）の複数のビット出力のうちの１つを選
   択するセレクタ（１２２）を備え、該シフトレジスタ（
   １２１）およびセレクタ（１２２）を前記データロック
   （ＤＣＬ）で駆動して前記の送信位相シフトを行う特許
   請求の範囲第１項記載の位相同期方式。 ４、前記モニタビット（Ｍ）を生成するＰＮジェネレー
   タ（１１１）と、生成されたモニタビット（Ｍ）を第１
   入力とするＡＮＤゲート（４３）と、該ＡＮＤゲート（
   ４３）の第２入力に、該モニタビット（Ｍ）のパルス幅
   を前記データクロック（ＤＣＬ）の周期の数倍以上に設
   定するためのタイミング信号を出力するモニタビットタ
   イミング回路（４２）を備える特許請求の範囲第１項記
   載の位相同期方式。