KR910013967A - 대기 시간 지터 감소용 회로를 가진 디멀티플렉서 - Google Patents

대기 시간 지터 감소용 회로를 가진 디멀티플렉서 Download PDF

Info

Publication number
KR910013967A
KR910013967A KR1019890018740A KR890018740A KR910013967A KR 910013967 A KR910013967 A KR 910013967A KR 1019890018740 A KR1019890018740 A KR 1019890018740A KR 890018740 A KR890018740 A KR 890018740A KR 910013967 A KR910013967 A KR 910013967A
Authority
KR
South Korea
Prior art keywords
filter
demultiplexer
sync
sync words
average value
Prior art date
Application number
KR1019890018740A
Other languages
English (en)
Other versions
KR970000066B1 (ko
Inventor
하이스 라이너
믹케 토마스
Original Assignee
게오르그 그라프
알카텔 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게오르그 그라프, 알카텔 엔. 브이. filed Critical 게오르그 그라프
Publication of KR910013967A publication Critical patent/KR910013967A/ko
Application granted granted Critical
Publication of KR970000066B1 publication Critical patent/KR970000066B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음.

Description

대기 시간 지터 감소용 회로를 가진 디멀티플렉서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 대기 시간 지터를 감소시키기 위한 회로의 블록도,
제2도는 제1도의 필터의 제1실시예를 도시한 도면,
제3도는 제1도의 필터의 제2실시예를 도시한 도면.

Claims (3)

  1. 디지탈 신호가 펄스 프레임과는 비동기적이며. 마크로 개시 되는 연속 블럭으로 구성되어 동기 워드가 펄스프레임에 삽입되는 디지탈 시분할 다중 통신 시스템에 대한 디멀티 플렉서에 있어서, 수신된 동기 워드의 클럭으로부터 수신된 동기 워드의 클럭보다 작은 지터를 나타내는 동기 신호(SF)를 유도하는 회로를 구비하는데, 상기 회로는 수신된 동기 워드간의 시간 간격(N)을 측정하는 측정 디바이스(M)와, 동기 워드간의 시간 간격(N)의 평균치(N')를 계산하는 필터(F)와, 동기 신호(SF)의 펄스 주기가 상기 평균치(N')와 동일한 것에서 상기 평균치(N')로부터 동기신호(SY)를 발생하는 신호 발생기(S)를 포함하는 것을 특징으로 하는 디멀티플렉서.
  2. 제1항에 있어서, 상기 필터(F)는 선정 주기를 통해 연속적으로 연속 동기 워드 간의 시간 간격(N')차의 평균치(N')를 계산하고, 이를 정수 N'로 라운딩하며, 그 라운딩 에러(R)가 에러 피이드백에 의해 후속 평균되는 것을 특징으로 하는 디멀티플렉서.
  3. 제1항에 있어서, 상기 필터(F1)는 회로가 동작되기 전에 동기 신호간의 간격 가상수단이 있는 계수기(33)를 포함하는데, 상기 계수기(33)는 두 동기 워드간의 시간간격 동안 고정치로써 계수(N')증가 또는 감소되거나 변화되지 않으며, 상기 변화는 필터(F)의 입력에서 나타나는 후속 계수(Nn+1)와 에러 신호(FS)의 합산 및 계수기(33)의 계수(N')간의 수치 비교로써 결정되는 것을 특징으로 하는 디멀티플렉서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890018740A 1988-12-19 1989-12-16 대기시간 지터 감소용 회로를 가진 디멀티플렉서 KR970000066B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3842694.3 1988-12-19
DE3842694A DE3842694A1 (de) 1988-12-19 1988-12-19 Demultiplexer mit schaltung zur verringerung des wartezeitjitters

Publications (2)

Publication Number Publication Date
KR910013967A true KR910013967A (ko) 1991-08-08
KR970000066B1 KR970000066B1 (ko) 1997-01-04

Family

ID=6369516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890018740A KR970000066B1 (ko) 1988-12-19 1989-12-16 대기시간 지터 감소용 회로를 가진 디멀티플렉서

Country Status (10)

Country Link
US (1) US5062107A (ko)
EP (1) EP0374537B1 (ko)
JP (1) JP2510307B2 (ko)
KR (1) KR970000066B1 (ko)
CN (1) CN1014197B (ko)
AT (1) ATE121886T1 (ko)
AU (1) AU623458B2 (ko)
CA (1) CA2005194C (ko)
DE (2) DE3842694A1 (ko)
ES (1) ES2074070T3 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0771060B2 (ja) * 1990-04-10 1995-07-31 シャープ株式会社 フレーム同期保護回路
IT1265424B1 (it) * 1993-12-22 1996-11-22 Alcatel Italia Metodo e disposizione ciruitale di realizzazione della funzione di hpa negli apparati sdh
JP3203978B2 (ja) * 1994-07-25 2001-09-04 ソニー株式会社 データ送受信装置、データ受信装置及びデータ送信装置
FR2737367B1 (fr) * 1995-07-28 1997-10-17 Thomson Multimedia Sa Procede et dispositif de synchronisation d'horloges d'encodeurs et decodeurs numeriques
US8094685B2 (en) * 2006-10-04 2012-01-10 Siemens Medical Solutions Usa, Inc. Systems and methods for synchronizing multiple video streams

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4842917U (ko) * 1971-09-25 1973-06-02
GB1508986A (en) * 1974-05-29 1978-04-26 Post Office Digital network synchronising system
US4144414A (en) * 1978-01-23 1979-03-13 Rockwell International Corporation Network synchronization apparatus
JPS594900B2 (ja) * 1979-09-03 1984-02-01 日本電気株式会社 クロック再生回路
FR2537363B1 (fr) * 1982-12-02 1988-09-02 Nippon Telegraph & Telephone Dispositif de retablissement de signal d'horloge pour un systeme de telecommunication par satellite a acces multiple par repartition dans le temps
US4596024A (en) * 1983-05-23 1986-06-17 At&T Bell Laboratories Data detector using probabalistic information in received signals
DE3439633A1 (de) * 1984-10-30 1986-04-30 Standard Elektrik Lorenz Ag, 7000 Stuttgart Zeitmultiplex-uebertragungssystem, insbesondere fuer dienstintegrierte digitale breitbandnetze
US4718074A (en) * 1986-03-25 1988-01-05 Sotas, Inc. Dejitterizer method and apparatus
US4746920A (en) * 1986-03-28 1988-05-24 Tandem Computers Incorporated Method and apparatus for clock management
US4803726A (en) * 1986-12-31 1989-02-07 Motorola, Inc. Bit synchronization method for a digital radio telephone system
BE1000415A7 (nl) * 1987-03-18 1988-11-22 Bell Telephone Mfg Asynchroon op basis van tijdsverdeling werkend communicatiesysteem.
JPS63257384A (ja) * 1987-04-14 1988-10-25 Sharp Corp 水平同期信号精製回路

Also Published As

Publication number Publication date
AU4611789A (en) 1990-06-21
DE3842694A1 (de) 1990-06-21
EP0374537B1 (de) 1995-04-26
JPH02217035A (ja) 1990-08-29
AU623458B2 (en) 1992-05-14
ES2074070T3 (es) 1995-09-01
ATE121886T1 (de) 1995-05-15
CA2005194C (en) 1994-08-16
DE58909201D1 (de) 1995-06-01
EP0374537A3 (de) 1991-10-09
KR970000066B1 (ko) 1997-01-04
CN1043840A (zh) 1990-07-11
CA2005194A1 (en) 1990-06-19
EP0374537A2 (de) 1990-06-27
JP2510307B2 (ja) 1996-06-26
CN1014197B (zh) 1991-10-02
US5062107A (en) 1991-10-29

Similar Documents

Publication Publication Date Title
US4694472A (en) Clock adjustment method and apparatus for synchronous data communications
ES413756A1 (es) Un equipo multiplexorndemultiplexor por modulacion en codi-go de impulsos asincrono.
KR940010037A (ko) 다중화 데이터 분리 장치
KR920005538A (ko) 동기 디지탈 신호를 비동기 디지탈 신호로 변환시키는 디지탈 전송 시스템
DE69224860T2 (de) Zeitsteuerung der SDH-Datenübertragung
KR910013967A (ko) 대기 시간 지터 감소용 회로를 가진 디멀티플렉서
US4538286A (en) Data rate conversion and supervisory bit insertion in a data system
GB1256137A (en) A demultiplexing apparatus
JPH03119843A (ja) マルチプレクスシステムのクロツク信号供給装置
JP2952935B2 (ja) 非同期データ伝送システム
JPS60180236A (ja) 同期多重方式
JPS63171016A (ja) パルス発生回路
JPH04290019A (ja) 光伝送装置
JPS63142929A (ja) スタツフ同期制御方法
JPH0313773B2 (ko)
KR940012936A (ko) 시분할 다중화 장치
JPS5714231A (en) Voice signal switching device
JPH04150326A (ja) 同期式サブレートデータ分離方式
KR960002325A (ko) 위상동기 일치회로
KR920003722A (ko) 교환시스템의 외부 프레임 동기회로
JPS57157660A (en) Signal transmission system
KR940013210A (ko) 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵펄스를 이용한 리프레임 회로
JPS63155925A (ja) 同期多重化装置
JPH02119337A (ja) データ送受信装置
JPH10150422A (ja) 多重分離装置及びフレームパルス生成回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee