JPH0783342B2

JPH0783342B2 - デスタッフ回路

Info

Publication number: JPH0783342B2
Application number: JP5159118A
Authority: JP
Inventors: 徳夫吉田
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1993-06-29
Filing date: 1993-06-29
Publication date: 1995-09-06
Anticipated expiration: 2010-09-06
Also published as: JPH0723015A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル通信に利用す
る。特に、ディジタル信号の周波数同期または速度変換
技術に関する。

【０００２】

【従来の技術】ディジタル伝送系において、異なる周波
数のディジタル信号を同期させ伝送を行う方式としてス
タッフ多重方式がある。例えば、ＳＯＮＥＴ(Synchrono
us Optical Network) においては、バイト単位のスタッ
フ多重により同期伝送を実現している。

【０００３】従来例装置を図４を参照して説明する。図
４は従来例装置のブロック構成図である。受信データ線
３１および受信クロック線３２には周波数および位相同
期した信号が伝送される。デスタッフ制御線３３には送
信部でスタッフが挿入されたか否かを示す信号が伝送さ
れる。この信号は、送信部でスタッフ時に受信データに
挿入されたスタッフ情報を受信側で受信すると“１”、
スタッフがない場合は“０”となる。

【０００４】スタッフ方式としては、送信データにダミ
ーデータを挿入してデータ信号を遅らせるポジティブス
タッフ（以下、Ｐスタッフという）と送信データを早め
るネガティブスタッフ（以下、Ｎスタッフという）があ
るが、ここではバイト単位のＰスタッフ制御を例にとり
説明する。Ｐスタッフ制御により生成されたディジタル
信号からスタッフパルスを除去するＰデスタッフ処理
は、送信側でのＰスタッフ処理で挿入されたダミーデー
タを除く受信データをバッファメモリ３７に書込み、受
信データに含まれる正確なクロック周波数でバッファメ
モリ３７を読出すことにより達成される。図４では、デ
スタッフ制御信号が“０”の場合に、受信データを書込
アドレス生成回路３４にしたがい順次バッファメモリ３
７に書込み、一方デスタッフ制御信号が“１”の場合に
は、１回のＰスタッフで挿入された１バイトのダミーデ
ータを削除するために受信クロックを８クロック連続的
に歯抜けさせ、ダミーデータのバッファメモリ３７への
書込みを禁止する。電圧制御発振器３５は受信データの
正確な周波数のクロック信号を発生するための発振器で
ある。読出アドレス生成回路３６は電圧制御発振器３５
の出力クロック信号に基づき、バッファメモリ３７の読
出タイミングを生成する。位相比較器３８はＰスタッフ
処理時の８クロック連続歯抜け成分が含まれる書込アド
レス生成回路３４の出力と読出アドレス生成回路３６の
出力の位相比較を行い、ローパスフィルタ３９で高域周
波数成分をカットしたのち電圧制御発振器３５の発振周
波数を制御し、電圧制御発振器３５の発振周波数を受信
データの正確なデータ周波数にロックさせる。この制御
により、バッファメモリ３７への書込周波数と読出周波
数が等しくなるのでバイト単位のデスタッフ処理が実現
される。また、デスタッフが連続発生し、デスタッフ制
御信号がＮ連続で“１”となった場合でもＮ×８個のク
ロックを連続的に歯抜けすることによりデスタッフ処理
を行うことができる。

【０００５】

【発明が解決しようとする課題】図４に示したバイトデ
スタッフ処理回路においては、スタッフによって挿入さ
れたダミーデータを削除するために、受信クロック信号
に連続的歯抜けを発生させ、読出クロックの周波数制御
はこの連続歯抜けクロック信号と電圧制御発振器の出力
の位相比較に基づいて行われる。したがって、連続歯抜
け時には電圧制御発振器の出力クロックの周波数が大き
く変動するため、出力データの時間的変動量、すなわち
ジッタが急増してしまう。

【０００６】従来技術として特開昭６３−２０７２２９
号公報に開示された技術があるが、これには、スタッフ
数の単位周期毎の平均値を演算する技術に言及されてい
るもののこの単位周期を変化させて移動平均をとるとの
考え方はない。

【０００７】また特開平１−１８８１２７号公報に開示
された技術はあるが、これは実質的にスタッフ数の単位
周期毎の平均値をとることになっているものの、エラス
ティクメモリを２個使用するのでハードウエア構成が大
きくなる。

【０００８】本発明は、このような背景に行われたもの
であり、ジッタ発生を抑圧し、連続的に発生するデスタ
ッフ処理を実現できるバイトデスタッフ受信回路を提供
することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、受信データを
一時格納するバッファメモリと、受信データに挿入され
るデスタッフ情報にしたがって前記バッファメモリへの
書込タイミングを生成する書込アドレス生成回路と、前
記書込タイミングを入力とし前記バッファメモリのデー
タの読出タイミングを生成する読出アドレス生成手段と
を備えたデスタッフ回路である。

【００１０】ここで、本発明の特徴とするところは、前
記読出アドレス生成手段は、前記デスタッフ情報を入力
とし前記受信データに挿入されたスタッフ数の単位周期
毎の平均値を演算する手段と、この手段の演算結果にし
たがって前記読出タイミングを制御する手段と、前記単
位周期の長さを前記受信データのスタッフ率に応じて変
化させる手段とを備えたところにある。

【００１１】前記変化させる手段は、前記書込タイミン
グおよび前記読出タイミングの位相差を検出する手段
と、この検出する手段の検出結果にしたがって前記単位
周期を制御する手段とを含むことが望ましい。

【００１２】前記単位周期を制御する手段は、前記単位
周期をｓ（秒）オーダからｍｓ（ミリ秒）オーダの範囲
で変更する手段を含むことが望ましい。

【００１３】

【作用】本発明はスタッフ数の単位周期毎の平均値を移
動平均として演算し、スタッフ数の急激な変化に対して
適応的に動作させるものである。

【００１４】送信側で挿入されたスタッフパルスは、受
信側に到達するとスタッフパルス到来タイミングだけバ
ッファメモリへの書込が禁止されることで除去される。
また、到来したデータからスタッフバルス数が計数さ
れ、単位周期毎の平均値が演算される。

【００１５】本発明では、この平均値にしたがって送信
側で挿入されたスタッフパルス位置に係わらず、読出タ
イミングが生成される。すなわち、送信側で連続的にス
タッフパルスが挿入されていても、単位周期間に平均的
に分散されて挿入されたものとみなした読出タイミング
が生成され、バッファメモリから読出される。

【００１６】これにより、読出タイミング生成手段を構
成する電圧制御発振器の発振周波数の変化が緩和され、
急激な発振周波数変化に伴うジッタが低減される。

【００１７】また、書込タイミングと読出タイミングと
を比較して、この差が大きいときは単位周期を長くし、
この差が小さいときは単位周期を短くする。すなわち、
この差が大きいときは、データ間隔が長いためより長時
間の平均値をとることができる。しかし、この差が小さ
いときはデータ間隔が短いため、データスリップ（書込
アドレス周期が読出アドレス周期より１周期早くなり、
データの欠落を生ずること）が発生する可能性があるの
で短い平均値を求めるように制御する。

【００１８】

【実施例】本発明実施例の構成を図１および図２を参照
して説明する。図１は本発明実施例装置のブロック構成
図である。図２は周波数アナライザのブロック構成図で
ある。

【００１９】本発明は、受信データを一時格納するバッ
ファメモリ３７と、受信データに挿入されるデスタッフ
情報にしたがってバッファメモリ３７への書込タイミン
グを生成する書込アドレス生成回路３４と、前記書込タ
イミングを入力としバッファメモリ３７のデータの読出
タイミングを生成する読出アドレス生成手段として読出
制御部５０とを備えたデスタッフ回路である。

【００２０】ここで、本発明の特徴とするところは、読
出制御部５０の周波数アナライザ４６は図２に示すよう
に、前記デスタッフ情報を入力とし前記受信データに挿
入されたスタッフ数の単位周期毎の平均値を演算する手
段としてスタッフ計数器２３と、スタッフ計数器２３の
演算結果にしたがって前記読出タイミングを制御する手
段として位相比較器３８、ローパスフィルタ３９、電圧
制御発振器３５、読出アドレス生成回路３６と、前記単
位周期の長さを前記受信データのスタッフ率に応じて変
化させる手段としてゲートパルス制御回路２２とを備え
たところにある。

【００２１】ゲートパルス制御回路２２は、前記書込タ
イミングおよび前記読出タイミングの位相差を検出する
手段であるアドレス位相比較回路２１の検出結果にした
がって前記単位周期を制御する手段を備えている。ゲー
トパルス制御回路２２は、前記単位周期をｓ（秒）オー
ダからｍｓ（ミリ秒）オーダの範囲で変更する手段を含
む。

【００２２】次に、本発明実施例の動作を図３を参照し
て説明する。図３は受信データおよび出力データを示す
図である。図３は説明をわかりやすくするために、横軸
（時間軸）を誇張して表示してある。受信データ線３１
および受信クロック線３２を伝送される受信データと受
信クロックとは周波数および位相同期した信号である。
デスタッフ制御線３３を伝送されるデスタッフ制御信号
は送信部でスタッフ時に受信データに挿入されたスタッ
フ情報を受信側で受信すると“１”、スタッフがない場
合は“０”となる。ここではバイト単位のＰスタッフ制
御を例にとり説明する。

【００２３】図１では、デスタッフ制御信号が“０”の
場合、受信データを書込アドレス生成回路３４にしたが
い順次バッファメモリ３７に書込み、一方デスタッフ制
御信号が“１”の場合には、１回のＰスタッフで挿入さ
れた１バイトのダミーデータを削除するために受信クロ
ックを８クロック連続的に歯抜けさせ、ダミーデータの
バッファメモリ３７への書込みを禁止することによりバ
ッファメモリ３７へのスタッフ発生で受信データに挿入
されたダミーデータを除くデータ信号の書込みを行う。
図３（ａ）に示すように、受信データとしてパルスＡ、
Ｂ、Ｃに続いてスタッフパルスＳ₁、Ｓ₂、Ｓ₃がＴ時
間内に到着する場合を例にとり説明する。書込アドレス
生成回路３４は、スタッフパルスＳ₁、Ｓ₂、Ｓ₃が到
着している時間はバッファメモリ３７の書込みを禁止す
る書込クロックを生成してスタッフパルスＳ₁、Ｓ₂、
Ｓ₃を除去する。

【００２４】一方、バッファメモリ３７からの読出クロ
ック生成は、連続的に歯抜けがあるバッファメモリ３７
の書込みクロックとは別に、周波数アナライザ４６で生
成される歯抜けが平滑化された出力に基づいて制御され
た電圧制御発振器３５の出力を用いる。図３（ｂ）に示
すように、Ｔ時間内のスタッフパルスＳ₁、Ｓ₂、Ｓ₃
は３個である。ここでは、Ｔ時間毎に読出を行うとする
と、読出アドレス生成回路３６は、この３個がＴ時間内
に平均的に分散して到着したと仮定し、これを除去した
場合の読出クロックを生成する。すなわち、図２に示す
周波数アナライザは電圧制御発振器３５の出力クロック
を平滑にするため、平滑的な歯抜けを生成し、受信デー
タを送信する際に用いた送信クロックを忠実に再生す
る。

【００２５】図２において、レジスタ２４₁〜２４_n-1
はゲートパルス制御信号の周期でスタッフ計数器２３の
計数結果をシフトするシフトレジスタを構成している。
スタッフ計数器２３の出力をＸ_n、レジスタ２４_iの出
力をＸ_n-iとすれば、平均回路２５ではまずＹ_n＝（Ｘ_n＋Ｘ_n-1＋…＋Ｘ_n-N) ／Ｎを計算し周期Ｔ当たりのスタッフ量を求め、このスタッ
フ量を周期Ｔ内に分散させる。例えば、Ｔ／Ｙ_n周期に
スタッフ量を分散する。この出力が平滑デスタッフ制御
信号となる。

【００２６】以上のような構成で時間平均結果に基づく
平滑デスタッフ制御信号を得て、位相比較器３８を制御
することにより、電圧制御発振器３５の出力信号はなめ
らかなクロック信号となり、このクロック信号に基づい
て読出クロックが読出アドレス生成回路３６で生成され
るので、結果としてバッファメモリ３７から出力される
出力データのジッタは抑圧可能となる。

【００２７】スタッフ計数器２３はゲートパルス制御回
路２２のゲートパルス周期（Ｔ）でデスタッフ制御信号
の計数を行う。このゲートパルス制御回路２２のゲート
パルス周期は、標準的な初期値から順次平均値Ｙ_nを入
力して適応的に変更される。また、ゲートパルス周期
（Ｔ）は、アドレス位相比較回路２１の比較結果によっ
ても適応的に変更される。一般に、Ｔが充分長ければ、
出力データ線４０の出力ジッタは大幅に抑圧されること
が期待されるが学習に要する時間がかかってしまうため
収束時間が遅くなるという欠点を持っている。収束時間
が遅いということは、バッファメモリ３７への書込周波
数と読出周波数が大きく異なることを意味するので、バ
ッファメモリ３７でデータスリップ（例えば、書込アド
レス周期が読出アドレス周期より１周早くなり、データ
の欠落が生じること）を発生させないために膨大なメモ
リ容量が必要となる。一方、Ｔが小さい出力ジッタ特性
は多少劣化することが予想されるが、学習に要する収束
時間は短時間ですむことになる。

【００２８】よって、ゲートパルス制御回路２２では、
アドレス位相比較回路２１の出力結果に基づき、書込タ
イミングと読出タイミングとの位相差がバッファメモリ
３７のバッファ長の１／２の近傍にあるときは、ゲート
パルス周期Ｔをｓ（秒）オーダに長くし、書込アドレス
と読出アドレスとの位相差がほとんどなくスリップが発
生しそうな場合は、ゲートパルス周期Ｔをｍｓ（ミリ
秒）オーダに適応的に変更する。これにより、バッファ
メモリ３７のバッファ長が短くても、メモリスリップの
発生を防止し、かつ、出力ジッタの抑圧可能なデスタッ
フ回路が構成できる。

【００２９】以上のように、位相比較器３８で用いる位
相比較用クロックを周波数アナライザ４６の出力である
緩和された歯抜け制御信号を用いることにより、バイト
単位のデスタッフ処理によるジッタ発生量を抑圧するこ
とが可能となり、さらに、連続的デスタッフ処理要求は
分散歯抜け密度を制御することにより連続的デスタッフ
処理にも対応可能となる。また、レジスタ２４₁〜２４
_n-1を用いてデスタッフ周期の平滑化を行うことによ
り、ワンダ(Wander)などによって発生するスタッフ周期
の揺らぎによって発生するジッタ量の抑圧が可能とな
る。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
簡単な回路構成でバイト単位のデスタッフ処理によって
発生するジッタ量を抑圧することが可能となるデスタッ
フ回路を提供できる。

【００３１】また、時間当たりのスタッフ回数を計数し
平均化するゲート時間をバッファメモリの書込アドレス
と読出アドレスとの位相差に基づいて適応的に制御する
ことにより、システム立ち上げ時や、送信側のクロック
周波数が急変し結果として受信データ信号の周波数が急
変した場合でも速やかな周波数引込みができるので、デ
スタッフに用いるバッファメモリ量を小さく設計するこ
とができる。

【図面の簡単な説明】

【図１】本発明実施例装置のブロック構成図。

【図２】周波数アナライザのブロック構成図。

【図３】受信データおよび出力データを示す図。

【図４】従来例装置のブロック構成図。

【符号の説明】

２１アドレス位相比較回路２２ゲートパルス制御回路２３スタッフ計数器２４₁〜２４_n-1 レジスタ２５平均回路３１受信データ線３２受信クロック線３３デスタッフ制御線３４書込アドレス生成回路３５電圧制御発振器３６読出アドレス生成回路３７バッファメモリ３８位相比較器３９ローパスフィルタ４０出力データ線４６周波数アナライザ５０読出制御部

Claims

【特許請求の範囲】

【請求項１】受信データを一時格納するバッファメモ
リと、受信データに挿入されるデスタッフ情報にしたが
って前記バッファメモリへの書込タイミングを生成する
書込アドレス生成回路と、前記書込タイミングを入力と
し前記バッファメモリのデータの読出タイミングを生成
する読出アドレス生成手段とを備えたデスタッフ回路に
おいて、前記読出アドレス生成手段は、前記デスタッフ情報を入
力とし前記受信データに挿入されたスタッフ数の単位周
期毎の平均値を演算する手段と、この手段の演算結果にしたがって前記読出タイミングを
制御する手段と、前記単位周期の長さを前記受信データのスタッフ率に応
じて変化させる手段とを備えたことを特徴とするデスタ
ッフ回路。
【請求項２】前記変化させる手段は、前記書込タイミ
ングおよび前記読出タイミングの位相差を検出する手段
（２１）と、この検出する手段の検出結果にしたがって
前記単位周期を制御する手段とを含む請求項１記載のデ
スタッフ回路。
【請求項３】前記単位周期を制御する手段は、前記単
位周期をｓ（秒）オーダからｍｓ（ミリ秒）オーダの範
囲で変更する手段を含む請求項２記載のデスタッフ回
路。