KR19980037327A - 이중화된 타이밍 동기시스템의 타이밍 공급회로 - Google Patents

이중화된 타이밍 동기시스템의 타이밍 공급회로 Download PDF

Info

Publication number
KR19980037327A
KR19980037327A KR1019960056065A KR19960056065A KR19980037327A KR 19980037327 A KR19980037327 A KR 19980037327A KR 1019960056065 A KR1019960056065 A KR 1019960056065A KR 19960056065 A KR19960056065 A KR 19960056065A KR 19980037327 A KR19980037327 A KR 19980037327A
Authority
KR
South Korea
Prior art keywords
timing
signal
timing signal
input
clock
Prior art date
Application number
KR1019960056065A
Other languages
English (en)
Other versions
KR100188228B1 (ko
Inventor
김종윤
Original Assignee
정장호
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신 주식회사 filed Critical 정장호
Priority to KR1019960056065A priority Critical patent/KR100188228B1/ko
Priority to US08/974,456 priority patent/US6148009A/en
Priority to CNB971221634A priority patent/CN1134205C/zh
Publication of KR19980037327A publication Critical patent/KR19980037327A/ko
Application granted granted Critical
Publication of KR100188228B1 publication Critical patent/KR100188228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 목적은 입력타이밍신호와 타이밍수신회로로 입력되는 타이밍신호의 오차를 보정할 수 있는 이중화된 타이밍 동기시스템의 타이밍 공급회로를 제공하는데 있다.
본 발명에 따른 타이밍공급회로는 클럭발생기(도시되지 않음)에 접속되어 기준주파수에 클럭을 안정시키는 위상고정루프회로(32)와, 상기 위상고정루프회로(32)에 접속되어 클럭신호 및 타이밍출력신호를 입력하여 다수개의 타이밍 수신회로(51)로 출력하고, 인에이블(Enable) 단자(37)가 형성된 송신버퍼(33)를 포함하는 타이밍송신부(31)와; 상기 타이밍송신부(31)의 송신버퍼(33)에 접속되어 송신버퍼(33)로부터 클럭신호와 타이밍신호가 입력되는 수신버퍼(45)와, 초기화시에는 입력타이밍신호를 출력단에 접속하고, 정상동작중에는 상기 수신버퍼(45)로부터 입력되는 출력타이밍신호를 출력단에 접속하는 멀티플렉서(44)와, 상기 멀티플렉서(44), 수신버퍼(45) 및 타이밍 송신부(31)의 송신버퍼(33)에 접속되어 수신버퍼(45)로부터 클럭신호를 입력하고, 멀티플렉서(44)로부터 입력된 동기 타이밍신호에 따라 재발생 타이밍신호를 생성하는 타이밍신호 재발생장치(43)와, 상기 타이밍신호 재발생장치(43), 위상고정루프회로(32)에 접속되어 입력타이밍 신호와 재발생타이밍신호의 타이밍에러를 검출하여 위상고정루프회로(32)로 출력하는 타이밍비교처리부(42)를 포함하는 타이밍조정부(41)로 구성된다.

Description

이중화된 타이밍 동기시스템의 타이밍 공급회로
본 발명은 타이밍 동기시스템에 관한 것이며, 보다 상세히는 이중화되어 타이밍신호를 공급하는 타이밍공급회로에 관한 것이다.
도 1은 일반적인 타이밍 공급회로 및 타이밍 수신회로의 구성도이다.
도 1를 보면, 타이밍신호 발생기(도시되지 않음)에서 생성된 타이밍신호는 클럭신호와 함께 이중화된 타이밍 공급회로(1)에 각각 입력되며, 타이밍공급회로(1)는 입력한 타이밍신호와 클럭신호를 다수의 타이밍수신회로(11)로 송신한다.
도 2는 종래의 타이밍 공급회로도이다.
도 2를 보면, 종래의 타이밍 공급회로는 클럭발생기(도시되지 않음)에서 생성된 클럭신호가 입력되는 위상고정루프회로(PLL : Phase Locked Loop : 2)와; 상기 위상고정루프회로(2) 및 타이밍신호 발생기(도시되지 않음)에 접속되어 위상고정루프회로(2)로부터 클럭신호가 입력되고, 타이밍신호 발생기로부터 타이밍 신호가 입력되며, 인에이블(Enable)단자(7)가 형성된 송신버퍼(3)로 구성된다.
도 2의 타이밍 공급회로의 동작을 설명하면, 위상고정루프회로(2)는 클럭 신호를 일정한 주파수로 안정시키고, 송신버퍼(3)는 입력되는 신호레벨을 변환하여 출력한다. 도 1에서 도시한 바와 같이 타이밍공급회로는 안정된 타이밍신호를 공급하기 위하여 이중화되어 있는 바, 송신버퍼(3)의 인에이블단자(7)가 액티브(Active)된 타이밍공급회로만 동작하고 다른 타이밍공급회로는 대기상태(Standby)에 있다.
종래의 타이밍공급회로에 따르면, 이중화된 타이밍공급회로의 절체시 수반되는 타이밍손실등이 발생하더라도 송신버퍼로 입력되는 타이밍신호와 타이밍 수신회로로 입력되는 타이밍신호의 동기를 맞출 수 없다는 문제점이 있었다.
본 발명의 목적은 입력타이밍신호와 타이밍수신회로로 입력되는 타이밍신호의 오차를 보정할 수 있는 이중화된 타이밍 동기시스템의 타이밍 공급회로를 제공하는데 있다.
도 1은 일반적인 타이밍 공급회로 및 타이밍 수신회로의 구성도
도 2는 종래의 타이밍 공급회로도
도 3은 본 발명에 따른 타이밍 공급회로도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 타이밍 송신회로2, 32 : PLL(위상고정루프회로)
3, 33 : 송신버퍼11 : 타이밍 수신회로
41 : 타이밍조정부44 : MUX(멀티플렉서)
본 발명에 따른 타이밍공급회로는 클럭발생기(도시되지 않음)에 접속되어 기준주파수에 클럭을 안정시키는 위상고정루프회로(32)와, 상기 위상고정루프회로(32)에 접속되어 클럭신호 및 타이밍출력신호를 입력하여 다수개의 타이밍 수신회로(51)로 출력하고, 인에이블(Enable)단자(37)가 형성된 송신버퍼(33)를 포함하는 타이밍송신부(31)와; 상기 타이밍송신부(31)의 송신버퍼(33)에 접속되어 송신버퍼(33)로부터 클럭신호와 타이밍신호가 입력되는 수신버퍼(45)와, 초기화시에는 입력타이밍신호를 출력단에 접속하고, 정상동작중에는 상기 수신버퍼(45)로부터 입력되는 출력타이밍신호를 출력단에 접속하는 멀티플렉서(44)와, 상기 멀티플렉서(44), 수신버퍼(45) 및 타이밍 송신부(31)의 송신버퍼(33)에 접속되어 수신버퍼(45)로부터 클럭신호를 입력하고, 멀티플렉서(44)로부터 입력된 동기 타이밍신호에 따라 재발생 타이밍신호를 생성하는 타이밍신호 재발생장치(43)와, 상기 타이밍신호 재발생장치(43), 위상고정루프회로(32)에 접속되어 입력타이밍 신호와 재발생타이밍신호의 타이밍에러를 검출하여 그 타이밍에러를 위상고정루프회로(32)로 출력하는 타이밍비교처리부(42)를 포함하는 타이밍조정부(41)로 구성된다.
타이밍입력신호 발생기(도시되지 않음)에서 생성되는 타이밍신호를 입력 타이밍신호, 송신버퍼(33) 및 수신버퍼(45)로 궤환되는 타이밍신호를 출력타이밍 신호, 출력멀티플렉서(44)에서 출력되는 타이밍신호를 동기타이밍신호라하며 초기화시에는 입력타이밍신호, 정상동작시에는 출력타이밍신호가 동기타이밍신호가 된다.
본 발명에 따른 타이밍조정부의 동작을 설명하면, 이중화된 타이밍공급회로의 절체등에 의하여 송신버퍼(33)에서 출력되는 클럭에 손실이 발생하거나 잡음등에 의하여 클럭이 삽입되면, 타이밍재발생장치(43)에서 발생하는 재발생 타이밍신호와 입력타이밍신호가 시간적으로 차이가 나며, 타이밍비교처리부(42)는 이러한 타이밍오차를 검출하여 위상동기루프회로(32)를 조정하는 기능을 수행한다.
위상동기루프회로(32)는 재발생 타이밍신호가 입력타이밍신호보다 늦으면 클럭을 앞당기고, 재발생 타이밍신호가 입력타이밍신호보다 빠르면 클럭을 늦추도록 한다. 이러한 동작은 재발생 타이밍신호와 입력타이밍신호의 동기가 달성될 때까지 주기적으로 반복된다.
상술한 바와 같이, 본 발명에서는 타이밍 수신장치로 입력되는 타이밍신호와 클럭을 궤환시켜 타이밍신호를 재발생시키고, 이를 입력타이밍신호와 비교하여 타이밍오차여부를 검출하고, 위상동기루프회로에서 타이밍오차를 보정하도록 함으로써, 클럭손실 또는 삽입시에도 출력타이밍신호와 입력타이밍신호의 동기를 유지할 수 있다. 다라서, 이중화된 타이밍 공급회로는 안정적으로 타이밍신호를 타이밍 수신회로로 공급할 수 있다.

Claims (1)

  1. 클럭발생기에 접속되어 기준주파수에 클럭을 안정시키는 위상고정루프회로(32)와, 상기 위상고정루프회로(32)에 접속되어 클럭신호 및 타이밍출력신호를 입력하여 다수개의 타이밍 수신장치(51)로 출력하고, 인에이블(Enable)단자(37)가 형성된 송신버퍼(33)를 포함하는 타이밍송신부(31)와; 상기 타이밍송신부(31)의 송신버퍼(33)에 접속되어 송신버퍼(33)로부터 클럭신호와 타이밍신호가 입력되는 수신버퍼(45)와, 초기화시에는 입력타이밍신호를 출력단에 접속하고, 정상동작중에는 상기 수신버퍼(45)로부터 입력되는 출력타이밍신호를 출력단에 접속하는 멀티플렉서(44)와, 상기 멀티플렉서(44), 수신버퍼(45) 및 타이밍 송신부(31)의 송신버퍼(33)에 접속되어 수신버퍼(45)로부터 클럭신호를 입력하고, 멀티플렉서(44)로부터 입력된 동기 타이밍신호에 따라 재발생 타이밍신호를 생성하는 타이밍신호 재발생장치(43)와, 상기 타이밍신호 재발생장치(43), 위상고정루프회로(32)에 접속되어 입력타이밍신호와 재발생타이밍신호의 타이밍에러를 검출하여 그 타이밍에러를 위상고정루프회로(32)로 출력하는 타이밍비교처리부(42)를 포함하는 타이밍조정부(41)로 구성되는 것을 특징으로 하는 이중화된 타이밍 동기시스템의 타이밍 공급회로.
KR1019960056065A 1996-11-21 1996-11-21 이중화된 타이밍 동기시스템의 타이밍 공급회로 KR100188228B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960056065A KR100188228B1 (ko) 1996-11-21 1996-11-21 이중화된 타이밍 동기시스템의 타이밍 공급회로
US08/974,456 US6148009A (en) 1996-11-21 1997-11-20 Timing signal supplying device of doubled timing synchronous system
CNB971221634A CN1134205C (zh) 1996-11-21 1997-11-21 双定时同步系统的定时信号供给装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960056065A KR100188228B1 (ko) 1996-11-21 1996-11-21 이중화된 타이밍 동기시스템의 타이밍 공급회로

Publications (2)

Publication Number Publication Date
KR19980037327A true KR19980037327A (ko) 1998-08-05
KR100188228B1 KR100188228B1 (ko) 1999-06-01

Family

ID=19482899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056065A KR100188228B1 (ko) 1996-11-21 1996-11-21 이중화된 타이밍 동기시스템의 타이밍 공급회로

Country Status (3)

Country Link
US (1) US6148009A (ko)
KR (1) KR100188228B1 (ko)
CN (1) CN1134205C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6681272B1 (en) * 1999-10-20 2004-01-20 Applied Micro Circuits Corporation Elastic store circuit with static phase offset
CN101958786B (zh) * 2009-07-16 2014-01-01 中兴通讯股份有限公司 一种产生定时信号的方法和装置
JP6772479B2 (ja) * 2015-04-03 2020-10-21 株式会社デンソー 通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1262173A (en) * 1986-05-29 1989-10-03 James Angus Mceachern Synchronization of asynchronous data signals
US4928275A (en) * 1989-05-26 1990-05-22 Northern Telecom Limited Synchronization of asynchronous data signals
JPH04286233A (ja) * 1991-03-14 1992-10-12 Nec Corp スタッフ同期回路
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop
CN1155359A (zh) * 1994-06-21 1997-07-23 Dsc通讯有限公司 时钟校准和切换的装置和方法
US5699391A (en) * 1995-05-31 1997-12-16 Dsc Communications Corporation Digital desynchronizer

Also Published As

Publication number Publication date
CN1189758A (zh) 1998-08-05
US6148009A (en) 2000-11-14
KR100188228B1 (ko) 1999-06-01
CN1134205C (zh) 2004-01-07

Similar Documents

Publication Publication Date Title
US5467464A (en) Adaptive clock skew and duty cycle compensation for a serial data bus
US6639956B1 (en) Data resynchronization circuit
US6396888B1 (en) Digital data transmission system
US6836851B2 (en) Two-step synchronization method in which two modules are synchronized first by frequency followed by a synchronization in phase
US7057430B2 (en) Clock shaping device and electronic instrument using the same
KR19980037327A (ko) 이중화된 타이밍 동기시스템의 타이밍 공급회로
US7599460B2 (en) Transmitting apparatus
US9973211B1 (en) Signal conversion device
KR20040098863A (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
US7215210B2 (en) Clock signal outputting method, clock shaper and electronic equipment using the clock shaper
KR20070042664A (ko) 이중화 구조를 갖는 이동통신 시스템의 클럭 안정화 장치
KR19990058878A (ko) 코드분할다중접속 기지국에서의 클럭 동기부 이중화 방법 및 이중화기
US7116738B1 (en) Data synchronization apparatus and method
KR100328761B1 (ko) 광통신 시스템의 시스템 클럭 유니트 스위칭 장치
KR20030046686A (ko) 이동 통신 시스템에서 망동기 클럭을 생성하기 위한 클럭생성 장치
JP3070546B2 (ja) 警報転送回路
KR920003362B1 (ko) 미세 위상차 보정회로 및 보정 방법
KR19980066408A (ko) 디지탈 셀룰라시스템에서 사용되는 기준클럭 공급장치 및 방법
KR20030088324A (ko) 지연동기루프를 구비하는 반도체 메모리 장치 및 반도체메모리 장치에서의 데이터의 출력방법
KR19980066118A (ko) 동기식장치에서 홀드오버 회로 및 방법
JP2008311856A (ja) 制御装置およびそれを用いた基地局装置
JPH01264028A (ja) 同期切替方式
JP2004015659A (ja) Ｐｌｌ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140110

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141211

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee