CN1134205C - 双定时同步系统的定时信号供给装置 - Google Patents

双定时同步系统的定时信号供给装置 Download PDF

Info

Publication number
CN1134205C
CN1134205C CNB971221634A CN97122163A CN1134205C CN 1134205 C CN1134205 C CN 1134205C CN B971221634 A CNB971221634 A CN B971221634A CN 97122163 A CN97122163 A CN 97122163A CN 1134205 C CN1134205 C CN 1134205C
Authority
CN
China
Prior art keywords
timing signal
signal
timing
regeneration
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971221634A
Other languages
English (en)
Other versions
CN1189758A (zh
Inventor
金钟润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson LG Co Ltd
Original Assignee
LG Information and Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Information and Communications Ltd filed Critical LG Information and Communications Ltd
Publication of CN1189758A publication Critical patent/CN1189758A/zh
Application granted granted Critical
Publication of CN1134205C publication Critical patent/CN1134205C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop

Abstract

双定时同步系统中的定时信号供给装置，包括一定时信号调整部分，它将定时信号接收电路的定时信号和发送缓冲器的频率信号加以反馈以再生一定时信号，并将其与外部输入的定时信号相比较，由此检测定时误差并校正之；还有一个定时信号发送部分，它连续发送由定时信号调整部分校正的信号和再生的定时信号到定时信号接收电路。

Description

双定时同步系统的定时信号供给装置
技术领域
本发明涉及双定时同步系统，尤其是涉及双定时同步系统中定时信号的供给装置，该同步系统能够校正外部输入定时信号的及输入至定时信号接收电路的定时信号的定时误差。
背景技术
一般地，定时信号被发送至基站或者终端设备以保证移动通信系统中至和从发送/接收端的输入/输出数据的同步。
图1是说明一典型的加倍定时同步系统的示意方框图，和图2是说明图1的定时信号提供装置的方框图。
参照图1，常规加倍定时同步系统将一从定时信号发生器(未示出)中产生的定时信号并伴随一时钟信号输入至定时信号供给电路1，然后与该时钟信号相同步的该定时信号被输出至多个定时信号接收电路11中。
参照图2，常规定时信号供给装置包括锁相环(以后简单地称之为“PLL”)电路2，它接收从时钟发生器(未示出)中产生的时钟信号，并且输出一预定频率信号；和一发送缓冲器3，它将从PLL电路2中产生的频率信号及一外部输入定时信号连续发送至定时信号接收电路11中。
在运行期间，PLL电路2用来稳定从外部输入的时钟信号并且将它作为预定频率信号输出，而发送缓冲器3用来将输入的定时信号和该频率信号发送至定时信号接收电路11中。
如图1所示，常规定时信号供给装置被加倍以提供一稳定的定时信号，因此，当发送缓冲器3的使能端处于激活状态时，仅仅是一被激活的定时信号提供电路进行操作而其它的则处于待机状态。
但是，在常规的定时信号供给装置中，由于加倍电路的分离和运作，在出现定时损耗时，存在着问题，那就是输入至发送缓冲器中的定时信号与输入至定时信号接收电路中的定时信号并不同步。
发明内容
因此，本发明涉及一种加倍定时同步系统中的定时信号供给装置，该系统能基本上消除由于现有技术的局限和缺陷所带来的一个或更多的问题。
本发明的目的在于提供一种加倍定时同步系统中定时信号供给装置，它能够将输入定时信号与一输入至定时信号接收电路的定时信号相同步。
为达到本发明的上述及其它目的，提供了一种双定时同步系统中的定时信号供给装置，其中双定时同步系统具有一定时信号接收电路，其特征在于，所述装置包括：一定时信号发送部分，用于根据定时误差信号输出时钟信号并将定时信号发送给所述定时信号接收电路；以及一定时信号调整部分，用于反馈将要输入到所述定时信号接收电路的所述定时信号和时钟信号以输出再生的定时信号，并通过将再生的定时信号与输入定时信号进行比较以输出定时误差信号。
优选地，定时信号发送部分包括一个PLL电路，用于使在基准频率下的时钟稳定；以及发送缓冲器，其输出PLL电路的时钟信号和再生的定时信号到多个定时信号接收电路上。
进一步说，所述定时信号调整部分较优选地包括一接收缓冲器，用于输入来自发送缓冲器的定时信号和时钟信号；一多路器，用于根据系统的初始化，将输入定时信号连接到其输出端，并在系统正常工作时，将来自接收缓冲器的输出定时信号连接在其输出端；一定时信号再生器，与多路器、接收缓冲器和发送缓冲器相连，用于输入来自接收缓冲器的时钟信号，并根据来自多路器的同步定时信号产生再生定时信号；以及一个定时信号比较处理器，与定时信号再生器和PLL电路相连，用于检测输入定时信号和再生定时信号中的定时误差，并将所检测的定时误差输出到PLL电路上。
应该理解，前述的一般性描述以及下面将进行的详细描述仅作为示例的解释，本发明的进一步解释如权利要求中所述。
附图说明
包括提供对本发明进一步理解和构成本发明说明书一部分的附图描述本发明的实施方案以及作为解释附图的说明。
图1是说明代表性双定时同步系统的流程方框图；
图2是说明图1中的定时信号供给装置的方框图；以及
图3是说明根据本发明构建的双定时同步系统中的定时信号供给装置的方框图。
具体实施方式
本发明的优选实施方案将作详细描述，其实施例将根据附图进行描述。
本发明的加倍定时同步系统中的定时信号供给装置的构建和操作的解释参考图3作详细讨论。
图3是说明根据本发明构造的加倍定时同步系统中的定时信号供给装置的方框图。
参见图3，根据本发明的定时信号供给装置包括定时信号发送部分31和定时信号调整部分41。更详细地，定时信号接收电路51的定时信号和时钟信号被反馈到定时信号调整部分41，在其再生一定时信号。然后，将再生的定时信号与外部输入的定时信号比较，检测定时信号中的定时误差以校正该定时误差。如此，在时钟丢失的产生或者噪音时钟的插入的情况下，输出定时信号与输入定时信号也可同步化。
定时信号发送部分31由PLL电路32和发送缓冲器33组成，其中PLL电路32稳定基准频率下的时钟，而发送缓冲器33则连接到PLL电路32上以输出PLL电路的时钟信号和再生定时信号到多个定时信号接收电路51上。
进而，定时信号调整部分41优选包括：接收缓冲器45，用于输入来自发送缓冲器33的定时信号和时钟信号；多路器44，用于根据系统的初始操作，将输入定时信号连接到其输出端，以及用于根据系统的正常操作，将从接收缓冲45输入的输出定时信号和其输出端连接；连接于多路器44，接收缓冲器45和发送缓冲器33的定时信号再生器43，用于输入来自接收缓冲器45的时钟信号以根据从多路器44输入的同步定时信号而产生再生定时信号；以及连接于定时信号再生器43和PLL电路32的定时信号比较处理器42，用于检测输入定时信号和再生定时信号中的定时误差以输出检测的定时误差到PLL电路32。
PLL电路32被连接到时钟发生器(未示出)上以稳定基准频率下的时钟，发送缓冲器33连接到PLL电路32以输出PLL电路的时钟信号和再生定时信号到多个定时信号接收电路51上。
所述的接收缓冲器45连接到定时发送部分31的发送缓冲器33上，当时钟信号和定时信号从发送缓冲器33输入时，接收缓冲器45根据该系统的初始化将输入的定时信号施加到定时信号再生器43的一个输入端，并在系统正常工作时将从接收缓冲器45输入的输出定时信号施加到定时信号再生器43的另一输入端。
定时信号再生器43连接到多路器44的一个输出端、接收缓冲器45的一输出端，以及发送缓冲器33的一个输出端，并根据来自多路器44的同步定时信号接收来自接收缓冲器45的时钟信号以产生一个再生的定时信号。
定时信号比较处理器42连接到定时信号再生器43的一个输出端和PLL电路32的另一输入端，用于检测输入定时信号和再生定时信号中的定时误差，并将所检测的定时误差输出到PLL电路32中。
在定时输入信号发生器(未示出)中产生的定时信号被称为“输入定时信号”；被反馈到发送缓冲器33和接收缓冲器45的定时信号被称为“输出定时信号”，由多路器44输出的定时信号被称为“同步定时信号”。这时，根据系统的初始化，输入定时信号变为同步定时信号，反之，在系统正常工作下，输出定时信号变为同步定时信号。
在如上所述的定时信号调整部分中，如果由于装置的误操作导致由输入缓冲器3输出的时钟丢失，或由于噪声的产生导致外部时钟的插入，再生定时信号和输入定时信号会在不同于定时信号再生器43的定时时刻上产生，这样，定时信号比较器42可检测定时误差，并由PLL电路来调整此定时误差。
如果再生定时信号的产生慢于输入定时信号的产生，则PLL电路32会拉紧时钟，如果快的话，会松驰时钟。这一调整会周期性地重复进行，直到再生定时信号与输入定时信号同步时为止。
显然，根据本发明的加倍定时同步系统中的定时信号供给装置可以将输入到定时信号接收电路以产生再生定时信号的定时信号和时钟信号加以反馈，并将再生定时信号与输入定时信号相比较，以检测定时误差并利用PLL电路校正定时误差，由此，即使发生时钟丢失或噪声时钟的加入，也能使输出定时信号与输入定时信号同步。
因此，本发明的定时信号供给装置能将稳定的定时信号提供给定时信号接收电路，从而保证移动通信系统中输入/输出数据的同步。
对本领域专业人员而言，不背离本发明精神的各种改型是显然的，覆盖本发明各种方案以及等价改型由权利要求书体现。

Claims (6)

1.一种双定时同步系统中的定时信号供给装置，其中双定时同步系统具有一定时信号接收电路，其特征在于，所述装置包括：
一定时信号发送部分，用于根据定时误差信号输出时钟信号并将定时信号发送给所述定时信号接收电路；以及
一定时信号调整部分，用于反馈将要输入到所述定时信号接收电路的所述定时信号和时钟信号以输出再生的定时信号，并通过将再生的定时信号与输入定时信号进行比较以输出定时误差信号。
2.如权利要求1所限定的装置，其中，所述定时信号调整部分包括：
一接收缓冲器，用于反馈来自所述定时信号发送部分的时钟信号和定时信号；
一多路器，用于在系统初始运作时输出外部输入定时信号，并在系统处于正常运作时输出来自所述接收缓冲器的定时信号；
一定时信号再生器，用于输入来自所述接收缓冲器的时钟信号以及通过所述多路器的外部输入定时信号或定时信号，并将再生的定时信号输出到定时信号发送部分；以及
一定时信号比较处理器，用于将外部输入定时信号与再生的定时信号进行比较，以将定时误差信号输出到定时信号发送部分。
3.如权利要求2所限定的装置，其中，所述定时信号再生器与所述多路器的一输出端、所述接收缓冲器的一输出端以及定时信号发送部分的发送缓冲器的一输入端相连接，并从所述接收缓冲器接收时钟信号，以根据从所述多路器输入的同步定时信号产生再生的定时信号。
4.如权利要求2所限定的装置，其中，所述定时信号比较处理器与所述定时信号再生器的一输出端及定时信号发送部分的锁相环电路的一输入端相连接，用于检测输入定时信号和再生的定时信号中的定时误差，以把检测出的定时误差输出到所述锁相环电路。
5.如权利要求1所限定的装置，其中，所述定时信号发送部分包括：
与一时钟发生器相连接的锁相环电路，用于根据定时误差信号稳定基准频率中来自时钟发生器的时钟信号；和
与所述锁相环电路相连接的发送缓冲器，用以将所述锁相环电路的时钟信号和再生的定时信号输出到多个定时信号接收电路。
6.如权利要求5所限定的装置，其中，所述发送缓冲器与所述锁相环电路相连接，以把所述锁相环电路的时钟信号和再生的定时信号输出给多个定时信号接收电路。
CNB971221634A 1996-11-21 1997-11-21 双定时同步系统的定时信号供给装置 Expired - Fee Related CN1134205C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR56065/96 1996-11-21
KR1019960056065A KR100188228B1 (ko) 1996-11-21 1996-11-21 이중화된 타이밍 동기시스템의 타이밍 공급회로
KR56065/1996 1996-11-21

Publications (2)

Publication Number Publication Date
CN1189758A CN1189758A (zh) 1998-08-05
CN1134205C true CN1134205C (zh) 2004-01-07

Family

ID=19482899

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971221634A Expired - Fee Related CN1134205C (zh) 1996-11-21 1997-11-21 双定时同步系统的定时信号供给装置

Country Status (3)

Country Link
US (1) US6148009A (zh)
KR (1) KR100188228B1 (zh)
CN (1) CN1134205C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6681272B1 (en) * 1999-10-20 2004-01-20 Applied Micro Circuits Corporation Elastic store circuit with static phase offset
CN101958786B (zh) * 2009-07-16 2014-01-01 中兴通讯股份有限公司 一种产生定时信号的方法和装置
JP6772479B2 (ja) * 2015-04-03 2020-10-21 株式会社デンソー 通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1116466A (zh) * 1993-11-09 1996-02-07 摩托罗拉公司 锁相环同步电路和方法
CN1155359A (zh) * 1994-06-21 1997-07-23 Dsc通讯有限公司 时钟校准和切换的装置和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1262173A (en) * 1986-05-29 1989-10-03 James Angus Mceachern Synchronization of asynchronous data signals
US4928275A (en) * 1989-05-26 1990-05-22 Northern Telecom Limited Synchronization of asynchronous data signals
JPH04286233A (ja) * 1991-03-14 1992-10-12 Nec Corp スタッフ同期回路
US5699391A (en) * 1995-05-31 1997-12-16 Dsc Communications Corporation Digital desynchronizer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1116466A (zh) * 1993-11-09 1996-02-07 摩托罗拉公司 锁相环同步电路和方法
CN1155359A (zh) * 1994-06-21 1997-07-23 Dsc通讯有限公司 时钟校准和切换的装置和方法

Also Published As

Publication number Publication date
US6148009A (en) 2000-11-14
KR19980037327A (ko) 1998-08-05
KR100188228B1 (ko) 1999-06-01
CN1189758A (zh) 1998-08-05

Similar Documents

Publication Publication Date Title
JP4071868B2 (ja) データ伝送装置
US8194652B2 (en) Serializer for generating serial clock based on independent clock source and method for serial data transmission
US6188286B1 (en) Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
US20060187968A1 (en) Method for data communication
JPH08507668A (ja) 直列データ・バス用スキュー除去装置
EP2392104A2 (en) Fault tolerant network utilizing bi-directional point-to-point communications links between nodes
JPH0621932A (ja) 送信機とその動作方法
CN1134205C (zh) 双定时同步系统的定时信号供给装置
CN1324148A (zh) 数字通讯系统中可热插拔主备无抖动切换方法及装置
US5410570A (en) Self synchronizing automatic correlator
US6577649B1 (en) Multiplexer for asynchronous data
US4910755A (en) Regenerator/synchronizer method and apparatus for missing-clock timing messages
CN1516360A (zh) 通信用半导体集成电路及其电池节省方法
JP4199031B2 (ja) 通信レベル検出装置
KR100328757B1 (ko) 전송시스템의 클럭신호 전환에 의한 오류방지 장치
JP3157029B2 (ja) データ受信装置
KR100293941B1 (ko) 데이타전송장치에서의프레임정렬데이타출력회로
KR100255381B1 (ko) 디지탈셀룰라시스템에서사용되는기준클럭공급장치및방법
KR200229125Y1 (ko) 입출력보드에서의 바이트 클럭 발생 장치
JP3031779B2 (ja) 並列スタッフ同期方式
JPH0530068A (ja) 調歩式データ多重化方式
CN116260678A (zh) 一种多机并联载波同步方法及系统
KR100532290B1 (ko) 이동통신 시스템에서 기지국의 동기 장치 및 방법
KR930010778B1 (ko) 데이타 전송회로 장해검지기
NZ517440A (en) Intercommunicating apparatus for duplex processor system capable of detecting failure thereof

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG ELECTRONIC CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG INFORMATION + COMMUNICATIONS LTD.

CP03 Change of name, title or address

Address after: Seoul, South Kerean

Patentee after: LG Electronics Inc.

Address before: Seoul, South Korea

Patentee before: LG Information & Communications, Ltd.

ASS Succession or assignment of patent right

Owner name: LG- NORTEL CO., LTD.

Free format text: FORMER OWNER: LG ELECTRONIC CO., LTD.

Effective date: 20061124

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20061124

Address after: Seoul, South Kerean

Patentee after: LG Nortel Co., Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Electronics Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040107

Termination date: 20101121