JP2001077869A

JP2001077869A - データ受信機

Info

Publication number: JP2001077869A
Application number: JP2000224124A
Authority: JP
Inventors: Benny W H Lai; ベニー・ダブリュー・エイチ・ライ; Tony Lin; トニー・リン; Charles L Wang; チャールズ・エル・ワング
Original assignee: Agilent Technologies Inc
Current assignee: Agilent Technologies Inc
Priority date: 1999-07-30
Filing date: 2000-07-25
Publication date: 2001-03-23
Also published as: GB0017627D0; DE10033143A1; DE10033143B4; US6192093B1; GB2355376B; GB2355376A

Abstract

(57)【要約】【課題】単信構成においてＣＩＭＴ符号化方式を使用
する、高速で信頼性のあるデータ伝送システムにおける
データ受信機を提供すること。【解決手段】データ受信機１２は、デジタル・データ
・ストリームを受信し、前記デジタル・データ・ストリ
ームの連続した部分を解析して、所定のパターンを識別
するためのＣＩＭＴデコーダ１６と、前記受信デジタル
・データにおけるデータの前記所定のパターンの検出に
応じて第１の状態に従って前記ＣＩＭＴデコーダ１６に
前記受信デジタル・データを供給し、かつ前記ＣＩＭＴ
デコーダ１６が前記受信デジタル・データにおけるデー
タの前記所定のパターンの検出に失敗するのに応じて第
２の状態に従って前記ＣＩＭＴデコーダ１６に他のデー
タを供給するためのクロック発生回路１７およびワード
・アラインメント論理回路１８と、を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ伝送システ
ムにおけるデータ受信機に関する。特に、本発明は、高
速でデジタル・データを符号化し、ビット及びフレーム
同期制御を含む平衡シリアル・データ・ストリームを供
給するためのシステムにおけるデータ受信機に関する。

【０００２】

【従来の技術】ポイント間において大量のデータを迅速
に伝送する必要性から、光ファイバ等の超高速通信リン
ク及びそれに関連する電気光学部品が開発されることに
なった。こうした用途の多くでは、伝送前に、データの
シリアル化が必要とされる。

【０００３】当該技術では、データ・ストリームが平衡
になるように、伝送に備えてデータ・ストリームを符号
化することが望ましい。「平衡になる」は、時間が経つ
につれて、データ・ストリームに、等しい数の論理１の
ビット及び論理０のビットが含まれるようになることを
意味している。電気用語では、平衡データ・ストリーム
はＤＣ（直流）成分を有していないが、不平衡データ・
ストリームはＤＣ成分を有している。

【０００４】平衡データは、通信リンクにおけるＡＣ
（交流）結合回路の使用を可能とするものである。ＡＣ
結合回路が使用できない場合、多くの通信リンクは満足
のゆく機能が果たせず、全く機能しないものもある。例
えば、変圧器（ＡＣ結合装置）を用いて、接地ループを
阻止し、コモン・モード信号を低減させることが必要に
なるかもしれない。更に、高速光ファイバ送信機におけ
るレーザ素子は、調整された駆動電流を必要とする。レ
ーザによって平衡データを伝送する場合、平均駆動電流
は、データとは無関係であり、従って、不平衡データを
伝送する場合よりも、調整しやすい。また、光受信機に
おいてＤＣバイアス電流から平衡データを分離すること
も、より容易である。従って、デジタル・データを符号
化して、通信リンクにおいて送信機にデジタル・データ
を供給する前に、結果として得られたデータ・ストリー
ムの平衡がとれるようにする方法が必要とされた。

【０００５】デジタル通信リンクの受信機と入力デジタ
ル信号との同期をとって、その入力デジタル信号からフ
レーム及びビット・タイミング情報を抽出できるように
するといった要求からもう１つの必要性が生じる。ここ
で、このタイミング情報は、実際のデータを回復させる
のに用いられる。こうした同期は、例えば、その教示が
参考までに本明細書において援用されている、米国特許
第４，９２６，４４７号で説明されているような、位相
同期ループ（ＰＬＬ）回路によって実現することが可能
である。

【０００６】また、各種制御信号を受信機に伝達するの
も望ましい。これらの信号は、追加情報を伝送すること
もできるし、あるいは、受信機自体の動作を調整するた
めに使用することもできる。

【０００７】平衡データ・ストリームを得る方法につい
ては、Ｃａｒｔｅｒ，Ｒ．Ｏ．による“Ｌｏｗ−Ｄｉｓ
ｐａｒｉｔｙＢｉｎａｒｙＣｏｄｉｎｇＳｙｓｔ
ｅｍ”，ＥｌｅｃｔｒｏｎｉｃＬｅｔｔｅｒｓ，Ｍａ
ｙ１９６５，Ｖｏｌ．１，Ｎｏ．３，ｐｐ６７−６８
に説明されている。簡単に述べると、必要に応じて、ビ
ット・グループが反転されることによって、通信リンク
で伝送される平均数の論理１のビット及び論理０のビッ
ト間における平衡が維持される。各グループ毎に、イン
ジケータ・ビットが付加され、そのグループが反転形式
で伝送されているか否かが表示される。

【０００８】この方法の改良バージョン及びそれを実施
するための装置については、その教示が参考までに本明
細書に援用されている、米国特許第５，０２２，０５１
号に説明されている。この特許には、各データ・ワード
に対して少ない複数のＭビットを付加することも教示さ
れている。これらの付加ビットは、例えば、データ・ビ
ットが反転されたものであるか否かを表示するために用
いることが可能である。更に、前記ビットは、必ず各ワ
ードの同じ相対位置に生じる「マスタ遷移」を伝達する
ことが可能である。これらのビットは、受信機が入力デ
ータ・ストリームとの同期を確立するために用いられ
る。

【０００９】遷移は、２つの隣接ビットの論理レベルの
変化によって定義される。遷移の極性は、論理０から論
理１への変化のように、正に向かうか、あるいは、負に
向かう。

【００１０】一般に、マスタ遷移は、必ず同じ極性を備
えることが必要とされる。必ず同じ極性を備えるマスタ
遷移を定義するには、２ビットが必要とされる。いずれ
かの極性を備えることが可能なマスタ遷移を生じさせる
ことによって、データ・ストリームの情報内容を増加さ
せることが可能となる。

【００１１】入力信号をチェックして、エラーの有無を
確かめる方法を提供することも望まれていた。これは、
受信機が受信信号におけるエラーの有無の判定に使用す
ることができるような、パリティ・ビット等の追加ビッ
トを伝送することによって実施された。しかしながら、
これらのビットは、一次情報を伝送せず、それらを用い
ると、データの伝送が可能な最高伝送速度が多少劣化す
ることになる。

【００１２】従って、データの符号化によって、高いデ
ータ伝送速度をもたらし、受信機の同期、制御、及びエ
ラー検査を容易にする平衡データ・ストリームが得られ
るようにするための方法が必要とされた。

【００１３】当該技術における要求事項については、そ
の教示が本明細書に参考までに援用されている、１９９
５年８月１日にＨ．Ｔｈｏｍａｓ他に対して発行され
た、“ＤＣ−ＦＲＥＥＬＩＮＥＣＯＤＥＡＮＤ
ＢＩＴＡＮＤＦＲＡＭＥＳＹＮＣＨＲＯＮＩＺＡＴ
ＩＯＮＦＯＲＡＲＢＩＴＲＡＲＹＤＡＴＡＴＲ
ＡＮＳＭＩＳＳＩＯＮ”と題する米国特許第５，４３
８，６２１号（以下、Ｔｈｏｍａｓ特許と言う）に取り
上げられている。Ｔｈｏｍａｓ特許によれば、デジタル
・データを符号化して、高いデータ伝送速度をもたら
し、最小限のデータ伝送速度の低下だけにとどめて、受
信機の同期、制御、及びエラー検査を容易にするような
平衡データ・ストリームが得られるようにするための新
規な方法が提供される。この符号化方式は、“ＣＩＭ
Ｔ”（ＣｏｎｄｉｔｉｏｎａｌＩｎｖｅｒｔＭａｓ
ｔｅｒＴｒａｎｓｉｔｉｏｎ）としても知られてい
る。

【００１４】簡単に、かつ一般的に述べると、Ｔｈｏｍ
ａｓ特許によるＣＩＭＴデータ符号化法には、既に伝送
済みのビットの累積極性を維持すること、データ・ワー
ドと追加ビット・グループを組み合わせることによって
フレームを形成すること、追加ビットの少なくとも１つ
を用いて、フレーム内の固定位置におけるマスタ遷移を
定義すること、および組み合わせられたビットの論理値
を設定して、そのフレームが累積極性とは異なる極性を
備えるようにすることが含まれている。

【００１５】Ｔｈｏｍａｓ他によって開示されているよ
うに、フレームに含まれている論理１のビットが、論理
０のビットより多い場合には、フレームの「極性」は、
ある値（例えば、正）になり、フレームに含まれている
論理１のビットが、論理０のビットより少ない場合に
は、フレームの「極性」は、異なる値（負）になる。フ
レームが備える論理１のビットと論理０のビットの数が
等しい場合、極性は中性とみなされる。同様に、伝送さ
れた論理１のビットの数が、論理０のビットより多い場
合、累積極性は正になり、伝送された論理１のビットの
数が、論理０のビットより少ない場合、累積極性は負に
なり、両方の種類のビットとも、等しい数だけ伝送され
た場合、累積極性は中性になる。

【００１６】Ｔｈｏｍａｓ他の教示の好ましい実施態様
では、もう１つのビットが、しばしば、フラグ・ビット
と呼ばれる「ファントム」・ビットとして、符号化し
て、追加ビットに組み込んで、伝送された。従って、そ
のもう１つのビットが、伝送されるビットに連結されな
かったとしても、その論理値は、追加ビットによって伝
達され、受信機によって回復させることが可能である。
このもう１つのビットは、データ伝送速度を高めるもう
１つのデータ・ビットとして作用することもできるし、
例えば、所定のエラー検査パターンに従って、フレーム
毎にその値を変えることによって、制御またはエラー検
査といった他の目的に使用することも可能である。

【００１７】Ｔｈｏｍａｓは、フレーム極性が、そうし
なければ、累積極性と同じになる場合、データ・ビット
の論理値を反転し、データ・ビットの論理値が反転され
ているか否かを表示するための追加ビットを符号化し
て、フレーム極性を累積極性の逆に設定した。フレーム
極性または累積極性が中性の場合、ビットは、都合に応
じて、反転しても、しなくてもかまわない。

【００１８】代替案では、平衡データ・ストリームを維
持するため、論理値を反転することが必要な場合、フレ
ーム内の全てのビットが反転される。この場合、ビット
が反転されているか否かのインジケータとして、追加ビ
ットの１つの論理レベルを使用することが可能である。

【００１９】他の実施態様では、所定のパターンによる
送信前に、ビット順序の再配列が行われ、受信後に、再
アセンブルされる。その配列順序を知らない無許可の受
信機は、そのデータを再構成することができない。

【００２０】フレームの送信が、マスタ遷移が必ず他の
遷移によって包囲されるように行われるとは限らないの
で、マスタ遷移を定義するビットに隣接したビットの１
つまたは他の１つを、時にはマスタ遷移を定義するビッ
トと同じ値に設定するのが好ましい場合もあった。これ
は、受信機が、こうしたエラーを検出することなく、誤
ってマスタ遷移以外の遷移にロックされた状態のままに
なるのを防止するのに役立つ。

【００２１】データ・ワードに加えて、制御ワード及び
充填ワードを伝送することも可能である。制御ワード
は、必要に応じて、情報または制御信号を伝達すること
になる。充填ワードは、マスタ遷移以外に１つだけ遷移
を有しており、同期を確立するために使用され、その
後、必要があれば、同期を維持するか、再確立するため
に使用される。充填ワードは、極性を検査する必要がな
く、充填ビットの論理値を反転する必要がないように、
平衡がとられるか、または、平衡対の形で使用される。
追加ビットの論理値は、どのタイプのワードが伝送され
ているかを表示し、更に、ワード内のビット、例えば、
制御ワード内の１つ以上のビットを使用して、制御ワー
ドを充填ワードから弁別することが可能である。

【００２２】充填ワードにおけるマスタ遷移は、一般に
は、必ず同じ極性であった。このため、受信機の同期が
容易であった。同期がとれると、同期の維持は、いずれ
かの極性のマスタ遷移で十分であった。

【００２３】

【発明が解決しようとする課題】Ｔｈｏｍａｓ他は、デ
ータ伝送速度を高め、受信機の同期及び制御、及びエラ
ー検査を容易にする平衡データ・ストリームが得られる
ように、データを符号化する方法に対する当該技術にお
ける要求にかなりの取り組みを行ったが、この分野にお
ける更なる改良が依然として必要とされている。特に、
Ｔｈｏｍａｓ他の教示を単信構成において利用するこ
と、すなわち、送信元と宛先との間におけるハンドシェ
ークを不要にすることが必要とされてきた。単信構成の
場合、Ｔｈｏｍａｓ他の教示に従って構成された受信機
では、マスタ遷移、すなわち、受信信号の累積極性があ
る状態から別の状態に変化するポイントを見つけること
は困難である。

【００２４】従って、本発明は、単信構成においてＣＩ
ＭＴ符号化方式を使用する、高速で信頼性のあるデータ
伝送システムにおけるデータ受信機を提供することを目
的としている。

【００２５】

【課題を解決するための手段】この目的は、本発明のデ
ータ受信機によって達成される。概略的には、本発明の
受信機は、デジタル・データ・ストリームを受信し、そ
の連続した部分を解析して、データの所定のパターンを
識別するように構成されている。該受信機は、データの
所定のパターンの検出に応答じて、受信したデジタル・
データを出力し、また、データの所定のパターンの検出
の失敗に応じて、他のデータを出力する。

【００２６】実施態様では、デジタル・データ・ストリ
ームは、ＣＩＭＴ符号化単信データとして伝送される。
受信機には、入力データを解析して、コード・フィール
ドを識別するＣＩＭＴデコーダが含まれている。受信機
は、ローカル・クロックを使用して、受信データ・スト
リームの連続した部分及びワード・アラインメント論理
を解析して、コード・フィールドを識別する。

【００２７】最良の態様では、本発明の教示は、ＣＩＭ
Ｔ符号化データ・ストリームと共に、時間スクランブル
をかけたフラグ・ビットを伝送する、ＣＩＭＴエンコー
ダを備えた通信システムにおいて実施される。受信機
は、フラグ・ビットにスクランブル解除を施し、それを
使用して、静的データの存在する場合、そのコード・フ
ィールドを検出する。

【００２８】

【発明の実施の形態】ここでは、特定の用途のための実
施態様に関して本発明の説明を行うが、もちろん、本発
明はそれに限定されるものではない。当業者であって、
ここでの教示を使用し得る者であれば、その範囲内にお
ける追加の変形、用途、及び実施態様、更に、本発明が
大いに有用となる追加の分野が明らかになるであろう。

【００２９】上述のように、単信構成においては、Ｔｈ
ｏｍａｓ他に対する上述の特許に開示されたＣＩＭＴ符
号化方式を利用する必要がある。ＧＬｉｎｋＣｈｉｐ
Ｓｅｔの導入以来、多くの顧客が、送信元ノードと宛
先ノードとの間でハンド・シェイクの必要のない単信構
成で、そのチップを使用してきた。ＣＩＭＴは、本来、
純粋な単信動作に有効に作用するように設定されていな
いので、静的データがリンクによって送信される場合
に、主として、先頭ワードのアラインメントに関して、
問題が生じる場合があった。リンクが、結局、ランダム
・データを送信すると、リンクは回復し、適正なワード
・アラインメントが達成されることになる。

【００３０】本発明は、静的データが単信構成で送信さ
れる場合に、ワードのミスアラインメントを防ぐ、ＣＩ
ＭＴデータ送信及び受信のためのシステムにおけるデー
タ受信機である。更に、詳細には後述するように、本発
明によれば、先行技術によって必要とされた余分な水晶
発振器を排除する、ワード・アラインメント論理が得ら
れる。

【００３１】ＧＬｉｎｋチップ・セットのデータ・シー
ト（後掲）には、ＣＩＭＴ符号化が十分に詳細に示され
ている。データ・フィールドまたは「ワード・フィール
ド」は、データ、制御、または充填ワードを含むことが
可能なフィールドである。フレームは、「ワード」と呼
ばれる。

【００３２】要するに、ＣＩＭＴは以下のように作用す
る。送信機は、ユーザから１６または２０ビット幅のワ
ードを受け取って、シリアル化し、条件に基づいてこの
ワードを反転して、ＤＣ平衡を維持する。このワード・
フィールドの後に、そのワードが反転されたか否かを指
定する、４ビット・コードが付加される。更に、コード
・フィールド内で、フラグ・ビットが符号化される。ワ
ード・フィールドは、データ・ワード、制御ワード、ま
たは充填ワードとして指定することが可能である。受信
機は、周波数取得及びワード・アラインメントに、充填
ワードを利用する。他の非割り当て状態の４ビット・コ
ード・フィールドは、エラーとしてマッピングされる。
シリアル化データ（１６ビット・モードの場合）は、以
下に示すとおりである。

【００３３】

【表１】

【００３４】ビットｃ１及びｃ２は、必ず逆であり、マ
スタ遷移をもたらす。

【００３５】受信機の状態マシンは、検出されたエラー
をモニタし、リンクの状況を判定する。このシステム
は、フル・ハンド・シェイク式二重リンクとして意図さ
れたものである。

【００３６】本発明は、連続したデータを用いた単信通
信を容易にするために開発されたものである。より詳細
には後述するように、単信構成の場合、送信元Ｔｘは、
充填ワードの送信を必要とせずに、連続して、データ・
ワードまたは制御ワードを送っている。従って、受信機
は、周波数取得のため、代替入力として充填ワード伝送
速度の局部発振器を必要とする。状態マシン出力は、２
５６サイクルにわたってエラーなしで、この局部発振周
波数と遠隔データ・ストリームの間でトグルする。アク
ティブ入力が遠隔データ・ストリームになると、ワード
・アラインメントがランダムになる。従って、状態マシ
ンは、非割り当て状態のエラー検出だけに依存して、適
正なワード境界が見つかったか否かを判定する。２つの
連続したエラーを検出すると、状態マシンは、再び、ロ
ーカル・クロックとしてアクティブ入力を選択する。ロ
ーカル・クロックにロックすると、エラーのないコード
・フィールドが得られるので、状態マシンは、再びトグ
ルして、遠隔データ・ストリームに戻る。このプロセス
は、ワード境界が見つかるまで繰り返される。これに必
要とされるのは、ワード伝送速度ローカル・クロック
が、位相とのウォーク・オフを保証するため、遠隔クロ
ックからわずかにずれていなければならないということ
である。これは、ワード伝送速度と同じ周波数の、独立
した局部水晶発振器によって最も良好に実現される。

【００３７】より詳細には後述するように、本教示に基
づく単信モードによるＧＬＩＮＫＣＩＭＴ伝送では、下
記のような問題に遭遇した。

【００３８】１．静的コード伝送時、静的コードには、
リーガル・コード・フィールドの複数ニブルが含まれて
いる可能性があるので、状態マシンがだまされて、偽ワ
ード境界を見つけることになる可能性があった。この状
況は、ＣＩＭＴコードに組み込まれたフラグ・ビット・
トグル機能によって改善される。ユーザがフラグ・ビッ
トを使用しない場合、フラグ・ビットは、オルタネーシ
ョンに設定される。受信機は、このオルタネーションを
捜して、正確なオルタネーションが破綻したときは必ず
エラーを報告する。

【００３９】２．しかしながら、この方法では、ユーザ
によるフラグ・ビットの使用が妨げられることになる。
更に、受信機が、有効コード・フィールドに似た静的ワ
ードにワード・ロックしたが、フラグ・ビットのオルタ
ネーションを検出しなかった場合には、１ワードおきに
エラーが表示され、２つの連続したエラーは観測され
ず、状態マシンはリセットしない。

【００４０】３．フラグ・ビットのオルタネーション
が、データ・ワードだけに適用され、制御ワードにも、
充填ワードにも適用されない。

【００４１】４．周波数がわずかにずれるが、あまりに
大きくずれることはないような、独立した水晶発振器が
必要になる。すなわち、ユーザは、追加部品を追加し
て、システム・クロックからわずかにずれたクロックが
得られるようにしなければならない。この結果、周波数
が混合され、それによって、基板の性能が影響を受ける
可能性がある。

【００４２】より詳細には後述するように、最良の態様
では、これらの追加関心事は、フラグ・ビットに時間ス
クランブルをかけることによって対処される。本教示に
よれば、フラグ・ビットは、送信器においてスクランブ
ルがかけられ、受信機においてスクランブル解除され
る。従って、Ｔｘの入力における静的フラグ・ビットに
よって、十分な時間間隔にわたってトグルされているこ
とになる、新たなフラグ・ビット（これをｆｌａｇ’と
呼ぶ）が生じることになる。受信機のエラー検出システ
ムは、３２ワードの最小間隔にわたるこのトグルを検出
し、リーガルな静的コード・フィールドに遭遇すると、
新たな境界の探索を要求するようにセット・アップされ
ている。本発明の方法によれば、ユーザは、フラグ・ビ
ットを制御することも可能になる。

【００４３】遠隔であっても、スクランブルを解明する
ことは可能なので、スクランブルのランダム性によっ
て、所定の間隔にわたるトグルの可能性が決まる。実施
態様では、スクランブル技術は、現在のフラグ・ビット
と、第２及び第３のスクランブルのかかった先行フラグ
・ビット、及び、先行反転ビットとのＸＯＲになるよう
に選択されている。反転機能は、ワード・フィールドの
ランダム性、並びに、送信されるビットの履歴によって
左右されるので、この反転ビットによって、特別レベル
のランダム性が付加される。

【００４４】フラグ・ビットにスクランブルをかけるこ
とによって、単信伝送における優れた保護が可能にな
る。しかしながら、フラグ・ビットは、データ・モード
においてしか使用可能ではなく、従来のＣＩＭＴ符号化
方式では、ワード・フィールドが制御ワードまたは充填
ワードの場合、フラグ・ビットは定義されない。

【００４５】本発明の他の新規な態様は、下記の従来使
用されなかったコードが、今では、強化モードにおける
制御ワード及び充填ワードのためのフラグ・ビットにマ
ッピングされるということである。

【００４６】

【表２】

【００４７】この符号化方式では、潜在的な（ｗ１４
ｗ１５ｃ０ｃ１）の誤ったロック問題が解決され、
その結果、静的データに関して、フラグ情報も静的とす
ることが可能になる。これによって、制御ワードに関す
るデータ・ビットのシフトに起因する複雑さも解消され
る。

【００４８】最良の態様では、（ＸＯＲ）ビットｗ０
は、Ｔｘにおいて、スクランブルのかかった先行フラグ
・ビットによって選択的に反転される。スクランブルの
ランダム性によって、２つの連続したワードに関して、
マスタ遷移が排除されるので、Ｒｘビット・ロック論理
回路にスリップが生じる。次に、Ｒｘにおいて、ｗ０が
スクランブル解除され、反転解除される。

【００４９】Ｔｘにおいてｗ０をランダム化するこの方
法によって、Ｒｘは、やはり、先行フラグ及び反転ビッ
トを知っているので、もとのｗ０を簡単に復号化するこ
とが可能になる。

【００５０】上述の単信動作に関する外部水晶発振器の
問題に対処するため、最良の態様では、本発明は、新規
のワード・アラインメント・システム及び方法を提供し
ている。これは、下記の実施態様において、適正なワー
ド・アラインメントが達成されなかった場合に、スリッ
プ要求を出す状態マシンと、各スリップ要求毎に、１ビ
ットずつスリップさせるクロック発生器によって実現さ
れる。この方法によって、ワード・アラインメント・プ
ロセスに組み込まれる意図的ウォーク・オフが保証され
るので、ワード伝送速度クロックと周波数がわずかにず
れている外部基準クロックが不要になる。

【００５１】Ｒｘクロック発生器は、ワード・アライン
メント状態マシンからのスリップ要求信号を処理する。
要求毎に、１ビットのスリップだけしか許されないの
で、クロック発生器は、その通常動作に復帰しなければ
ならない。事実上、１クロック・サイクルは、ビット伝
送速度クロックからマスキングされるので、ビット伝送
速度クロックに対するワード・アラインメントに１ビッ
トのスリップが生じることになる。このスリップは、次
のワードの開始前に生じなければならない。

【００５２】次に、本発明の有益な教示を開示するた
め、添付の図面を参照しながら、実施態様及び典型的な
応用例の説明を行うことにする。

【００５３】図１は、先行技術による単信法ＩＩＩの構
成におけるＨＤＭＰ−１０２２／２４ＧＬｉｎｋチップ
・セットの使用を例示する図である。Ｔｘ（ＨＤＭＰ−
１０２２）２は、パラレル・ワード２１及びフラグ・ビ
ット２５を受け取って、ＣＩＭＴ符号化を施し、シリア
ル・データ・ストリーム７を形成する。Ｒｘ（ＨＤＭＰ
−１０２４）３は、このシリアル・データ・ストリーム
７を復号化して、パラレル・ワード３１及びフラグ・ビ
ット３６を形成する。内部ＰＬＬ及びクロック及びデー
タ回復回路要素は、図示されていないが、付属のデータ
・シートにかなり詳細な説明がある。単信構において、
Ｔｘ２は、データ・ワードを送るが、充填ワードは送ら
ない。Ｒｘ３が適正なワード・アラインメントをとるた
めに、ローカル・クロックｆｃｋ２（２８）が、Ｒｘ３
に対する代替入力として用いられる。入力マルチプレク
サ５は、Ｒｘ３に組み込まれており、その選択入力（デ
ータ・シートにおけるＬＯＯＰＥＮ）が、状態マシン４
の出力ＳＴＡＴ１に接続される。

【００５４】図２は、図１の状態マシンの動作を例示す
る状態図である。状態１（２４）において、マルチプレ
クサ５は、任意のワード・アラインメントがとれるよう
にして、シリアル・データ７側にスイッチされる。検出
されたコード・フィールドが真のコード・フィールドで
ない場合、ランダム・データによって、状態マシンにエ
ラーを検出させる。２つの連続したエラーが生じると、
状態マシンは、状態０（２３）に変化し、入力をデータ
・ストリーム７からローカル・クロックｆｃｋ２（２
８）に強制的にスイッチする。このローカル・クロック
ｆｃｋ２（２８）は、ｆｃｋ１（３０）と同じ中心周波
数になるようにセット・アップされているが、それらは
同期していないので、２つの位相間に位相のウォーク・
オフが生じる。入力がｆｃｋ２（２８）にスイッチされ
ると、内部ＰＬＬが、ｆｃｋ２の立ち上がりエッジによ
ってエミュレートされるマスタ遷移にロックし、状態マ
シン４は、２５６のエラーのないサイクル後、状態１
（２４）にリセットされ、これによって、入力がスイッ
チされて、データ・ストリーム７に戻され、新たな任意
のワード・アラインメントが得られる。このプロセス
は、最終的に真の制御フィールドを検出するまで、反復
される。

【００５５】単信モードにおけるこのワード同期法は、
ワード・フィールドにおける送出データが、最終的に２
つの連続したエラーで状態マシンをトリガすることにな
るという仮定に依存している。しかしながら、ワード・
フィールドのデータが静的である場合、これらの静的ビ
ットが、リーガル・コード・フィールド値をエミュレー
トする可能性があり、従って、エラーとして検出されな
くなるので、その仮定はもはや当てはまらなくなる。ま
た、アラインメント・プロセスは、ｆｃｋ１と同期しな
いことが要求されるが、それにもかかわらず、周波数が
あまりずれすぎないことが要求される、ローカル・クロ
ックｆｃｋ２の位相ウォーク・オフに依存している。こ
の要求によって、このクロックは定量化が困難になっ
た。このわずかにずれたｆｃｋ１クロックの存在によっ
て、基板設計及びレイアウトにおいて望ましくない周波
数混合が生じる可能性がある。

【００５６】図３は、本発明の教示を取り入れた通信シ
ステムのブロック図である。このシステム１０には、送
信機１１と、１つ以上の受信機１２が含まれている。送
信機１１には、バス２１のパラレル・入力データ及びラ
イン２６のスクランブルのかかったフラグ（ｆｌａ
ｇ’）を受信するＣＩＭＴエンコーダ１３が含まれてい
る。スクランブルのかかったフラグは、より詳細には後
述する、ライン２５のフラグ・ビット及びライン２０の
ＣＩＭＴエンコーダ１３からの反転信号“ｉｎｖ”を受
信する、時間スクランブル回路（スクランブラ）１４に
よって供給される。クロック発生回路１５は、ライン３
０のクロック入力“ｆｃｋ１”を受信し、ＣＩＭＴエン
コーダ１３にクロック信号を出力する。

【００５７】最良の態様では、ＣＩＭＴエンコーダ１３
は、その教示が参考までに本明細書に援用されている、
上述のＴｈｏｍａｓ特許の教示に従って実現される。ヒ
ューレット・パッカード・カンパニーによって提供さ
れ、本明細書で援用されている、ＬｏｗＣｏｓｔＧ
ｉｇａｂｉｔＲａｔｅＴｒａｎｓｍｉｔ／Ｒｅｃｅ
ｉｖｅＣｈｉｐＳｅｔｗｉｔｈＴＴＬＩ／Ｏ
ｓと題されたデータ・シートも参照されたい。このデー
タ・シートには、本教示を取り入れている、ＨＤＭＰ−
１０２２送信機及びＨＤＭＰ−１０２４受信機の使用に
関する有用な情報が開示されている。

【００５８】実施態様では、送信機は、チャネルまたは
リンク２７を介して、データ受信機１２にＣＩＭＴシリ
アル・データを送信する。当業者には明らかなように、
データは複信モードまたは単信モードで伝送することが
可能である。しかしながら、本発明は、単信モード・デ
ータのＣＩＭＴ伝送に関連した先行技術における問題点
を解決するために応用されるので、実施態様は、単信モ
ード・データ伝送に関して説明することとする。

【００５９】データ受信機１２には、上述のように、参
考までに本明細書に援用されているＴｈｏｍａｓ他の教
示、及び、本明細書に援用されているデータ・シートに
従って実現されるＣＩＭＴデコーダ１６が含まれてい
る。ＣＩＭＴデコーダ１６は、クロック発生回路１７か
らクロック入力を受信する。クロック発生回路１７は、
ワード・アラインメント論理回路１８によって駆動され
る。より詳細には後述するように、本教示によれば、ワ
ード・アラインメント論理回路１８によって、ＣＩＭＴ
デコーダ１６は、受信したシリアル・デジタル・データ
・ストリームの連続部分を解析し、有効コード・フィー
ルドにロックする。ＣＩＭＴデコーダ１６は、受信した
シリアル・データにロックすると、ＣＩＭＴ復号化パラ
レル・データ３１を出力する。復号化には、選択的ビッ
ト反転が必要とされる。このために生成される「反転」
信号は、ライン３４で受信したスクランブルのかかった
フラグ信号ｆｌａｇ’と共に、時間デスクランブル回路
（デスクランブラ）１９に入力される（ライン３２
で）。より詳細には後述するように、時間デスクランブ
ラ１９が、スクランブル解除したフラグ信号をライン３
６に出力する。

【００６０】受信データ・ストリームのワード同期が損
なわれると、ランダム・データによって、ＣＩＭＴデコ
ーダが、ライン３８でワード・アラインメント論理回路
１８に対してエラー信号を出力することになる。２つの
連続したエラーが生じると、ワード・アラインメント論
理回路１８は、ライン４０でクロック発生回路１７に対
してスリップ信号を出力する。このスリップ信号によっ
て、ＣＩＭＴデコーダ１６は、１ビット以上オフセット
した検査済み部分と等しい幅を有する受信データの次の
隣接部分を検査する。

【００６１】ワード・アラインメント論理回路１８は、
入力として、コード・フィールド・デコーダのｅｒｒｏ
ｒ出力３８及びｆｌａｇ’出力３４と、クロック発生ブ
ロックによって分割された長い繰り返しパルスである、
時間基準パルスｔｍｂ６４、ｔｍｂ２５６を受信する。
ｔｍｂ６４（２８）は、６４で割ったワード伝送速度基
準クロックであり、ｔｍｂ２５６（２９）は、２５６で
割ったワード伝送速度基準クロックである。強化された
単信モードが使用中の場合、スクランブルのかかったフ
ラグ・ビットも検査され、ｔｍｂ６４パルス内にトグル
するか確かめられる。ｔｍｂ６４パルスは、検査子とし
て作用し、３２ワード長の検査時間中に、スクランブル
のかかったフラグ・ビットに少なくとも１つの遷移を発
見しなければならない。フラグのトグルが失敗すると、
クロック発生器に対して、スリップ要求も出される。

【００６２】ｔｍｂ２５６検査パルスは、連続した１２
８ワードの時間スパンにわたってスリップ要求の欠如を
検査する。これが生じると、正しいワード・アラインメ
ントが実現し、リンク・レディ（ＬＮＫＲＤＹ）出力が
送り出される。フラグ検査パルスｔｍｂ６４は、完全に
リンク・レディ検査パルスｔｍｂ２５６内にあるので、
リンク・レディ検査パルスは、フラグ・トグル検査中に
高になることはできない。

【００６３】

【表３】

【００６４】ワード・アラインメント論理回路１８は、
組み合わせ論理回路によって、または、マイクロプロセ
ッサと共にソフトウェアによって実現することが可能で
ある。

【００６５】図４は、本発明の教示に従って実現された
受信機のワード・アラインメント論理回路の動作を示す
流れ図である。ステップ５２において、システムは、２
つの連続したエラーまたはスクランブル解除された静的
ｆｌａｇ’ビットの有無を検査する。これらの条件のい
ずれかが「真」の場合、ステップ５４において、システ
ムは、スリップ・ビットを発生し、上述のステップ５２
に戻る。

【００６６】これらの条件のいずれも真でない場合、ス
テップ５６において、「無エラー」・カウントがインク
リメントされ、ステップ５８において、このカウントが
しきい値（例えば、１２８）と比較される。無エラー・
カウントしきい値以下であれば、システムは、ループを
辿って、ステップ５２に戻り、さもなければ、ステップ
６０において、リンク・レディ信号が高にセットされ
る。

【００６７】静的データ・ワードが伝送される場合、Ｃ
ＩＭＴデコーダ１６は、静的データを有効コード・フィ
ールドと誤解釈する可能性がある。この潜在的問題に対
処するため、本発明の教示によれば、送信機１１におい
てフラグにスクランブルがかけられ、データ受信機１２
においてそのスクランブル解除が行われる。

【００６８】図５は、本発明のデータ送信機に利用され
るフラグ・スクランブラ１４の概略図である。フラグ信
号は、ライン２５で受信され、ある多項式に基づいてス
クランブルがかけられる。実施態様では、フラグ信号
は、下記の多項式によって時間スクランブルがかけられ
る。

【００６９】

【数１】

【００７０】このスクランブル処理は、多数のＤフリッ
プ・フロップ６８、８４、８６及び９０と排他的ＯＲ
（ＸＯＲ）ゲート６４、７４及び７８を備えたスクラン
ブル回路によって行われる。図５及び６における“ｆｗ
ｄ”は、ワード伝送速度クロックである。

【００７１】図６は、本発明のデータ受信機に利用され
る時間デスクランブラ１９の概略図である。デスクラン
ブラは、下記の多項式によって示されるように、スクラ
ンブラ１４によって利用される多項式を実行するように
設計されている。

【００７２】

【数２】

【００７３】従って、デスクランブラ１９には、複数の
Ｄフリップ・フロップ９６、９８、１０４及び１１０
と、多数のＸＯＲゲート１０８、１１６及び１２２が含
まれている。

【００７４】当業者には明らかなように、本発明の教示
は、特定のスクランブル及びデスクランブル・アルゴリ
ズムに限定されない。特定の用途の要求に従って、任意
の適当なアルゴリズムを実行することが可能である。

【００７５】本明細書では、特定の用途に関する特定の
実施態様に関連して、本発明の説明を行ってきた。当業
者であって、本教示を利用できる者であれば、その範囲
内において更なる変形、応用例及び実施態様が明らかに
なるであろう。

【００７６】従って、前記の請求項によって、本発明の
範囲内における任意の、全てのこうした応用例、変形及
び実施態様が包含されるように意図されている。

【００７７】以下に、本発明の実施の形態を要約する。１．デジタル・データ・ストリームを受信し、前記デジ
タル・データ・ストリームの連続した部分を解析して、
所定のパターンを識別するための第１の回路（１６）
と、前記受信デジタル・データにおけるデータの前記所
定のパターンの検出に応じて第１の状態に従って前記第
１の回路（１６）に前記受信デジタル・データを供給
し、かつ前記第１の回路（１６）が前記受信デジタル・
データにおけるデータの前記所定のパターンの検出に失
敗するのに応じて第２の状態に従って前記第１の回路
（１６）に他のデータを供給するための第２の回路（１
７、１８）と、を備えてなることを特徴とするデータ受
信機（１２）。

【００７８】２．前記デジタル・データ・ストリームが
単信データとして伝送されることを特徴とする上記１に
記載のデータ受信機（１２）。

【００７９】３．前記所定のパターンがマスタ遷移であ
ることを特徴とする上記１に記載のデータ受信機（１
２）。

【００８０】４．前記第１の回路（１６）がデコーダで
あることを特徴とする上記１に記載のデータ受信機（１
２）。

【００８１】５．前記第１の回路（１６）がＣＩＭＴデ
コーダであることを特徴とする上記４に記載のデータ受
信機（１２）。

【００８２】６．前記デジタル・データがＣＩＭＴエン
コーダ（１３）によって伝送されることを特徴とする上
記５に記載のデータ受信機（１２）。

【００８３】７．前記エンコーダ（１３）によってフラ
グ・ビットが伝送されることを特徴とする上記６に記載
のデータ受信機（１２）。

【００８４】８．前記エンコーダ（１３）は、前記フラ
グ・ビットにスクランブルをかける回路（１４）を有し
ており、前記受信機（１２）は、前記フラグ・ビットを
受信してスクランブル解除し、スクランブル解除された
フラグ・ビットを得るための回路（１９）を有している
ことを特徴とする上記７に記載のデータ受信機（１
２）。

【００８５】９．前記第２の回路（１７、１８）が、更
に、前記フラグ・ビットにおけるデータの所定のパター
ンの検出に応答じて第１の状態に従って前記第１の回路
（１６）に前記受信デジタル・データを供給し、かつ前
記第１の回路（１６）が前記フラグ・ビットにおけるデ
ータの前記所定のパターンの検出に失敗するのに応答じ
て第２の状態に従って前記第１の回路（１６）に他のデ
ータを供給することを特徴とする上記８に記載のデータ
受信機（１２）。

【００８６】１０．前記第２の回路（１７、１８）が、
更に、前記受信デジタル・データにおけるデータの前記
所定のパターンの検出または動的フラグ・ビットの検出
に応答じて第１の状態に従って前記第１の回路（１６）
に前記受信デジタル・データを供給し、かつ前記第１の
回路（１６）が前記受信デジタル・データにおけるデー
タの前記所定のパターンの検出に失敗するのに応答じて
または静的フラグ・ビットの検出に応答じて第２の状態
に従って前記第１の回路（１６）に他のデータを供給す
ることを特徴とする上記９に記載のデータ受信機（１
２）。

【００８７】１１．前記フラグ・ビットに時間スクラン
ブルがかけられることを特徴とする上記１０に記載のデ
ータ受信機（１２）。

【００８８】１２．前記エンコーダ（１３）がパラレル
／シリアル・エンコーダであることを特徴とする上記６
に記載のデータ受信機（１２）。

【００８９】１３．前記第１の回路（１６）がシリアル
／パラレル・デコーダであることを特徴とする上記１２
に記載のデータ受信機（１２）。

【００９０】１４．前記第２の回路（１７、１８）がワ
ード・アラインメント論理回路であることを特徴とする
上記１に記載のデータ受信機（１２）。

【００９１】１５．前記第２の回路（１７、１８）が状
態マシンであることを特徴とする上記１に記載のデータ
受信機（１２）。

【００９２】

【発明の効果】上述の説明から明らかなように、本発明
によれば、単信構成においてＣＩＭＴ符号化方式を使用
する、高速で信頼性のあるデータ伝送システムにおける
データ受信機を提供することができる。

【図面の簡単な説明】

【図１】先行技術による単信法ＩＩＩの構成におけるＨ
ＤＭＰ−１０２２／２４ＧＬｉｎｋチップ・セットの使
用を例示するブロック図である。

【図２】図１の状態マシンの動作を例示する状態図であ
る。

【図３】本発明の教示を取り入れた通信システムのブロ
ック図である。

【図４】本発明の教示に従って実現された受信機のワー
ド・アラインメント論理回路の動作を示す流れ図であ
る。

【図５】本発明のデータ送信機に利用されるフラグ・ス
クランブラ１４の概略図である。

【図６】本発明のデータ受信機に利用される時間デスク
ランブラ１９の概略図である。

【符号の説明】

１２データ受信機１３ＣＩＭＴエンコーダ１４スクランブル回路１６ＣＩＭＴデコーダ（第１の回路）１７クロック発生回路（第２の回路）１８ワード・アラインメント論理回路（第２の回路）１９デスクランブル回路

───────────────────────────────────────────────────── フロントページの続き (71)出願人 399117121 395 ＰａｇｅＭｉｌｌＲｏａｄＰａｌｏＡｌｔｏ，ＣａｌｉｆｏｒｎｉａＵ．Ｓ．Ａ. (72)発明者トニー・リンアメリカ合衆国カリフォルニア州，ラ・ミラダ，アパートメント・ナンバー１，ステージ・ロード 14561 (72)発明者チャールズ・エル・ワングアメリカ合衆国カリフォルニア州，サン・ジョセ，ブライアリーフ・サークル 1235

Claims

【特許請求の範囲】

【請求項１】デジタル・データ・ストリームを受信
し、前記デジタル・データ・ストリームの連続した部分
を解析して、所定のパターンを識別するための第１の回
路（１６）と、前記受信デジタル・データにおけるデータの前記所定の
パターンの検出に応じて第１の状態に従って前記第１の
回路（１６）に前記受信デジタル・データを供給し、か
つ前記第１の回路（１６）が前記受信デジタル・データ
におけるデータの前記所定のパターンの検出に失敗する
のに応じて第２の状態に従って前記第１の回路（１６）
に他のデータを供給するための第２の回路（１７、１
８）と、を備えてなることを特徴とするデータ受信機
（１２）。