CN108351854A - 用于mipi csi-2 c-phy的交替伪随机二进制序列种子 - Google Patents

用于mipi csi-2 c-phy的交替伪随机二进制序列种子 Download PDF

Info

Publication number
CN108351854A
CN108351854A CN201680061365.2A CN201680061365A CN108351854A CN 108351854 A CN108351854 A CN 108351854A CN 201680061365 A CN201680061365 A CN 201680061365A CN 108351854 A CN108351854 A CN 108351854A
Authority
CN
China
Prior art keywords
synchronization character
word
packet header
prbs
grouping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680061365.2A
Other languages
English (en)
Inventor
S·森戈库
G·A·威利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN108351854A publication Critical patent/CN108351854A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

描述了支持数据通信接口的多模式操作的系统、方法和装置。一种方法包括：在接收到第一同步字之后用第一伪随机二进制序列(PRBS)种子字来初始化加扰器，第一同步字居于第一分组前面；使用该加扰器和第一PRBS种子字来加扰第一分组中居于第一同步字后面的分组报头的第一副本；在加扰该分组报头的第一副本之后用第二PRBS种子字来初始化该加扰器，第二同步字居于第一分组中的该分组报头的第一副本后面；使用该加扰器和第二PRBS种子字来加扰第一分组中居于第二同步字后面的该分组报头的第二副本。

Description

用于MIPI CSI-2 C-PHY的交替伪随机二进制序列种子
相关申请的交叉引用
本申请要求于2015年10月22日在美国专利局提交的美国临时申请S/N.62/245,148、于2016年8月22日在美国专利局提交的美国临时申请S/N.62/377,876、于2016年8月29日在美国专利局提交的美国临时申请S/N.62/380,841、以及于2016年8月31日在美国专利局提交的美国非临时申请No.15/253,020的权益，这些申请的全部内容通过援引且出于所有适用目的被纳入于此。
技术领域
至少一个方面一般涉及数据通信接口，尤其涉及能配置成用于在集成电路设备之间进行通信的数据通信接口。
背景技术
移动设备(诸如蜂窝电话)的制造商可从各种来源(包括不同制造商)获得移动设备的各组件。例如，蜂窝电话中的应用处理器可从第一制造商获得，而蜂窝电话的显示器可从第二制造商获得。此外，定义了用于将移动设备的某些组件互连的多个标准。例如，存在多种类型的接口被定义为用于移动设备的应用处理器与显示器和相机组件之间的通信。一些组件采用遵循由移动行业处理器接口(MIPI)联盟所规定的一种或多种标准的接口。例如，MIPI联盟定义了用于相机串行接口(CSI)和显示器串行接口(DSI)的协议。
MIPI CSI-2和MIPI DSI或DSI-2标准定义了相机与应用处理器之间、或者应用处理器与显示器之间的有线接口。这些应用中的每一个应用中的低等级物理层(PHY)接口可以是MIPI C-PHY或MIPI D-PHY。通信的高速模式和低功率模式被定义以用于MIPI C-PHY或MIPI D-PHY。MIPI C-PHY高速模式使用在3导线链路上以不同相位传送的低电压多相信号。MIPI D-PHY高速模式使用多个2导线来携带低电压差分信号。MIPI C-PHY和MIPI D-PHY的低功率模式提供了比高速模式低的速率并且以较高电压传送信号，其中高速信号不能由被配置用于低功率操作的接收机检测到。
随着设备技术的改进，可在设备以较低电压电平操作时获得较高数据率和较低功耗。增大的数据率和减小的电压可导致对电磁干扰以及其他干扰源的敏感性增加。存在改进MIPI C-PHY和MIPI D-PHY接口以利用技术改进来在增大数据率的同时维持链路可靠性的现行需求。
概述
本公开的某些方面涉及提供使得能够使用至少两个种子码来加扰分组的系统、方法和装备(装置)，其中不同种子码被用于单个分组的一对重复分组报头。根据本文所描述的某些方面，两个或更多个集成电路(IC)设备可共处于电子装置中并且通过一条或多条数据链路通信地耦合，该一条或多条数据链路可使用多个接口标准中的一个来配置。
在本公开的一方面，一种用于加扰要在多导线转变编码接口上传送的分组的方法可由这些IC设备中的一者来执行。该方法可包括：在接收到第一同步字之后用第一伪随机二进制序列(PRBS)种子字来初始化加扰器，第一同步字居于第一分组前面；使用该加扰器和第一PRBS种子字来加扰第一分组中居于第一同步字后面的分组报头的第一副本；在加扰该分组报头的第一副本之后用第二PRBS种子字来初始化该加扰器，第二同步字居于第一分组中的该分组报头的第一副本后面；使用该加扰器和第二PRBS种子字来加扰第一分组中居于第二同步字后面的该分组报头的第二副本。
在本公开的一方面，一种装置具有：物理接口，其被配置成用于通过多导线转变编码接口进行通信；加扰器；以及处理器。该处理器可被配置成：在接收到第一同步字之后用第一PRBS种子字来初始化加扰器，第一同步字居于第一分组前面；使该加扰器使用第一PRBS种子字来加扰第一分组中居于第一同步字后面的分组报头的第一副本；在加扰该分组报头的第一副本之后用第二PRBS种子字来初始化该加扰器，第二同步字居于第一分组中的该分组报头的第一副本后面；使该加扰器使用第二PRBS种子字来加扰第一分组中居于第二同步字后面的该分组报头的第二副本。
在本公开的一方面，一种处理器可读存储介质包括用于以下操作的代码：在接收到第一同步字之后用第一PRBS种子字来初始化加扰器，第一同步字居于第一分组前面；使用该加扰器和第一PRBS种子字来加扰第一分组中居于第一同步字后面的分组报头的第一副本；在加扰该分组报头的第一副本之后用第二PRBS种子字来初始化该加扰器，第二同步字居于第一分组中的该分组报头的第一副本后面；使用该加扰器和第二PRBS种子字来加扰第一分组中居于第二同步字后面的该分组报头的第二副本。
在本公开的一方面，一种装备包括：用于在接收到第一同步字之后用第一PRBS种子字来初始化加扰器的装置，第一同步字居于第一分组前面；用于使用该加扰器和第一PRBS种子字来加扰第一分组中居于第一同步字后面的分组报头的第一副本的装置；用于在加扰该分组报头的第一副本之后用第二PRBS种子字来初始化该加扰器的装置，第二同步字居于第一分组中的该分组报头的第一副本后面；以及用于使用该加扰器和第二PRBS种子字来加扰第一分组中居于第二同步字后面的该分组报头的第二副本的装置。
在本公开的一方面，一种用于解扰在多导线转变编码接口处接收的分组的方法包括：在接收到第一同步字之后用第一PRBS种子字来初始化第一解扰器，第一同步字居于第一分组前面；使用第一解扰器和第一PRBS种子字来解扰第一分组中居于第一同步字后面的分组报头的第一副本；在接收到第二同步字之后用第二PRBS种子字来初始化第一解扰器，第二同步字居于第一分组中的该分组报头的第一副本后面；以及使用第一解扰器和第二PRBS种子字来解扰第一分组中居于第二同步字后面的该分组报头的第二副本。
在本公开的一方面，一种装备包括用于配置一个或多个解扰器的装置，其被配置成：在接收到第一同步字之后用第一PRBS种子字来初始化第一解扰器，第一同步字居于第一分组前面；以及在接收到第二同步字之后用第二PRBS种子字来初始化第一解扰器。该装备还可包括：用于使用第一解扰器和第一PRBS种子字来解扰第一分组中居于第一同步字后面的分组报头的第一副本的装置；以及用于使用第一解扰器和第一PRBS种子字来解扰第一分组中居于第二同步字后面的该分组报头的第二副本的装置，其中第二同步字跟随在第一分组中的该分组报头的第一副本后。
在本公开的各个方面，一种用于加扰要在多导线转变编码接口上传送的分组的方法可由这些IC设备中的一者来执行。该方法可包括：提供第一同步字，第一同步字与第一分组相关联；在提供第一同步字之后用第一PRBS种子字来初始化加扰器；使用该加扰器和第一PRBS种子字来加扰分组报头的第一副本以获得第一经加扰分组报头；提供第二同步字，第二同步字与第一分组相关联；在提供第二同步字之后用第二PRBS种子字来初始化该加扰器；以及使用该加扰器和第二PRBS种子字来加扰该分组报头的第二副本以获得第二经加扰分组报头。在一些实例中，该方法包括：在多导线转变编码接口上传送第一同步字继以第一经加扰分组报头；在传送第一经加扰分组报头之后，在多导线转变编码接口上传送第二同步字继以第二经加扰分组报头；以及在传送第二经加扰分组报头之后，在多导线转变编码接口上传送该分组。
在一个方面，该方法包括提供第三同步字，以及在提供第三同步字之后用第三PRBS种子字来初始化该加扰器。第三同步字可与第二分组相关联。在一个示例中，第一同步字和第三同步字具有相同值。在另一示例中，第一同步字、第二同步字、以及第三同步字具有不同值。在一些实现中，只在该加扰器用第一PRBS种子字来初始化时才在多导线转变编码接口上传送第一同步字，只在该加扰器用第二PRBS种子字来初始化时才在多导线转变编码接口上传送第二同步字，并且只在该加扰器用第三PRBS种子字来初始化时才在多导线转变编码接口上传送第三同步字。
在一个示例中，第一同步字、第二同步字和第三同步字可根据伪随机序列来选择。可使用要传送的同步字的类型或值来确定提供哪一个种子字以用于初始化加扰器。在一个示例中，第一PRBS种子字在第一同步字被传送之后被用于加扰，第一PRBS种子字在第二同步字被传送之后被用于加扰，并且第一PRBS种子字在第三同步字被传送之后被用于加扰。
在一个方面，该方法包括使用第二PRBS种子字来加扰第一分组的有效载荷，以及在加扰分组报头的第一副本、该分组报头的第二副本以及第一分组的有效载荷之后将第一分组编码在码元序列中。该方法可包括在加扰分组报头的第一副本、该分组报头的第二副本以及第一分组的有效载荷之后通过多导线转变编码接口在码元序列中传送第一分组。
在本公开的各个方面，一种装置具有：物理接口，其被配置成用于通过多导线转变编码接口进行通信；加扰器；以及处理器。该处理器可被配置成：提供第一同步字，第一同步字与第一分组相关联；在提供第一同步字之后用第一PRBS种子字来初始化加扰器；使该加扰器使用第一PRBS种子字来加扰分组报头的第一副本以获得第一经加扰分组报头；提供第二同步字，第二同步字与第一分组相关联；在提供第二同步字之后用第二PRBS种子字来初始化该加扰器；以及使该加扰器使用第二PRBS种子字来加扰该分组报头的第二副本以获得第二经加扰分组报头。
在一个方面，多导线转变编码接口是由MIPI联盟规范定义的C-PHY接口。
在一个方面，该处理器被配置成：在多导线转变编码接口上传送第一同步字继以第一经加扰分组报头；在传送第一经加扰分组报头之后在多导线转变编码接口上传送第二同步字继以第二经加扰分组报头；以及在传送第二经加扰分组报头之后在多导线转变编码接口上传送该分组。
在一个方面，该处理器被配置成：提供第三同步字，第三同步字与第二分组相关联；以及在提供第三同步字之后用第三PRBS种子字来初始化该加扰器。第一同步字和第三同步字可具有相同值。第一同步字、第二同步字和第三同步字可具有不同值。可只在该加扰器用第一PRBS种子字来初始化时才在多导线转变编码接口上传送第一同步字。可只在该加扰器用第二PRBS种子字来初始化时才在多导线转变编码接口上传送第二同步字。可只在该加扰器用第三PRBS种子字来初始化时才在多导线转变编码接口上传送第三同步字。第一同步字、第二同步字和第三同步字可根据伪随机序列来选择。可使用要传送的同步字的类型或值来确定提供哪一个种子字以用于初始化加扰器。
在一个方面，该处理器可被配置成：使该加扰器使用第二PRBS种子字来加扰第一分组的有效载荷；以及在分组报头的第一副本、该分组报头的第二副本以及第一分组的有效载荷已被加扰之后将第一分组编码在码元序列中，其中时钟信息被嵌入在这些码元序列中的每一对连贯码元之间的转变中。
在本公开的一方面，公开了一种处理器可读存储介质。该存储介质可以是非瞬态存储介质并且可以存储代码，该代码在被一个或多个处理器执行时使该一个或多个处理器：提供第一同步字，第一同步字与第一分组相关联；在提供第一同步字之后用第一PRBS种子字来初始化加扰器；使用该加扰器和第一PRBS种子字来加扰分组报头的第一副本以获得第一经加扰分组报头；提供第二同步字，第二同步字与第一分组相关联；在提供第二同步字之后用第二PRBS种子字来初始化该加扰器；以及使用该加扰器和第二PRBS种子字来加扰该分组报头的第二副本以获得第二经加扰分组报头。在一些实例中，该存储介质包括使该一个或多个处理器执行以下操作的代码：在多导线转变编码接口上传送第一同步字继以第一经加扰分组报头；在传送第一经加扰分组报头之后，在多导线转变编码接口上传送第二同步字继以第二经加扰分组报头；以及在传送第二经加扰分组报头之后，在多导线转变编码接口上传送该分组。
在本公开的各个方面，一种装备包括：用于提供同步字的装置；用于基于这些同步字来加扰用于传输的数据的装置。该用于提供同步字的装置可被配置成提供第一同步字和第二同步字。该用于加扰数据的装置可包括通过第一PRBS种子字来初始化的加扰器，其被用来加扰分组报头的第一副本以获得第一经加扰分组报头，第一经加扰分组报头在第一同步字之后被传送。可使用第二PRBS种子字来初始化该加扰器，其被用来加扰该分组报头的第二副本以获得第二经加扰分组报头，第二经加扰分组报头在第二同步字之后被传送。在一个示例中，第一同步字、第二同步字和第三同步字可以不同。第一同步字、第二同步字和第三同步字可根据伪随机序列来选择。可使用要传送的同步字的类型或值来确定提供哪一个种子字以用于初始化加扰器。在一个示例中，第一PRBS种子字在第一同步字被传送之后被用于加扰，第一PRBS种子字在第二同步字被传送之后被用于加扰，并且第一PRBS种子字在第三同步字被传送之后被用于加扰。
附图简述
在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，相同的附图标记始终作相应标识。
图1描绘了在各集成电路(IC)设备之间采用数据链路的装置，该数据链路选择性地根据多个可用标准之一来操作。
图2解说了在IC设备之间采用数据链路的装置的系统架构。
图3解说了C-PHY接口的3相极性数据编码器的示例。
图4解说了C-PHY接口的示例中的信令。
图5解说了C-PHY接口中的接收机的某些方面。
图6解说了可在D-PHY接口中采用的差分信令通道的示例。
图7解说了D-PHY接口中的驱动器和接收机的配置的某些方面。
图8解说了可根据本文所公开的某些方面来适配的装置的示例。
图9解说了C-PHY和D-PHY接口中的高速和低功率信令。
图10解说了D-PHY接口的示例中的信令模式之间的转变。
图11解说了可在D-PHY接口上传送的数据分组的某些方面。
图12解说了用于通过C-PHY接口传送数据分组的CSI-2分组结构的某些方面。
图13解说了用于通过C-PHY接口传送数据分组的DSI-2分组结构的某些方面。
图14解说了根据本文所公开的某些方面在C-PHY接口中使用不同的同步字值。
图15解说了根据本文所公开的某些方面的被适配成支持多种同步字类型的装置的示例。
图16解说了与可在C-PHY接口上传送的数据分组的加扰有关的某些方面。
图17解说了根据本文所公开的某些方面的使用多个PRBS种子字来加扰C-PHY数据分组的第一示例。
图18解说了根据本文所公开的某些方面的使用多个PRBS种子字来加扰C-PHY数据分组的第二示例。
图19是解说采用可根据本文所公开的某些方面来适配的处理电路的装置的示例的示图。
图20是解说在装置中的两个设备之中的传送设备上操作的数据传输方法的第一示例的流程图。
图21是解说在装置中的两个设备之中的传送设备上操作的数据传输方法的第二示例的流程图。
图22是解说采用根据本文所公开的某些方面来适配的处理电路的装置的硬件实现的第一示例的示图。
图23是在装置中的两个设备之中的接收设备上操作的数据传输方法的流程图。
图24是解说采用根据本文所公开的某些方面来适配的处理电路的装置的硬件实现的第二示例的示图。
详细描述
在以下描述中，给出了具体细节以提供对各实施例的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些实施例。例如，电路可能用框图示出以避免使这些实施例湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可能不被详细示出以免湮没这些实施例。
现在将参照各种装置和方法给出数据通信系统的若干方面。这些装置和方法将在以下详细描述中进行描述并在附图中由各种框、模块、组件、电路、步骤、过程、算法等(统称为“元素”)来解说。这些元素可使用电子硬件、计算机软件、或其任何组合来实现。此类元素是实现成硬件还是软件取决于具体应用和加诸于整体系统上的设计约束。
作为示例，元素、或元素的任何部分、或者元素的任何组合可以用包括一个或多个处理器的“处理系统”来实现。这些处理器的示例包括：微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。处理系统中的一个或多个处理器可以执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。
相应地，在一个或多个示例性实施例中，所描述的功能可以在硬件、软件、固件、或其任何组合中实现。如果在软件中实现，则各功能可作为一条或多条指令或代码存储或编码在计算机可读介质上。计算机可读介质包括计算机存储介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读介质可包括只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)(包括使用紧凑盘(CD)或其它光盘存储实现的ROM)、磁盘存储或其他磁存储设备、或能用于携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质。如本文所使用的，盘(disk)和碟(disc)包括CD、激光碟、光碟、数字多用碟(DVD)和软盘，其中盘往往以磁的方式再现数据，而碟用激光以光学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
概览
根据本文所公开的某些方面，可通过使用多个PRBS种子值来避免C-PHY接口中出现相同的经加扰码元序列。例如，针对通过C-PHY接口连贯地传送的分组报头的两个重复副本，使用不同种子值来初始化加扰分组报头的加扰器。可在传送在分组报头的每个副本之前传送的同步码元序列之后初始化这些加扰器。根据本文所公开的某些方面，可在同步码元序列中使用不同的同步字值。这些同步字值可被发射机用来发信令通知与在同步码元序列之后传送的信息有关的信息。在一个示例中，可使用不同的同步字值来标识将被用于初始化加扰器的不同种子值。在其他示例中，可使用不同的同步字值来标识作为有效载荷传送的数据类型或部分。
采用转变编码的设备的示例
图1描绘了可采用IC设备之间的通信链路的装置100。在一个示例中，装置100可包括通信设备，该通信设备通过射频(RF)通信收发机106与无线电接入网(RAN)、核心接入网、因特网和/或另一网络通信。通信收发机106可以可操作地耦合至处理电路102。处理电路102可包括一个或多个IC设备，诸如专用IC(ASIC)108。ASIC 108可包括一个或多个处理设备、逻辑电路、等等。处理电路102可包括和/或耦合至处理器可读存储(诸如存储器设备112)，该处理器可读存储可存储和维护可由处理电路102执行或以其它方式使用的数据和指令。处理电路102可由操作系统以及应用编程接口(API)110层中的一者或多者来控制，该API 110层支持并允许执行驻留在存储介质(诸如通信设备的存储器设备112)中的软件模块。存储器设备112可包括ROM或RAM、EEPROM、闪存卡、或可被用在处理系统和计算平台中的任何存储器设备。处理电路102可包括或访问本地数据库114，该本地数据库114可维持用于配置和操作该装置100的操作参数和其他信息。本地数据库114可使用数据库模块、闪存、磁介质、EEPROM、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电路也可以可操作地耦合至外部设备，诸如天线122、显示器124、操作者控件(诸如按钮128和按键板126)、以及其他组件。
图2是解说采用通信链路220来连接各种子组件的装置200(诸如移动装置)的某些方面的示意框图。在一个示例中，装置200包括通过通信链路220交换数据和控制信息的多个IC设备202和230。通信链路220可被用于连接彼此紧邻地定位或者物理上位于装置200的不同部分中的IC设备202和230。在一示例中，通信链路220可被设在搭载IC设备202和230的芯片载体、基板或电路板上。在另一示例中，第一IC设备202可位于移动计算设备的按键板部分中，而第二IC设备230可位于移动计算设备的显示器部分中。在另一示例中，通信链路220的一部分可包括电缆或光学连接。
通信链路220可提供多个信道222、224和226。一个或多个信道226可以是双向的，并且可以工作在半双工和/或全双工模式下。一个或多个信道222和224可以是单向的。通信链路220可以是非对称的，由此在一个方向上提供较高带宽。在本文所描述的一个示例中，第一通信信道222可被称为前向信道222，而第二通信信道224可被称为反向信道224。第一IC设备202可以被指定为主机系统或发射机，而第二IC设备230可以被指定为客户端系统或接收机，即便IC设备202和230两者都被配置成在通信信道222上传送和接收。在一个示例中，前向信道222可以在将数据从第一IC设备202传达给第二IC设备230时以较高数据率操作，而反向信道224可以在将数据从第二IC设备230传达给第一IC设备202时以较低数据率操作。
IC设备202和230各自可具有处理器或其它处理和/或计算电路或设备206、236。在一个示例中，第一IC设备202可执行装置200的核心功能，包括通过射频收发机204和天线214来维持通信，而第二IC设备230可支持管理或操作显示器控制器232的用户接口。在该示例中，第二IC设备230可被适配成使用相机控制器234来控制相机或视频输入设备的操作。IC设备202和230中的一者或多者所支持的其他特征可包括键盘、语音识别组件、以及其他输入或输出设备。显示器控制器232可包括支持显示器(诸如液晶显示器(LCD)面板、触摸屏显示器、指示器等)的电路和软件驱动器。存储介质208和238可包括瞬态和/或非瞬态存储设备，其被适配成维持由相应处理器206和236、和/或IC设备202和230的其他组件所使用的指令和数据。每个处理器206、236与其相应的存储介质208和238以及其他模块和电路之间的通信可分别由一条或多条总线212和242来促成。
反向信道224可以与前向信道222相同的方式操作，并且前向信道222和反向信道224可以能够以相当的速度或以不同的速度进行传送，其中速度可被表示为数据传输速率和/或时钟速率。取决于应用，前向和反向数据率可以基本上相同或相差几个数量级。在一些应用中，单个双向信道226可支持第一IC设备202与第二IC设备230之间的通信。当例如前向信道222和反向信道224共享相同的物理连接并以半双工方式工作时，前向信道222和/或反向信道224可以被配置成以双向模式工作。在一示例中，通信链路220可被操作以根据行业或其他标准在第一IC设备202与第二IC设备230之间传达控制、命令以及其他信息。
在一些实例中，前向和反向信道222和224可被配置或适配成支持宽视频图形阵列(WVGA)、每秒80帧的LCD驱动器IC而不需要帧缓冲器，从而以810Mbps递送像素数据以供显示器刷新。在另一示例中，前向和反向信道222和224可被配置或适配成用动态随机存取存储器(DRAM)(诸如双倍数据率同步动态随机存取存储器(SDRAM))来启用通信。驱动器210、240可包括编码设备，该编码设备可被配置成每一时钟转变编码多个比特，且多组导线可被用来传送和接收来自SDRAM的数据、控制信号、地址信号、以及其它信号。
前向和反向信道222和224可遵循或兼容于专用工业标准。在一个示例中，MIPI标准定义应用处理器IC设备202与支持移动设备中的相机或显示器的IC设备230之间的物理层接口。MIPI标准包括管控遵循移动设备的MIPI规范的产品的可操作特性的规范。在一些实例中，MIPI标准可定义采用互补金属氧化物半导体(CMOS)并行总线的接口。
MIPI联盟定义了可解决影响到移动设备中的所有操作方面(包括天线、外围设备、调制解调器和应用处理器)的通信的标准和规范。例如，MIPI联盟定义了用于相机串行接口(CSI)和显示器串行接口(DSI)的协议。MIPI CSI-2定义了相机与应用处理器之间的有线接口，并且MIPI DSI或DSI-2定义了应用处理器与显示器之间的有线接口。这些应用中的每一个应用中的低等级物理层(PHY)接口可以是MIPI C-PHY或MIPI D-PHY。
MIPI C-PHY接口
根据本文所公开的某些方面，系统和装置可采用多相数据编码和解码接口方法以用于在IC设备202与230之间通信。多相编码器可驱动多个导体(即，M个导体)。该M个导体通常包括三个或更多个导体，并且每个导体可被称为导线，尽管该M个导体可包括电路板上或者半导体IC设备的导电层内的导电迹线。在一个示例中，MIPI联盟定义的“C-PHY”物理层接口技术可被用来将相机和显示器设备230连接至应用处理器设备202。C-PHY接口采用三相码元编码以在3导线通道或“三重通道”(trio)(其中每个三重通道包括嵌入式时钟)上传送数据码元。
该M个导体可被划分成多个传输群，每一群对要传送的数据块的一部分进行编码。N相编码方案被定义，其中数据比特被编码在该M个导体上的相位转变和极性变化中。解码不依赖于独立的导体或导体对，并且可直接从该M个导体的相位和/或极性转变中推导出定时信息。N相极性数据传输可被应用于任何物理信令接口，包括电气、光学和射频(RF)接口。
在C-PHY示例中，用于三线系统的三相编码方案可定义三个相位状态和两个极性，从而提供6个状态以及从每个状态的5个可能转变。可检测并解码确定性的电压和/或电流变化以从三条导线中提取数据。
图3是解说使用N相极性编码来实现图2中所描绘的通信链路220的某些方面的示意图。所解说的示例可涉及3导线链路或者具有不止三个导线的链路的一部分。通信链路220可包括具有多条信号导线的有线总线，其可被配置成在高速数字接口(诸如移动显示器数字接口(MDDI))中携带三相编码数据。信道222、224和226中的一者或多者可被配置或适配成使用三相极性编码。物理层驱动器210和240可被适配成对在通信链路220上传送的三相极性编码数据进行编码和解码。三相极性编码的使用允许高速数据传输，并且可消耗其它接口的功率的一半或更少，因为在任何时间在三相极性编码数据通信链路220中少于三个驱动器是活跃的。物理层驱动器210和/或240中的3相极性编码电路能对通信链路220上的每次转变编码多个比特。在一个示例中，三相编码和极性编码的组合可被用于支持宽视频图形阵列(WVGA)、每秒80帧的LCD驱动器IC而不需要帧缓冲器，其以810Mbps在三条或更多条导线上递送像素数据以供显示器刷新。
在所描绘的C-PHY示例300中，M线、N相极性编码发射机针对M＝3以及N＝3来配置。选择三线、三相编码的示例仅出于简化对本公开的某些方面的描述的目的。针对三线、三相编码器所公开的原理和技术可被应用在M线、N相极性编码器的其它配置中，并且可遵循或兼容其它接口标准。
在使用三相极性编码时，连接器(诸如3导线总线上的信号导线310a、310b和310c)可不被驱动、被驱动为正、或被驱动为负。不被驱动的信号导线310a、310b或310c可处于高阻抗状态。不被驱动的信号导线310a、310b或310c可被驱动或拉到处于在被驱动的信号导线上提供的正和负电压电平之间的基本中间点的电压电平。不被驱动的信号导线310a、310b或310c可不具有流过它的电流。在示例300中，每条信号导线310a、310b和310c可以是使用驱动器308的三种状态(标记为+1、-1、或0)中的一种。在一个示例中，驱动器308可包括单位电平的电流模式驱动器。在另一示例中，驱动器308可在信道导线310a和310b上所传送的两个信号上驱动相反极性的电压，而第三信号导线310c处于高阻抗和/或被拉到接地。对于每个所传送的码元区间，至少一个信号处于不被驱动(0)状态，而被驱动为正(+1状态)的信号的数目等于被驱动为负(－1状态)的信号的数目，以使得流向接收机的电流之和总是为零。对于每个码元，至少一条信号导线310a、310b或310c的状态相对于之前传输区间中传送的码元发生了改变。
在示例300中，映射器302可接收16比特数据318，并且映射器302可将输入数据318映射成7个码元312以供通过信号导线310a、310b和310c顺序地传送。被配置成用于三线、三相编码的M线、N相编码器306一次一个码元314地接收由映射器302生成的7个码元312，并且基于信号导线310a、310b和310c的紧接先前状态针对每个码元区间计算每条信号导线310a、310b和310c的状态。可使用例如并-串转换器304来串行化该7个码元312。编码器306基于由映射器302提供的下一码元314以及信号导线310a、310b和310c的先前状态来选择信号导线310a、310b和310c的状态。
对M线、N相编码的使用准许数个比特被编码在多个码元中，其中每码元的比特不是整数。在简单的三线、三相系统的示例中，有3种可用的2导线组合(这2条导线可被同时驱动)以及被同时驱动的任何导线对上的2种可能的极性组合，从而产生6个可能状态。由于每个转变从当前状态发生，因此在每次转变时有6种状态之中的5种状态可用。在每次转变时，通常要求至少一条导线的状态改变。在有5种状态的情况下，每码元可编码个比特。相应地，映射器可接受16比特字并将其转换成7个码元，因为每码元携带2.32个比特的7个码元可编码16.24个比特。换句话说，编码五种状态的七码元组合具有57(78125)种排列。相应地，这7个码元可被用于编码16比特的216(65536)种排列。
图4基于循环状态转变图450解说了采用三相调制数据编码方案的信令400的示例。根据数据编码方案，三相信号可在两个方向上旋转并且可在三条信号导线310a、310b和310c上被传送。这三个信号中的每一个在信号导线310a、310b、310c上被独立驱动。三个信号中的每一个包括三相信号，其中每个信号相对于其它两个信号异相120度。在任何时间点，三条信号导线310a、310b、310c中的每一条处于状态{+1,0,-1}中的一个不同状态。在任何时间点，3导线系统中的三条信号导线310a、310b、310c中的每一者与其他两条导线处于不同状态。当使用多于三个导体或导线时，两对或更多对导线可处于相同状态。所解说的编码方案还可以在被活跃地驱动到+1和-1状态的两条信号导线310a、310b和/或310c的极性中编码信息。在408处指示了针对所描绘的状态序列的极性。
在所解说的三线示例中的任何相位状态，信号导线310a、310b、310c中的恰好两条导线携带有效地作为该相位状态的差分信号的信号，而第三条信号导线310a、310b或310c未被驱动。每条信号导线310a、310b、310c的相位状态可按信号导线310a、310b或310c与至少一条其它信号导线310a、310b和/或310c之间的电压差、或者按信号导线310a、310b或310c中的电流方向或电流缺失来确定。如状态转变图450中所示，定义了三个相位状态(S1、S2和S3)。信号可顺时针地从相位状态S1流到相位状态S2、从相位状态S2流到相位状态S3、和/或从相位状态S3流到相位状态S1，且该信号可逆时针地从相位状态S1流到相位状态S3、从相位状态S3流到相位状态S2、和/或从相位状态S2流到相位状态S1。对于其它的N值，在这N个状态之间的转变可任选地根据对应的状态图来定义，以获得状态转变之间的循环旋转。
在三线、三相通信链路的示例中，状态转变410处的顺时针旋转(S1到S2)、(S2到S3)、和/或(S3到S1)可被用于编码逻辑1，而状态转变410处的逆时针旋转(S1到S3)、(S3到S2)、和/或(S2到S1)可被用于编码逻辑0。相应地，可通过控制该信号是顺时针还是逆时针“旋转”来在每次转变处编码比特。例如，在三条信号导线310a、310b、310c从相位状态S1转变到相位状态S2时逻辑1可被编码，而在三条信号导线310a、310b、310c从相位状态S1转变到相位状态S3时逻辑0可被编码。在所描绘的简单的三导线示例中，旋转方向可容易地基于在转变前以及转变后三条信号导线310a、310b、310c中的哪一条没有被驱动来确定。
信息还可以被编码在被驱动信号导线310a、310b、310c的状态408的极性和/或极性改变中，或者被编码在两条信号导线310a、310b、310c的电流方向或电流方向改变中。信号402、404和406解说了在三线、三相链路中的每个相位状态处分别施加于信号导线310a、310b、310c的电压电平。在任何时间，第一信号导线310a、310b、310c耦合至较正的电压(例如+V)，第二信号导线310a、310b、310c耦合至较负的电压(例如－V)，而第三信号导线310a、310b、310c可为开路。如此，可按第一和第二信号导线310a、310b、310c之间的电流流动或者第一和第二信号导线310a、310b、310c的电压极性来确定一个极性编码状态。在一些实施例中，可在每个状态转变410处编码两比特的数据412。解码器可确定信号相位旋转的方向以获得第一比特。可基于信号402、404和406中的两个信号之间的极性差来确定第二比特。在一些实例中，第二比特可以基于在一对信号导线310a、310b、310c上传送的差分信号的极性改变或极性未改变来确定第二比特。已确定了旋转方向的解码器可确定相位状态和施加在两条活跃信号导线310a、310b和/或310c之间的电压的极性，或者流过两条活跃信号导线310a、310b和/或310c的电流的方向。
在本文所描述的三线、三相链路的示例中，一比特的数据可以按该三线、三相链路中的旋转或者相位变化的形式来被编码，而附加比特可以被编码在两条被驱动的导线的极性或极性改变中。某些实施例通过允许从当前状态转变到任何可能状态来在三线、三相编码系统的每次转变中编码不止两个比特。假定有三个旋转相位并且每个相位有两种极性，则定义了6种状态，从而使得从任何当前状态有5个状态可用。相应地，可以有每码元(转变)个比特，并且映射器可接受16比特字并将其转换成7个码元。
在一个示例中，编码器可使用6条导线来传送码元，其中对于每个状态，驱动2对导线。6条导线可被标记为A到F，以使得在一种状态中，导线A和F被驱动为正，导线B和E被驱动为负，而C和D未被驱动(或不携带电流)。对于6条导线，可以有：
个可能的被活跃地驱动的导线组合，其中对于每个相位状态，有：
个不同的极性组合。
这15个不同的被活跃地驱动的导线组合可包括：
在4条被驱动的导线中，可能是两条导线被驱动为正(而另两条必须被驱动为负)的组合。极性组合可包括：
++-- +--+ +-+- -+-+ -++- --++
相应地，不同状态的总数可被计算为15×6＝90。为了确保各码元之间的转变，从任何当前状态有89种状态可用，并且可被编码在每个码元中的比特的数目可被计算为：每码元个比特。在这一示例中，给定5×6.47＝32.35个比特，映射器可将32比特字编码成5个码元。
针对任何大小的总线，可被驱动的导线组合的数目的总方程是总线中的导线数目和同时被驱动的导线数目的函数：
被驱动的导线的极性组合的数目的等式为：
每码元的比特数目为：
图5解说了三线、三相PHY中的接收机的示例500。该三线、三相示例解说了适用于M线、N相接收机的其它配置的操作的某些原理。比较器502和解码器504被配置成提供三条传输线512a、512b和512c中的每一条传输线的状态以及这三条传输线的状态与前一码元周期中传送的状态相比而言的变化的数字表示。串-并转换器506组装7个连贯状态以产生一组7个码元供解映射器508处理以获得16比特数据，该16比特数据可被缓冲在先入先出缓冲器(FIFO)存储设备510中，FIFO存储设备510例如可使用寄存器来实现。
根据本文所公开的某些方面，多个三态放大器可被控制以产生由差分编码器、N相极性编码器、或将信息编码在能呈所述三种状态之一的导线或连接器中的另一编码器所定义的一组输出状态。
再次参照图2和3，通信链路220可包括高速数据接口，其可被配置成支持差分编码方案和N相极性编码两者。物理层驱动器210和240可包括N相极性编码器和解码器(它们可对接口上的每个转变编码多个比特)以及驱动信号导线310a、310b和310c的线驱动器。线驱动器可被构造成具有放大器，该放大器产生可具有正或负电压的活跃输出或者高阻抗输出，藉此信号导线310a、310b或310c处于未定义状态或者由外部电组件定义的状态。相应地，输出驱动器308可接收包括数据和输出控制(高阻抗模式控制)的一对信号316。就此而言，被用于N相极性编码和差分编码的三态放大器能产生相同或相似的三个输出状态。
MIPI D-PHY接口
根据本文所公开的某些方面，系统和装置可采用差分和单端编码的某种组合以用于在IC设备202与230之间通信。在一个示例中，MIPI联盟定义的“D-PHY”物理层接口技术可被用来将相机和显示器设备230连接至应用处理器设备202。D-PHY接口可在需要时实时地在差分(高速)模式与单端(低功率)模式之间切换以促成大量数据的传输或者节省功率和延长电池寿命。D-PHY接口能够在单向(主控方至从动方)时钟通道下使用单个数据通道或多个数据通道在单工或双工配置中操作。
图6解说了包括主控设备602和从动设备604的一般化D-PHY配置600。主控设备602生成控制导线610上的传输的时钟信号。时钟信号在时钟通道606上被传送，并且数据在一个或多个数据通道6081-608N中被传送。在设备中提供或活跃的数据通道6081-608N的数目可以基于应用需求、要被传输的数据量和功率节省需求来动态配置。
图7是解说在通信链路220(参见图2)的D-PHY实现以高速模式操作时可采用的差分信令通道的示意图700。差分信令通常涉及使用在导线对710a、710b或710c上发送的两个互补信号来电子地传送信息，该导线对可被称为差分对。通过消除影响差分对中的两条导线的共模干扰效应，使用差分对能显著地降低电磁干扰(EMI)。在前向信道222上，可由主机差分驱动器704来驱动导线对710a。差分驱动器704接收输入数据流702并且生成输入数据流702的正和负版本，该正和负版本随后被提供给导线对710a。客户端侧的差分接收机706通过执行对导线对710a上携带的信号的比较来生成输出数据流708。
在反向信道224上，可由客户端侧差分驱动器726来驱动一个或多个导线对710c。差分驱动器726接收输入数据流728并生成输入数据流728的正和负版本，该正和负版本随后被提供给导线对710c。主机上的差分接收机724通过执行对导线对710c上携带的信号的比较来生成输出数据流722。
在双向信道226中，主机和客户端可被配置用于半双工模式并且可在相同的导线对710b上传送和接收数据。替换地或附加地，双向总线可使用前向和反向链路差分驱动器704、726的组合来在全双工模式中操作以驱动多个导线对710a、710c。在关于双向信道226描绘的半双工双向实现中，通过使用例如输出使能(OE)控制720a、720c来(分别)迫使差分驱动器714和714’进入高阻抗状态，可防止差分驱动器714和714’同时驱动导线对710b。通常通过使用OE控制720b来迫使差分接收机716’进入高阻抗状态，可防止差分接收机716’在差分驱动器714活跃时驱动输入/输出712。通常通过使用OE控制720d来迫使差分接收机716进入高阻抗状态，可防止差分接收机716在差分驱动器714’活跃时驱动输入/输出718。在一些实例中，当接口不活跃时，差分驱动器714和714’以及差分接收机716和716’的输出可处于高阻抗状态。相应地，差分驱动器714、714’以及差分接收机716和716’的OE控制720a、720c、720b以及720c可彼此独立地被操作。
每个差分驱动器704、714、714’和726可包括一对放大器，一个放大器在一个输入处接收另一放大器的输入的逆。差分驱动器704、714、714’和726可各自接收单个输入，并且可具有内部反相器，该内部反相器生成逆输入以供一对放大器使用。差分驱动器704、714、714’和726还可使用两个分开控制的放大器来构造，以使得它们各自的输出可彼此独立地被置于高阻抗模式。
当通信链路220(参见图2)的D-PHY实现以低功率模式操作时，信号可在单导线数据和/或时钟通道上被传送。在一个示例中，差分驱动器704、714和/或726可被重配置或控制以使得活跃通道的导线对710a、710b或710c中的导线中仅一条导线被驱动。在其它示例中，差分驱动器704、714和/或726可被关闭或置于高阻抗输出模式中，并且单独的单端线驱动器734和接收机736可被用于单导线、单端链路740上的通信。在一些实例中，单端链路740的输入732和输出738可以是双向的，并且传送方设备和接收方设备两者都可采用收发机，该收发机包括根据一个或多个协议控制的线驱动器734和接收机736两者。
图8解说了与例如可部署在移动设备内的相机子系统800和显示器子系统850相关联的某些接口配置。相机子系统800可包括图像传感器802与应用处理器812之间的CSI-2定义的通信链路。通信链路可包括由图像传感器802用于使用发射机806向应用处理器812传送图像数据的高数据率的数据传输链路810。该高数据率的数据传输链路810可根据D-PHY或C-PHY协议来配置和操作。应用处理器812可包括晶体振荡器(XO)814或其它时钟源以生成控制发射机806的操作的时钟信号822。时钟信号822可由图像传感器802中的锁相环(PLL)804处理。在一些实例中，时钟信号822还可由应用处理器812中的D-PHY或C-PHY接收机816使用。通信链路可包括相机控制接口(CCI)，其在本质上类似于集成电路间(I2C)接口。CCI总线可包括携带时钟信号的串行时钟(SCL)线以及携带数据的串行数据(SDA)线。CCI链路820可以是双向的并且可按比高数据率的数据传输链路810低的数据率操作。CCI链路820可被应用处理器812用来向图像传感器802传送控制和数据信息并且从图像传感器802接收控制和配置信息。应用处理器812可包括CCI总线主控方818，并且图像传感器802可包括CCI从动方808。
显示器子系统850可包括单向数据链路858，该单向数据链路858可根据D-PHY或C-PHY协议来配置和操作。在应用处理器852中，时钟源(诸如PLL854)可被用来生成时钟信号以用于控制数据链路858上的传输。在显示器驱动器860处，D-PHY或C-PHY接收机862可从在数据链路上传送的码元序列或从在数据链路858中提供的时钟通道中提取嵌入式时钟信息。
根据本文所公开的某些方面适配的设备可解决因与光学介质的使用相关联的复杂度和阻碍产生的问题，从而延长遵循或兼容MIPI标准的通信链路的长度。本文所公开的某些方面涉及支持广范围的接口协议并且能使用不同物理介质操作的系统、装置和方法。如图8所示，例如，相机子系统800和/或显示器子系统850可使用D-PHY或C-PHY协议来传达高数据率信息，并且在一些配置中可使用反向信道(例如，CCI链路820)通信以用于配置图像传感器802或其它设备。在一些实例中，低功率操作模式可针对使用D-PHY或C-PHY协议的链路来定义。光学接口可能不适于低功率操作模式，并且将光学介质用于扩展传输距离可增大通信链路的功耗。光学接口通常为单向的。尽管多个信道可被复用以用于单向传输中通过光学介质的传输，但可要求两个光学链路来支持双向通信链路。
C-PHY和D-PHY接口中的信令电平
图9是解说D-PHY和C-PHY接口中的信令的某些方面的波形的图形化表示900。D-PHY和C-PHY接口支持高速通信模式902和低功率通信模式904。数据在低功率通信模式904中以显著低于高速通信模式902的速率来传送。高速通信模式902和低功率通信模式904在使用串行总线的相同导线传送信号时以不同电压电平或电压范围来操作。
在高速通信模式902中，信号以高速共用(HS共用)电压电平908为中心，电压电平908偏离参考接地电压电平906。高速通信模式902中的信号具有确保高速信号916不超过逻辑低阈值电压电平(LP低_阈值)910的电压范围918，LP低_阈值910定义了低功率通信模式904中的逻辑低的上限。在一个D-PHY示例中，HS共用电压电平908可名义上定义为200毫伏(mV)，并且高速信号的电压范围918可名义上定义为200mV。在一个C-PHY示例中，HS共用电压电平908可名义上定义为250毫伏(mV)，并且高速信号的电压范围918可名义上定义为250mV。
在低功率通信模式904中，信号在最大低功率(LPmax)电压电平914与参考接地电压电平906之间切换。逻辑低电压电平LP低_阈值910和逻辑高阈值电压电平(LP高_阈值)912分别定义用于高到低转变和低到高转变的切换电压电平。在一个示例中，最大低功率(LPmax)电压电平914可名义上定义在1.2伏(V)。
图10是解说使用D-PHY接口的示例的通信模式之间的转变的波形的图形化表示1000。该示例涉及通信链路的时钟或数据通道的两条导线1002、1004。D-PHY接口可被配置成以低功率模式1010和/或高速模式1012操作。在低功率模式1010中，第一导线以相对较低的数据率并且使用约1.2伏的电压电平摆动来携带数据信号。在高速模式1012中，第一和第二导线1002、1004携带低电压差分信号，该低电压差分信号可具有比低功率模式1010的数据率快几个数量级的数据率。例如，低功率模式1010可支持至多达每秒10兆比特(Mbps)的数据率，而高速模式1012可支持在90Mbps与每秒1吉比特(Gbps)之间的数据率。在高速模式1012中，差分信号的正版本可被携带在第一导线1002上，而负版本被携带在第二导线1004上。差分信号可具有相对较低幅度的电压摆动，该电压摆动在一个示例中可为约200毫伏(mV)。
CSI-2 C-PHY和D-PHY接口中的分组结构
图11是解说D-PHY接口上的数据分组的某些方面的时序图1100。D-PHY接口最初可处于低功率状态(LPS)1102。传输开始(SoT)码1104可被传送以使D-PHY接口转变至高速状态。分组报头1106被传送。分组报头1106包括提供虚拟信道标识符和数据类型信息的数据标识符(DI)1116，其可标示分组中所传送的因应用而异的有效载荷数据1108的格式和/或内容。分组报头1106包括提供字计数1118的16位值，其标识有效载荷数据1108的大小(‘n’)。接收机可使用字计数1118来确定分组的结尾。分组报头1106包括针对分组报头1106的纠错码(ECC)1120。ECC 1120使得能够检测2位错误以及校正1位错误。在有效载荷数据1108之后，该分组的16位校验和(checksum)或循环冗余校验(CRC)码1122可在分组脚1110中被传送。传输结束(EoT)码1112可被传送以使D-PHY接口返回至低功率状态1114。
图12是解说用于通过C-PHY接口传送数据分组的CSI-2分组结构1200的某些方面的示图。C-PHY接口最初可处于低功率状态(LPS)1202。传输开始(SoT 1024)可被发信令通知以将C-PHY接口转变至高速状态。分组报头1206被传送。分组报头1206可包括零值保留字1216继以提供虚拟信道标识符和数据类型信息的数据标识符(DI)1218，DI 1218可标示分组中所传送的因应用而异的有效载荷数据1208的格式和/或内容。分组报头1206包括提供字计数1220的16位值，其标识有效载荷数据1208的大小(‘n’)。接收机可使用字计数1220来确定有效载荷数据1208的结尾。分组报头1206包括CRC码1222，其是在分组报头1206中的保留字1216、DI 1218、字计数1220上计算的。CRC码1222使得能够校正多位错误。命令可被插入在CRC码1222之后以使该PHY插入同步字。保留字1216、DI 1218、字计数1220和CRC码1222被重传以完成分组报头1206的传输。有效载荷数据1208被传送，继之以在有效载荷数据1208上计算的CRC码。分组报头1206在多通道C-PHY接口的每个通道上被传送。不同通道可包括不同大小的有效载荷数据1208，并且一个或多个字节1226、1228可被传送以确保所有通道传输相同数目的16位字。传输结束(EoT)码1212可被传送以使C-PHY接口返回至低功率状态1214。
C-PHY接口在分组报头1206中有效地传送重复信息以辅助检测码元传输错误。由于转变编码的本质，C-PHY中的一个码元错误在解码后可导致多位突发错误。在每个码元传输边界处，传输码元基于映射器的输出和前一码元的值而被选择。码元错误可导致先导差错与后续差错之间的每个边界处的解码错误。只能校正1位错误的ECC不保护关键任务分组报头。因此，所解说的针对C-PHY的MIPI CSI-2长分组传送重复分组报头并且CRC码被用于分组报头的每个副本中的错误检测。
图13是解说用于通过C-PHY接口传送数据分组的DSI-2分组结构1300的某些方面的示图。C-PHY接口最初可处于低功率状态(LPS)1302。传输开始(SoT 1304)可被发信令通知以使C-PHY接口转变至高速状态。SoT 1304在分组报头的第一副本1306a被传送之前终止于同步码元序列。分组报头的第二副本1306b在分组报头的第一副本1306a之后被传送。同步码元序列(SSS1324)在分组报头的第一副本1306a和分组报头的第二副本1306b之间被传送。分组报头的第二副本1306b是分组报头的第一副本1306b的重复传输。分组报头的第一副本1306a可包括包含虚拟信道标识符和数据类型信息的数据标识符(DI 1316)，其可标示分组中所传送的因应用而异的有效载荷数据1308的格式和/或内容。分组报头的第一副本1306a包括提供两个字段(WC1 1318a和WC2 1318b)中所传送的字计数的16位值。该字计数传达有效载荷数据1308的大小(‘n’)。接收机可使用该字计数来确定有效载荷数据1308的结尾。码元滑动检测码(SSD 1320a、1320b、1320c)被传送以使得能够在16位字的基础上检测码元滑动。分组报头校验和(PH-CS 1322)被包括在分组报头的第一副本1306a中。PH-CS1322可被计算为CRC码，其是在DI 1316、WC1 1318a、WC2 1318b、SSD 1320a、1320b和1320c上计算的。PH-CS 1322使得能够检测多位错误。分组报头的第一副本1306a之后是SSS1324。SSS 1324可重复数次，其中重复次数对应于通道数目。
另一同步码元序列(SSS 1326)在分组报头的第二副本1306b之后被传送。SSS1326可重复数次，其中重复次数对应于通道数目。有效载荷数据1308随后被传送，继之以包括校验和码的分组脚1310。传输结束(EoT)码1312可被传送以使C-PHY接口返回至低功率状态1314。
C-PHY接口在分组报头1306中有效地传送重复信息以辅助检测码元传输错误。由于转变编码的本质，C-PHY中的一个码元错误可能在解码后导致多位突发错误。在每个码元传输边界处，传输码元基于映射器的输出和前一码元的值而被选择。码元错误可导致先前差错与后续差错之间的每个边界处的解码错误。只能校正1位错误的ECC不保护关键任务分组报头。因此，所解说的针对C-PHY的MIPI DSI-2长分组传送重复分组报头并且CRC码被用于分组报头的每个副本中的检错。
用于C-PHY接口的多种同步字类型
根据本文所公开的某些方面，可在C-PHY接口中使用不同的同步字值。这些同步字值可被发射机用来发信令通知与在同步码元序列之后传送的信息有关的信息。在一个示例中，不同的同步字值可被用于标识根据MIPI联盟DSI协议来操作的C-PHY接口中的显示分组的不同区段。在另一示例中，当C-PHY接口根据MIPI联盟CSI协议来操作时，不同的同步字值可被用于标识图像数据的不同区段。对不同的同步字值的使用可以促成错误恢复。例如，不同的同步字值使得接收方设备能够在一些分组字段未被恰当地接收后以可靠方式重新创建分组。使用单一类型同步字的常规系统一般不能可靠地确定哪些区段丢失或被破坏，并且分组重构可能更困难。
图14解说了在根据MIPI联盟DSI-2协议来操作的C-PHY接口中使用不同的同步字值。部分式DSI-2长分组结构1400可根据本文所公开的某些方面来适配以在将分组报头1402、1404和/或数据有效载荷分开的SSS0 1410、SSS1 1420和SSS2 1422同步码元序列中(即，在有效载荷中传送的第一数据1424之前)包括不同的同步字类型。在该示例中，SSS01410在居于分组报头的第一副本1402前面的传输开始信令(SoT 1408)中提供，SSS1 1420居于分组报头的第二副本1404前面，并且SSS2 1422居于有效载荷前面。接收机可识别出同步码元序列中所使用的同步字类型，并且可根据该同步字类型来确定将接收的下一信息类型。接收机可通过标识同步码元序列中所使用的同步字类型来检测错误状况。例如，在接收到居于SSS0 1410同步码元序列后面的分组报头的第一副本1402之后，如果接收机接着检测到SSS2 1422同步码元序列，则其可确定已发生传输错误。在此示例中，接收机可确定分组报头的第二副本1404尚未被恰当地接收。
某些常规C-PHY接口被配置成识别单个同步码元序列。这些C-PHY接口基于所传送的同步码元序列中的头6个码元来标识7码元同步字。最后一个码元可被忽略。该7码元同步码元序列具有值344444x，其中“x”表示“无关紧要”码元值。仅识别这7个码元中的6个码元的目的是要在其中存在码元错误或错误导致会引起码元时钟滑动事件的重复导线状态的情形中提供容错性。
在根据本文所公开的某些方面来操作的C-PHY接口中，7码元同步码元序列中的所有码元均可具有意义。该7码元同步码元序列中的最后一个码元值可用作同步字类型标识符。接收机可基于该同步码元序列中的头6个码元来检测该同步字，并且可基于该同步码元序列中的最后一个码元的值来标识同步类型。表1解说了同步字类型的一种分配。
同步字类型 SSS值
类型0(SSS0) 3444443
类型1(SSS1) 3444441
类型2(SSS2) 3444440
类型3(SSS3) 3444442
类型4(SSS4) 3444444
表1
图15解说了被适配成支持多种同步字类型的装置1500的示例。发射机1502包括发射机协议单元(TxPU 1504)，其通过发射机PHY协议接口(TxPPI 1508)与发射机C-PHY接口1506通信。接收机1522包括接收机协议单元(RxPU 1524)，其通过接收机PHY协议接口(RxPPI 1528)与接收机C-PHY接口1526通信。发射机1502和接收机1522耦合至C-PHY链路1540的三条导线1542、1544、1546。
在一些实现中，TxPU 1504可发送将与传送数据(TxData 1512)一起传送的同步字类型信号1514。传送数据1512可以是分组报头、有效载荷或某种其他数据单元。发射机C-PHY接口1506可使用同步字类型信号1514来在传输中居于传送数据1512前面的同步码元序列中选择对应的SSS值。该同步码元序列可在TxPU 1504的控制下通过例如发送同步控制信号1516来传送。TxPU 1504可以附加地选择将被用于C-PHY链路1540上的时钟传输的Tx字时钟1518。
在接收机1522处，可从所接收的同步码元序列确定同步字类型。同步字类型可通过RxPPI 1528在信号1534中报告给RxPU 1524。该RxPU可使用此同步字类型来确定性地标识作为接收数据(RxData)1532通过RxPPI 1528接收的分组的不同部分。当破坏分组的诸部分的错误事件发生时，RxPPI 1528可基于所报告的同步字类型来组装该分组的其他部分。
CSI-2 C-PHY接口中的加扰
器件技术的进步已导致时钟频率不断增大、以及IC器件的特征尺寸减小。增大的频率和减小的信号间隔可导致电磁干扰(EMI)增加，这会影响C-PHY接口的操作。使用伪随机二进制序列(PRBS)种子字的分组数据加扰可被实现以对抗和/或最小化一些C-PHY和D-PHY接口中的EMI。
参照图16，可使用加扰来避免多个相同码元序列发生在较短时段内(其会导致EMI增加)。在操作中，在同步字1630、1632、1634、1636的传输期间用种子值来初始化加扰器。同步字1630、1632、1634、1636不被加扰。相应地，在每个经加扰传输1606、1608中，加扰器可产生与分组报头的每个副本1622、1624以及1626、1628相对应的相同传输信号序列。这些相同传输信号的传输会导致EMI增加。
同步字1632、1636在这两个重复分组报头中的每个分组报头之前被传送，以防止传播由这两个重复分组报头的第一分组报头1622或1626中的失步引起的错误。失步可能由于带有码元滑动(额外码元或码元缺失)的码元错误而发生。第二同步字1632、1636的插入可防止该错误效应传播到该传输的其余部分，包括第二分组报头1624或1628。在C-PHY接口中，同步字1632、1636使得能够在发生码元滑动之后将接收机重新同步至C-PHY字边界。
因为PRBS加扰器在每个重复分组报头1622、1624以及1626、1628的起始处被重置，所以应用于CSI-2 C-PHY的PRBS加扰导致可能引起较大EMI的两个相同的经加扰码元序列(这是PRBS加扰被设计成要避免的)。作为同步过程的一部分，PRBS加扰器在同步字1630、1632、1634、1636出现时被重置。PRBS加扰器的重置允许接收机的解扰器在同时被重置，从而提供加扰和解扰功能之间的同步。
避免C-PHY接口中的相同经加扰码元序列
根据本文所公开的某些方面，可通过使用多个PRBS种子值和/或通过修改重复分组报头的次序或内容来避免C-PHY接口中出现相同经加扰码元序列。图17解说了加扰的一个示例，其中PRBS种子值在每个同步字1712、1714、1716、1718处改变。在所描绘的示例中，在每个同步字1712、1714、1716、1718处用于初始化加扰器的种子字在两个可用种子字(种子0和种子1)之间翻转。在所解说的示例中，种子0被用于在第一同步字1712的传输之后开始并且在第二同步字1714的传输之后结束的第一时段1704期间的加扰。在此第一时段1704中，第一分组中的分组报头的第一副本被加扰。种子1被用于在第二同步字1714的传输之后开始并且在第三同步字1716的传输之后结束的第二时段1706期间的加扰。在此第二时段1706中，第一分组中的分组报头的第二副本被加扰。种子0被用于在第三同步字1716的传输之后开始并且在第四同步字1718的传输之后结束的第三时段1708期间的加扰。在此第三时段1708中，第二分组中的分组报头的第一副本被加扰。种子1被用于在第四同步字1718的传输之后开始并且在另一同步字的传输之后或高速状态终止之后结束的第四时段1710期间的加扰。在此第四时段1710中，第二分组中的分组报头的第二副本被加扰。
在一些示例中，可根据需要或期望使用两个以上种子值。在一些实例中，不同种子值可被用于不同通道。加扰器可通过如在图17中解说的那样在两个PRBS种子之间进行交替或翻转、或者循环遍历一组三个或更多个种子来选择种子。在一些实例中，种子的选择次序可以是可配置的。
在一些实例中，同步字错误可能发生，并且该错误可能导致接收机和发射机使用不同的种子字来分别进行加扰和解扰。例如，同步字错误可能使接收机无法同步至第一分组报头，并且接收机随后可能将使用种子1加扰的第二分组报头视为使用种子0加扰的第一分组报头。可通过使用两个不同的7码元序列提供两种同步字版本来避免使用不正确的种子字。当诸同步字版本可用时，发射机可在第一分组报头之前发送一个同步字并且在第二分组报头之前发送不同的同步字。接收机随后可通过标识分组报头之前的同步字来确定哪一个分组报头被接收到。在一些实施例中，可以定义两个或更多个版本的同步字，并且每个版本可与不同种子值相关联。在这些实施例中，接收机可使用指派给所接收的先前同步字的种子字来初始化解扰器。
在一些示例中，可通过提供具有两个或更多个PRBS解扰器的接收机来限制同步字错误的影响。每个PRBS解扰器可配置有不同种子字并且可彼此并行地解码同一分组报头。例如，第一解扰器可被配置成使用种子0，而第二解扰器可被配置成使用种子1以使得这些解扰器中的一个解扰器产生正确解扰的第二分组报头，而不管可能影响首先传送的分组报头的任何同步字错误。正确解扰的分组报头产生正确的CRC。如果经解扰分组报头皆未产生正确的CRC，则所接收的传输中存在分组报头错误。
在一些示例中，可在进行加扰之前以预定义方式更改重复分组报头中的一者，以在相同种子被用于加扰这两种版本的分组报头时产生不同结果。在一个示例中，可颠倒重复分组报头中的字段次序。在另一示例中，可改变重复分组报头中的一个或多个字节的字节顺序(endianess)，其中字节顺序可以指字节或字中的比特次序。在另一示例中，可以不同地表达重复分组中的计数器值或其他枚举。在另一示例中，一个或多个字节可经受二进制反相。
加扰码分集以及标识加扰码
根据某些方面，可定义两个以上种子值以用于加扰C-PHY接口中的分组报头。在一些方面，两种或更多种类型的同步字可被传送。可使用种子值和同步字类型的各种组合。例如，多个种子值可与单一类型的同步字联用，多个种子值可与多种类型的同步字联用，或者单个种子值可与多种类型的同步字联用。
图18解说了其中分组报头可使用一个或多个PRBS种子值和/或一种或多种类型的同步字来加扰的示例1800。在一个示例中，可在C-PHY接口上传送的每个同步字1812、1814、1816、1818处改变PRBS种子值1824、1826、1828、1830。任何数目的PRBS种子值1824、1826、1828、1830是可用的或可被使用，并且设备可被配置成在不同境况中使用不同数目的PRBS种子值1824、1826、1828、1830。在另一示例中，当链路可靠性为高或当耦合至C-PHY接口的另一设备具有有限能力时，设备可被配置成使用单个PRBS种子值1824、1826、1828或1830。在另一示例中，设备可被配置成依照图17中解说的示例使用两个PRBS种子值1824、1826、1828和/或1830。
在一些示例中，多个种子值可与多种类型的同步字联用。在一个示例中，设备可被配置成使用至少4个PRBS种子值1824、1826、1828、1830，以使得不同PRBS种子值1824、1828被用于在第一同步1812、1816之后传送的有效载荷1820、1822以及在第二同步1814、1818之后传送的有效载荷1820、1822。PRBS种子值1824、1826、1828、1830可根据协议来选择和/或从提供给耦合至C-PHY接口的发射机和接收机的值列表中顺序地选择。发射机和接收机可采用与状态机或其他控制器相关联的状态信息基于当前传输状态来选择种子值。状态信息可指示例如下一预期传输(下一第一报头、第二报头、有效载荷等)、接口状态(经同步、错误、重置等)。
当多个种子值与多种类型的同步字联用时，通过C-PHY接口耦合至接收方设备的传送方设备可指示哪一个PRBS种子值1824、1826、1828、1830正被用于加扰分组报头。在一些实例中，传送方设备可指示从中选择PRBS种子值1824、1826、1828、1830以用于加扰当前有效载荷1820、1822的分组报头的群(例如，对)。在一些实例中，传送方设备可指示用于加扰当前有效载荷1820、1822的分组报头的初始PRBS种子值1824、1826、1828或1830。在一些实现中，传送方设备可在配置信息传输中提供与对PRBS种子值1824、1826、1828、1830的使用有关的信息。在一些实现中，传送方设备可在“带外”信令中提供与对PRBS种子值1824、1826、1828、1830的使用有关的信息。
在一个示例中，带外信令可通过提供传送方设备可用来标识PRBS种子值1824、1826、1828、1830的多种类型的同步字1812、1814、1816、1818来实现。在此示例中，传送方设备可传送与PRBS种子值1824、1826、1828、1830或与PRBS种子值1824、1826、1828、1830的群有直接关联的同步字1812、1814、1816、1818。在一个示例中，可针对每个可用PRBS种子值1824、1826、1828、1830来定义同步字1812、1814、1816、1818，并且传送方设备可使用伪随机定序或任何其他算法或选择过程来选择PRBS种子值1824、1826、1828、1830及其对应的同步字1812、1814、1816、1818。在另一示例中，可针对一对PRBS种子值1824、1826、1828、1830来定义同步字1812、1814、1816、1818，并且传送方设备可选择一对PRBS种子值1824、1826、1828、1830和对应的同步字1812、1814、1816、1818以供在有效载荷1820、1822之前传送。在另一示例中，用于从可用PRBS种子值1824、1826、1828、1830中进行选择的伪随机序列本身可以是基于被发射机用来发起有效载荷1820、1822的传输或涉及多个有效载荷1820、1822的事务的同步字1812、1814、1816、1818作种而来的。
在另一示例中，单个种子值可与多种类型的同步字联用。这里，分组报头的每个副本使用共用PRBS种子值(例如，种子0＝种子1＝种子2＝种子3)来加扰并且C-PHY接口的信令状态可通过传送不同类型的同步字1812、1814、1816、1818来操纵。例如，不同类型的同步字1812、1814、1816、1818可被配置成在传送同步字1812、1814、1816、1818之后使C-PHY接口处于不同信令状态，以使得相同经加扰分组报头产生不同信令模式。在C-PHY接口中，随后传送的码元基于前一码元而被选择。相应地，C-PHY接口归因于经加扰分组报头的第一信令状态部分地基于C-PHY接口在同步字1812、1814、1816、1818已被传送后的信令状态。针对C-PHY接口的不同起始信令状态，相同经加扰分组报头产生不同的信令状态序列。
可提供不同的7码元序列以供用作同步字1812、1814、1816、1818。当多种同步字类型可用时，发射机可使用一个或多个同步字1812、1814、1816、1818来发信令通知接收机。例如，发射机可选择居于分组报头的不同副本前面的不同的同步字1812、1814、1816或1818。同步字类型可指示接下来是分组报头的第一副本，接下来是分组报头的第二副本，或者接下来是有效载荷。在另一示例中，发射机可使用一个或多个同步字1812、1814、1816、1818来向接收机指示哪一个PRBS种子值1824、1826、1828、1830被用于加扰接下来的分组报头或有效载荷。
可通过修改7码元序列中的一个或多个码元来实现不同的同步字类型。同样参照图3，在C-PHY接口中，16位字被转换成7码元序列，其中该码元序列每码元携带2.32比特。每个码元编码了五种状态，并且7码元的78125种排列可用于编码数据字中的16比特的65536种排列。相应地，12589种7位序列可供在超过游程限制时用作控制、码元替代，或者可用于定义同步字1812、1814、1816或1818。这12589种7位序列中的至少一些在3导线C-PHY接口上产生准许发射机和接收机发起和同步时钟生成逻辑的信令模式。在一些实现中，可通过配置7码元序列中的一个或多个码元来获得不同的同步字类型。在一个示例中，7码元序列中的最后一个码元可被选择成指示接下来的传输类型、和/或用于加扰接下来的传输的PRBS种子值1824、1826、1828、1830。
当不同的同步字1812、1814、1816或1818被用于指示有效载荷1820、1822的种子有关信息时，接收机可基于所接收的同步字1812、1814、1816或1818来选择恰适PRBS种子值1824、1826、1828、1830以配置其解扰器。在一些实例中，发射机可采用算法来选择用于加扰下一分组报头的PRBS种子值1824、1826、1828、1830，并且发射机随后可选择对应的同步字1812、1814、1816或1818以居于经加扰分组报头前面。发射机可使用算法、模式、伪随机序列、或者其他排序或选择过程来选择种子值1824、1826、1828、1830。
在一些实现中，不同同步字1812、1814、1816、1818可按照协议与相应种子值相关联。如在图15中解说的，发射机1502中的TxPU 1504可提供同步字类型信号1514，其指示将被Tx C-PHY接口1506用于传送分组或事务的一部分的同步字1812、1814、1816或1818。TxC-PHY接口1506可基于TxPU 1504所指示的同步字1812、1814、1816、1818来自动地选择种子值。接收机1522中的Rx C-PHY接口1526在其标识出同步码元序列中的同步字类型时自动地知晓要使用哪一个种子值。当使用多个种子值1824、1826、1828、1830时，接收机不需要知晓种子值1824、1826、1828、1830的预期传输次序。
处理电路和方法的示例
图19是解说采用可被配置成执行本文所公开的一个或多个功能的处理电路1902的装置的硬件实现的简化示例的概念图1900。根据本公开的各种方面，本文所公开的元素、或元素的任何部分、或者元素的任何组合可使用处理电路1902来实现。处理电路1902可包括由硬件和软件模块的某种组合来控制的一个或多个处理器1904。处理器1904的示例包括：微处理器、微控制器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、定序器、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。该一个或多个处理器1904可包括执行特定功能并且可由软件模块1916中的一者来配置、扩增或控制的专用处理器。该一个或多个处理器1904可通过在初始化期间加载的软件模块1916的组合来配置，并且通过在操作期间加载或卸载一个或多个软件模块1916来进一步配置。
在所解说的示例中，处理电路1902可以用由总线1910一般化地表示的总线架构来实现。取决于处理电路1902的具体应用和整体设计约束，总线1910可包括任何数目的互连总线和桥接器。总线1910将各种电路链接在一起，包括一个或多个处理器1904、以及存储1906。存储1906可包括存储器设备和大容量存储设备，并且在本文可被称为计算机可读介质和/或处理器可读介质。总线1910还可链接各种其他电路，诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口1908可提供总线1910与一个或多个线接口电路1912之间的接口。可针对处理电路所支持的每种联网技术来提供线接口电路1912。在一些实例中，多种联网技术可共享线接口电路1912中出现的电路系统或处理模块中的一些或全部。每个线接口电路1912提供用于通过传输介质与各种其它装置通信的手段。取决于该装备的本质，也可提供用户接口1918(例如，按键板、显示器、扬声器、话筒、操纵杆)，并且该用户接口1918可直接或通过总线接口1908通信地耦合到总线1910。
处理器1904可负责管理总线1910和一般处理，包括执行存储在计算机可读介质(其可包括存储1906)中的软件。在这一方面，处理电路1902(包括处理器1904)可被用于实现本文所公开的方法、功能和技术中的任何一种。存储1906可被用于存储由处理器1904在执行软件时操纵的数据，并且该软件可被配置成实现本文所公开的方法中的任何一种。
处理电路1902中的一个或多个处理器1904可执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等，无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可按计算机可读形式驻留在存储1906中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储1906可包括非瞬态计算机可读介质。作为示例，非瞬态计算机可读介质包括：磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩碟(CD)或数字多功能碟(DVD))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒、或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦式PROM(EPROM)、电可擦式PROM(EEPROM)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例，计算机可读介质和/或存储1906还可包括载波、传输线、以及用于传送可由计算机访问和读取的软件和/或指令的任何其它合适介质。计算机可读介质和/或存储1906可驻留在处理电路1902中、处理器1904中、在处理电路1902外部、或跨包括该处理电路1902在内的多个实体分布。计算机可读介质和/或存储1906可实施在计算机程序产品中。作为示例，计算机程序产品可包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整体系统上的总体设计约束来最佳地实现本公开中通篇给出的所描述的功能性。
存储1906可维持以可加载代码段、模块、应用、程序等来维持和/或组织的软件，其在本文中可被称为软件模块1916。软件模块1916中的每一者可包括在安装或加载到处理电路1902上并由一个或多个处理器1904执行时有助于运行时映像1914的指令和数据，该运行时映像1914控制一个或多个处理器1904的操作。在被执行时，某些指令可使得处理电路1902执行根据本文所描述的某些方法、算法和过程的功能。
软件模块1916中的一些可在处理电路1902初始化期间被加载，并且这些软件模块1916可配置处理电路1902以使得能够执行本文所公开的各种功能。例如，一些软件模块1916可配置处理器1904的内部设备和/或逻辑电路1922，并且可管理对外部设备(诸如，线接口电路1912、总线接口1908、用户接口1918、定时器、数学协处理器等)的访问。软件模块1916可包括控制程序和/或操作系统，其与中断处理程序和设备驱动器交互并且控制对由处理电路1902提供的各种资源的访问。这些资源可包括存储器、处理时间、对线接口电路1912的访问、用户接口1918等。
处理电路1902的一个或多个处理器1904可以是多功能的，由此软件模块1916中的一些被加载和配置成执行不同功能或相同功能的不同实例。这一个或多个处理器1904可附加地被适配成管理响应于来自例如用户接口1918、线接口电路1912和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，该一个或多个处理器1904可被配置成提供多任务环境，由此多个功能中的每个功能按需或按期望实现为由该一个或多个处理器1904服务的任务集。在一个示例中，多任务环境可使用分时程序1920来实现，该分时程序1920在不同任务之间传递对处理器1904的控制权，由此每个任务在完成任何未决操作之际和/或响应于输入(诸如中断)而将对一个或多个处理器1904的控制权返回给分时程序1920。当任务具有对一个或多个处理器1904的控制权时，处理电路有效地专用于由与控制方任务相关联的功能所针对的目的。分时程序1920可包括操作系统、在循环法基础上转移控制权的主循环、根据各功能的优先级化来分配对一个或多个处理器1904的控制权的功能、和/或通过将对一个或多个处理器1904的控制权提供给处置功能来对外部事件作出响应的中断驱动式主循环。
图20是在被配置成用于耦合至多导线转变编码接口的设备上操作的方法的流程图2000。在一些示例中，多导线转变编码接口是由MIPI联盟规范定义的C-PHY接口。
在框2002，该设备可在接收到第一同步字之后用第一PRBS种子字来初始化加扰器。第一同步字可居于第一分组前面。
在框2004，该设备可使用该加扰器和第一PRBS种子字来加扰第一分组中居于第一同步字后面的分组报头的第一副本。
在框2006，该设备可在加扰该分组报头的第一副本之后用第二PRBS种子字来初始化该加扰器。第二同步字可居于第一分组中的该分组报头的第一副本后面。
在框2008，该设备可使用该加扰器和第二PRBS种子字来加扰第一分组中居于第二同步字后面的该分组报头的第二副本。
在一个示例中，该设备可在接收到第三同步字之后用第一PRBS种子字来初始化该加扰器。第三同步字可居于第二分组前面。
在另一示例中，该设备可在接收到第三同步字之后用第三PRBS种子字来初始化该加扰器。第三同步字可居于第二分组前面。
在一些实例中，该设备可使用第二PRBS种子字来加扰第一分组的有效载荷。该设备可在加扰该分组报头的第一副本、该分组报头的第二副本以及第一分组的有效载荷之后将第一分组编码在码元序列中。
图21是在被配置成用于耦合至多导线转变编码接口的设备上操作的方法的流程图2100。在一些示例中，多导线转变编码接口是由MIPI联盟规范定义的C-PHY接口。
在框2102，该设备可提供第一同步字。第一同步字可与第一分组相关联。例如，第一同步字在传输中可居于第一分组前面。
在框2104，该设备可在提供第一同步字之后用第一PRBS种子字来初始化加扰器。
在框2106，该设备可使用该加扰器和第一PRBS种子字来加扰分组报头的第一副本，以获得第一经加扰分组报头。
在框2108，该设备可提供第二同步字。第二同步字可与第一分组相关联。例如，第二同步字在传输中可居于第一分组前面并且可在第一同步字之后被传送。
在框2110，该设备可在提供第二同步字之后用第二PRBS种子字来初始化该加扰器。
在框2112，该设备可使用该加扰器和第二PRBS种子字来加扰该分组报头的第二副本，以获得第二经加扰分组报头。
在一些示例中，该设备可在多导线转变编码接口上传送第一同步字继以第一经加扰分组报头。在传送第一经加扰分组报头之后，该设备可在多导线转变编码接口上传送第二同步字继以第二经加扰分组报头。在传送第二经加扰分组报头之后，该设备可在多导线转变编码接口上传送该分组。
在一些实例中，该设备可提供第三同步字。第三同步字可与第二分组相关联。例如，第三同步字在传输中可居于第二分组前面。该设备可在提供第三同步字之后用第三PRBS种子字来初始化该加扰器。在一个示例中，第一同步字和第三同步字具有相同值。
在另一示例中，第一同步字、第二同步字、以及第三同步字具有不同值。可只在加扰器用第一PRBS种子字来初始化时才在多导线转变编码接口上传送第一同步字。可只在加扰器用第二PRBS种子字来初始化时才在多导线转变编码接口上传送第二同步字。可只在加扰器用第三PRBS种子字来初始化时才在多导线转变编码接口上传送第三同步字。
在另一示例中，根据伪随机序列来选择第一同步字、第二同步字、以及第三同步字。
在一些实例中，该设备可使用第二PRBS种子字来加扰第一分组的有效载荷。该设备可在加扰分组报头的第一副本、该分组报头的第二副本以及第一分组的有效载荷之后将第一分组编码在码元序列中。该设备可在加扰分组报头的第一副本、该分组报头的第二副本以及第一分组的有效载荷之后通过多导线转变编码接口在码元序列中传送第一分组。
图22是解说采用处理电路2202的装置2200的硬件实现的简化示例的示图。该处理电路通常具有处理器2216，该处理器2216可包括微处理器、微控制器、数字信号处理器、定序器和状态机中的一者或多者。处理电路2202可以用由总线2220一般化地表示的总线架构来实现。取决于处理电路2202的具体应用和整体设计约束，总线2220可包括任何数目的互连总线和桥接器。总线2220将包括一个或多个处理器和/或硬件模块(由处理器2216、模块或电路2204、2206和2208、可配置成通过多导线通信链路2214的连接器或导线通信的PHY2212、以及计算机可读存储介质2218表示)的各种电路链接在一起。总线2220还可链接各种其他电路，诸如定时源、外围设备、稳压器、和功率管理电路。
处理器2216负责一般性处理，包括执行存储在计算机可读存储介质2218上的软件。该软件在由处理器2216执行时使处理电路2202执行上文针对任何特定装置描述的各种功能。计算机可读存储介质2218也可被用于存储由处理器2216在执行软件时操纵的数据，包含从通过通信链路2214传送的码元解码得来的数据，通信链路2214可被配置为数据通道和时钟通道。处理电路2202进一步包括模块2204、2206和2208中的至少一者。模块2204、2206和2208可以是在处理器2216中运行的软件模块、驻留/存储在计算机可读存储介质2218中、是耦合至处理器2216的一个或多个硬件模块、或是其某种组合。2204、2206和/或2208可包括微控制器指令、状态机配置参数、或其某种组合。
在一个配置中，用于数据通信的装置2200包括被配置成接收和处理分组以供在通信链路2214上传送的模块和/或电路2208，被配置成使用多个种子来加扰每个分组的模块和/或电路2206，以及被配置成将经加扰数据编码在要通过通信链路2214传送的码元序列中的模块和/或电路2204、2212。
图23是在被配置成用于耦合至多导线转变编码接口的设备上操作的方法的流程图2300。在一些示例中，多导线转变编码接口是由MIPI联盟规范定义的C-PHY接口。
在框2302，该设备可在接收到第一同步字之后用第一PRBS种子字来初始化第一解扰器，第一同步字居于第一分组前面。
在框2304，该设备可使用第一解扰器和第一PRBS种子字来解扰第一分组中居于第一同步字后面的分组报头的第一副本。
在框2306，该设备可在接收到第二同步字之后用第二PRBS种子字来初始化第一解扰器，第二同步字居于第一分组中的该分组报头的第一副本后面。
在框2308，该设备可使用第一解扰器和第二PRBS种子字来解扰第一分组中居于第二同步字后面的该分组报头的第二副本。
在一个示例中，多导线转变编码接口是由移动行业处理器接口(MIPI)联盟规范定义的C-PHY接口。
在一些实例中，该设备可在接收到第三同步字之后用第一PRBS种子字来初始化第一解扰器，其中第三同步字居于第二分组前面。
在一些实例中，该设备可在接收到第三同步字之后用第三PRBS种子字来初始化第一解扰器，其中第三同步字居于第二分组前面。该设备可使用第二PRBS种子字来解扰第一分组的有效载荷。
在一些实例中，该设备可在接收到第三同步字之后用第一PRBS种子字来初始化第一解扰器，第三同步字居于第二分组前面；在接收到第三同步字之后用第二PRBS种子字来初始化第二解扰器；使用第一解扰器和第一PRBS种子字来解扰第二分组中的报头；使用第二解扰器和第二PRBS种子字来解扰第二分组中的该报头；并且基于第一解扰器和第二解扰器的输出中的CRC信息来确定第一PRBS种子字和第二PRBS种子字中的哪一者被用于加扰该报头。该CRC信息还可标识分组报头何时已被传输错误所影响。
在一个示例中，第一同步字、第二同步字和第三同步字可根据伪随机序列来选择。在另一示例中，可使用要传送的同步字的类型或值来确定提供哪一个种子字以用于初始化加扰器。在另一示例中，第一PRBS种子字在第一同步字被传送之后被用于加扰，第二PRBS种子字在第二同步字被传送之后被用于加扰，并且第三PRBS种子字在第三同步字被传送之后被用于加扰。
图24是解说采用处理电路2402的装置2400的硬件实现的简化示例的示图。该处理电路通常具有处理器2416，该处理器2416可包括微处理器、微控制器、数字信号处理器、定序器和状态机中的一者或多者。处理电路2402可以用由总线2420一般化地表示的总线架构来实现。取决于处理电路2402的具体应用和整体设计约束，总线2420可包括任何数目的互连总线和桥接器。总线2420将包括一个或多个处理器和/或硬件模块(由处理器2416、模块或电路2404、2406和2408、可配置成通过多导线通信链路2414的连接器或导线通信的PHY2412、以及计算机可读存储介质2418表示)的各种电路链接在一起。总线2420还可链接各种其他电路，诸如定时源、外围设备、稳压器、和功率管理电路。
处理器2416负责一般性处理，包括执行存储在计算机可读存储介质2418上的软件。该软件在由处理器2416执行时使处理电路2402执行上文针对任何特定装置描述的各种功能。计算机可读存储介质2418也可被用于存储由处理器2416在执行软件时操纵的数据，包含从通过通信链路2414传送的码元解码得来的数据，通信链路2414可被配置为数据通道和时钟通道。处理电路2402进一步包括模块2404、2406和2408中的至少一个模块。模块2404、2406和2408可以是在处理器2416中运行的软件模块、驻留/存储在计算机可读存储介质2418中、是耦合至处理器2416的一个或多个硬件模块、或是其某种组合。2404、2406和/或2408可包括微控制器指令、状态机配置参数、或其某种组合。
在一个配置中，用于数据通信的装置2400包括被配置成接收和处理来自通信链路2414的分组的模块和/或电路2408，被配置成使用多个种子来解扰每个分组的模块和/或电路2406，以及被配置成解码接收自通信链路2414的码元序列中的经加扰数据的模块和/或电路2404、2412。
应理解，所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解，基于设计偏好，可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以示例次序呈现各种步骤的要素，且并不意味着被限定于所给出的具体次序或层次。
提供之前的描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种修改将容易为本领域技术人员所明白，并且在本文中所定义的普适原理可被应用于其他方面。因此，权利要求并非旨在被限定于本文中所示的方面，而是应被授予与语言上的权利要求相一致的全部范围，其中对要素的单数形式的引述除非特别声明，否则并非旨在表示“有且仅有一个”，而是“一个或多个”。除非特别另外声明，否则术语“一些/某个”指的是一个或多个。贯穿本公开所描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此，且旨在被权利要求所涵盖。此外，本文中所公开的任何内容都并非旨在贡献给公众，无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能，除非该元素是使用短语“用于……的装置”来明确叙述的。

Claims (30)

1.一种用于加扰要在多导线转变编码接口上传送的分组的方法，包括：
提供第一同步字，所述第一同步字与第一分组相关联；
在提供所述第一同步字之后用第一伪随机二进制序列(PRBS)种子字来初始化加扰器；
使用所述加扰器和所述第一PRBS种子字来加扰分组报头的第一副本以获得第一经加扰分组报头；
提供第二同步字，所述第二同步字与所述第一分组相关联；
在提供所述第二同步字之后用第二PRBS种子字来初始化所述加扰器；以及
使用所述加扰器和所述第二PRBS种子字来加扰所述分组报头的第二副本以获得第二经加扰分组报头。
2.如权利要求1所述的方法，其特征在于，所述多导线转变编码接口是由移动行业处理器接口(MIPI)联盟规范定义的C-PHY接口。
3.如权利要求1所述的方法，其特征在于，进一步包括：
在所述多导线转变编码接口上传送所述第一同步字继以所述第一经加扰分组报头；
在传送所述第一经加扰分组报头之后，在所述多导线转变编码接口上传送所述第二同步字继以所述第二经加扰分组报头；以及
在传送所述第二经加扰分组报头之后，在所述多导线转变编码接口上传送所述分组。
4.如权利要求1所述的方法，其特征在于，进一步包括：
提供第三同步字，所述第三同步字与第二分组相关联；以及
在提供所述第三同步字之后用第三PRBS种子字来初始化所述加扰器。
5.如权利要求4所述的方法，其特征在于，所述第一同步字和所述第三同步字具有相同值。
6.如权利要求4所述的方法，其特征在于：
所述第一同步字、所述第二同步字和所述第三同步字具有不同值；
只在所述加扰器用所述第一PRBS种子字来初始化时才在所述多导线转变编码接口上传送所述第一同步字；
只在所述加扰器用所述第二PRBS种子字来初始化时才在所述多导线转变编码接口上传送所述第二同步字；并且
只在所述加扰器用所述第三PRBS种子字来初始化时才在所述多导线转变编码接口上传送所述第三同步字。
7.如权利要求4所述的方法，其特征在于，所述第一同步字、所述第二同步字和所述第三同步字是根据伪随机序列来选择的。
8.如权利要求4所述的方法，其特征在于，所述第一PRBS种子字在所述第一同步字被传送之后被用于加扰，所述第二PRBS种子字在所述第二同步字被传送之后被用于加扰，并且所述第三PRBS种子字在所述第三同步字被传送之后被用于加扰。
9.如权利要求1所述的方法，其特征在于，进一步包括：
使用所述第二PRBS种子字来加扰所述第一分组的有效载荷；以及
在加扰所述分组报头的第一副本、所述分组报头的第二副本以及所述第一分组的有效载荷之后将所述第一分组编码在码元序列中。
10.如权利要求9所述的方法，其特征在于，进一步包括：
在加扰所述分组报头的第一副本、所述分组报头的第二副本以及所述第一分组的有效载荷之后通过所述多导线转变编码接口在码元序列中传送所述第一分组。
11.一种装置，包括：
物理接口，其被配置成用于通过多导线转变编码接口进行通信；
加扰器；以及
处理器，其被配置成：
提供第一同步字，所述第一同步字与第一分组相关联；
在提供所述第一同步字之后用第一伪随机二进制序列(PRBS)种子字来初始化加扰器；
使所述加扰器使用所述第一PRBS种子字来加扰分组报头的第一副本以获得第一经加扰分组报头；
提供第二同步字，所述第二同步字与所述第一分组相关联；
在提供所述第二同步字之后用第二PRBS种子字来初始化所述加扰器；以及
使所述加扰器使用所述第二PRBS种子字来加扰所述分组报头的第二副本以获得第二经加扰分组报头。
12.如权利要求11所述的装置，其特征在于，所述多导线转变编码接口是由移动行业处理器接口(MIPI)联盟规范定义的C-PHY接口。
13.如权利要求11所述的装置，其特征在于，所述处理器被配置成：
在所述多导线转变编码接口上传送所述第一同步字继以所述第一经加扰分组报头；
在传送所述第一经加扰分组报头之后，在所述多导线转变编码接口上传送所述第二同步字继以所述第二经加扰分组报头；以及
在传送所述第二经加扰分组报头之后，在所述多导线转变编码接口上传送所述分组。
14.如权利要求11所述的装置，其特征在于，所述处理器被配置成：
提供第三同步字，所述第三同步字与第二分组相关联；以及
在提供所述第三同步字之后用第三PRBS种子字来初始化所述加扰器。
15.如权利要求14所述的装置，其特征在于，所述第一同步字和所述第三同步字具有相同值。
16.如权利要求14所述的装置，其特征在于：
所述第一同步字、所述第二同步字和所述第三同步字具有不同值；
只在所述加扰器用所述第一PRBS种子字来初始化时才在所述多导线转变编码接口上传送所述第一同步字；
只在所述加扰器用所述第二PRBS种子字来初始化时才在所述多导线转变编码接口上传送所述第二同步字；并且
只在所述加扰器用所述第三PRBS种子字来初始化时才在所述多导线转变编码接口上传送所述第三同步字。
17.如权利要求14所述的装置，其特征在于，所述第一同步字、所述第二同步字和所述第三同步字是根据伪随机序列来选择的。
18.如权利要求17所述的装置，其特征在于，所述处理器被配置成：
使所述加扰器使用所述第二PRBS种子字来加扰所述第一分组的有效载荷；以及
在所述分组报头的第一副本、所述分组报头的第二副本以及所述第一分组的有效载荷已被加扰之后将所述第一分组编码在码元序列中，其中时钟信息被嵌入在所述码元序列中的每一对连贯码元之间的转变中。
19.一种用于解扰在多导线转变编码接口处接收的分组的方法，包括：
在接收到第一同步字之后用第一伪随机二进制序列(PRBS)种子字来初始化第一解扰器，所述第一同步字居于第一分组前面；
使用所述第一解扰器和所述第一PRBS种子字来解扰所述第一分组中居于所述第一同步字后面的分组报头的第一副本；
在接收到第二同步字之后用第二PRBS种子字来初始化所述第一解扰器，所述第二同步字居于所述第一分组中的所述分组报头的第一副本后面；以及
使用所述第一解扰器和所述第二PRBS种子字来解扰所述第一分组中居于所述第二同步字后面的所述分组报头的第二副本。
20.如权利要求19所述的方法，其特征在于，所述多导线转变编码接口是由移动行业处理器接口(MIPI)联盟规范定义的C-PHY接口。
21.如权利要求19所述的方法，其特征在于，进一步包括：
在接收到第三同步字之后用所述第一PRBS种子字来初始化所述第一解扰器，其中所述第三同步字居于第二分组前面。
22.如权利要求19所述的方法，其特征在于，进一步包括：
在接收到第三同步字之后用第三PRBS种子字来初始化所述第一解扰器，其中所述第三同步字居于第二分组前面。
23.如权利要求19所述的方法，其特征在于，进一步包括：
使用所述第二PRBS种子字来解扰所述第一分组的有效载荷。
24.如权利要求19所述的方法，其特征在于，进一步包括：
在接收到第三同步字之后用所述第一PRBS种子字来初始化所述第一解扰器，所述第三同步字居于第二分组前面；
在接收到所述第三同步字之后用所述第二PRBS种子字来初始化第二解扰器；
使用所述第一解扰器和所述第一PRBS种子字来解扰所述第二分组中的报头；
使用所述第二解扰器和所述第二PRBS种子字来解扰所述第二分组中的所述报头；以及
基于所述第一解扰器和所述第二解扰器的输出中的CRC信息来确定所述第一PRBS种子字和所述第二PRBS种子字中的哪一者被用于加扰所述报头。
25.如权利要求19所述的方法，其特征在于，所述第一同步字和所述第二同步字包括不同码元序列。
26.一种装备，包括：
用于配置一个或多个解扰器的装置，其被配置成：
在接收到第一同步字之后用第一伪随机二进制序列(PRBS)种子字来初始化第一解扰器，所述第一同步字居于第一分组前面；以及
在接收到第二同步字之后用第二PRBS种子字来初始化所述第一解扰器；
用于使用所述第一解扰器和所述第一PRBS种子字来解扰所述第一分组中居于所述第一同步字后面的分组报头的第一副本的装置；以及
用于使用所述第一解扰器和所述第一PRBS种子字来解扰所述第一分组中居于所述第二同步字后面的所述分组报头的第二副本的装置，其中所述第二同步字跟随在所述第一分组中的所述分组报头的第一副本后。
27.如权利要求26所述的装备，其特征在于，所述用于配置一个或多个解扰器的装置被配置成：
在接收到第三同步字之后用所述第一PRBS种子字来初始化所述第一解扰器，其中所述第三同步字居于第二分组前面。
28.如权利要求26所述的装备，其特征在于：
所述用于配置一个或多个解扰器的装置被配置成在接收到第三同步字之后用第三PRBS种子字来初始化所述第一解扰器，其中所述第三同步字居于第二分组前面；并且
所述用于解扰所述分组报头的第二副本的装置被进一步配置成使用所述第二PRBS种子字来解扰所述第一分组的有效载荷。
29.如权利要求26所述的装备，其特征在于：
所述用于配置一个或多个解扰器的装置被配置成在接收到第三同步字之后用所述第一PRBS种子字来初始化所述第一解扰器，所述第三同步字居于第二分组前面；
所述用于配置一个或多个解扰器的装置被配置成在接收到所述第三同步字之后用所述第二PRBS种子字来初始化第二解扰器；
所述用于解扰所述分组报头的第一副本的装置被配置成使用所述第一解扰器和所述第一PRBS种子字来解扰所述第二分组中的报头；
所述用于解扰所述分组报头的第一副本的装置被配置成使用所述第二解扰器和所述第二PRBS种子字来解扰所述第二分组中的所述报头；并且
所述第一解扰器和所述第二解扰器的输出中的CRC信息被用来确定所述第一PRBS种子字和所述第二PRBS种子字中的哪一者被用于加扰所述报头。
30.如权利要求26所述的装备，其特征在于，所述第一同步字和所述第二同步字包括不同码元序列。
CN201680061365.2A 2015-10-22 2016-09-01 用于mipi csi-2 c-phy的交替伪随机二进制序列种子 Pending CN108351854A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201562245148P 2015-10-22 2015-10-22
US62/245,148 2015-10-22
US201662377876P 2016-08-22 2016-08-22
US62/377,876 2016-08-22
US201662380841P 2016-08-29 2016-08-29
US62/380,841 2016-08-29
US15/253,020 2016-08-31
US15/253,020 US20170117979A1 (en) 2015-10-22 2016-08-31 Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy
PCT/US2016/050001 WO2017069855A1 (en) 2015-10-22 2016-09-01 Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy

Publications (1)

Publication Number Publication Date
CN108351854A true CN108351854A (zh) 2018-07-31

Family

ID=56959022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680061365.2A Pending CN108351854A (zh) 2015-10-22 2016-09-01 用于mipi csi-2 c-phy的交替伪随机二进制序列种子

Country Status (5)

Country Link
US (1) US20170117979A1 (zh)
EP (1) EP3365797A1 (zh)
KR (1) KR20180073578A (zh)
CN (1) CN108351854A (zh)
WO (1) WO2017069855A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109660516A (zh) * 2018-11-16 2019-04-19 武汉精立电子技术有限公司 Mipi c-phy信号发生方法、装置及系统
CN114006949A (zh) * 2020-07-16 2022-02-01 马克西姆综合产品公司 Gmsl隧道模式下的mipi转化
US11962674B2 (en) 2020-07-16 2024-04-16 Maxim Integrated Products, Inc. MIPI translation in gigabit multimedia serial link

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
KR102466160B1 (ko) * 2016-01-08 2022-11-14 삼성전자주식회사 데이터의 루프백을 수행하는 시스템 온 칩과 집적 회로, 및 이들을 포함하는 모바일 장치
CN106209159B (zh) * 2016-07-18 2019-12-13 乐鑫信息科技（上海）股份有限公司 一种数据包前导序列和包头及其处理方法和数据帧
KR101899247B1 (ko) * 2017-05-31 2018-09-14 한양대학교 산학협력단 동시 스위칭 잡음을 제거하는 송신기 및 이에 있어서 데이터 전송 방법
CN108287682B (zh) * 2018-02-07 2020-09-04 北京集创北方科技股份有限公司 一种伪随机序列生成方法和装置以及集成电路
US20190356412A1 (en) * 2018-05-16 2019-11-21 Qualcomm Incorporated Fast termination of multilane double data rate transactions
US11064295B2 (en) 2018-10-15 2021-07-13 Qualcomm Incorporated Scrambling data-port audio in SOUNDWIRE systems
JPWO2020166378A1 (ja) * 2019-02-15 2021-12-09 ソニーセミコンダクタソリューションズ株式会社 通信装置および通信方法、並びにプログラム
US10804904B1 (en) 2019-10-10 2020-10-13 Samsung Electronics Co., Ltd. Apparatus and method for detecting synchronization loss in multi-lane transmitter
KR20210046885A (ko) 2019-10-18 2021-04-29 삼성전자주식회사 이미지 센서, 카메라 모듈, 및 전자 기기
CN112788327B (zh) * 2019-11-08 2024-03-08 京元电子股份有限公司 影像测试系统及其测试组件
KR20210089811A (ko) * 2020-01-08 2021-07-19 삼성전자주식회사 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치
KR20230059952A (ko) * 2021-10-26 2023-05-04 삼성디스플레이 주식회사 데이터 전송 방법
KR20230125990A (ko) 2022-02-22 2023-08-29 고려대학교 산학협력단 Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법
US12007934B1 (en) * 2023-01-12 2024-06-11 Qualcomm Incorporated Corrupt packet detector for C-PHY receiver

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020080887A1 (en) * 2000-10-20 2002-06-27 Young-Ho Jeong In-band adjacent-channel digital audio broadcasting system
US20070008991A1 (en) * 2005-07-07 2007-01-11 Cisco Technology, Inc. Data transfer protocol for 6.25 GBPs Serializer/Deserializer (SERDES)
CN1939019A (zh) * 2004-03-31 2007-03-28 松下电器产业株式会社 用于生成并且处理具有减少的离散功率谱密度分量的宽带信号的方法和装置
US7492807B1 (en) * 2008-04-07 2009-02-17 International Business Machines Corporation Pseudo-random bit sequence (PRBS) synchronization for interconnects with dual-tap scrambling devices and methods
CN102246516A (zh) * 2008-12-12 2011-11-16 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
WO2012125825A2 (en) * 2011-03-15 2012-09-20 Texas Instruments Incorporated Methods and apparatus for communicating scrambling seed information

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9210010B2 (en) * 2013-03-15 2015-12-08 Apple, Inc. Methods and apparatus for scrambling symbols over multi-lane serial interfaces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020080887A1 (en) * 2000-10-20 2002-06-27 Young-Ho Jeong In-band adjacent-channel digital audio broadcasting system
CN1939019A (zh) * 2004-03-31 2007-03-28 松下电器产业株式会社 用于生成并且处理具有减少的离散功率谱密度分量的宽带信号的方法和装置
US20070008991A1 (en) * 2005-07-07 2007-01-11 Cisco Technology, Inc. Data transfer protocol for 6.25 GBPs Serializer/Deserializer (SERDES)
US7492807B1 (en) * 2008-04-07 2009-02-17 International Business Machines Corporation Pseudo-random bit sequence (PRBS) synchronization for interconnects with dual-tap scrambling devices and methods
CN102246516A (zh) * 2008-12-12 2011-11-16 Lg电子株式会社 用于发送和接收信号的装置以及用于发送和接收信号的方法
WO2012125825A2 (en) * 2011-03-15 2012-09-20 Texas Instruments Incorporated Methods and apparatus for communicating scrambling seed information

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109660516A (zh) * 2018-11-16 2019-04-19 武汉精立电子技术有限公司 Mipi c-phy信号发生方法、装置及系统
CN114006949A (zh) * 2020-07-16 2022-02-01 马克西姆综合产品公司 Gmsl隧道模式下的mipi转化
US11962674B2 (en) 2020-07-16 2024-04-16 Maxim Integrated Products, Inc. MIPI translation in gigabit multimedia serial link

Also Published As

Publication number Publication date
KR20180073578A (ko) 2018-07-02
US20170117979A1 (en) 2017-04-27
EP3365797A1 (en) 2018-08-29
WO2017069855A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
CN108351854A (zh) 用于mipi csi-2 c-phy的交替伪随机二进制序列种子
CN103401636B (zh) 用于集成电路之间的点对点通信的物理接口内的检错
CN104283664B (zh) 差分解码器
CN107749782B (zh) 对控制符号进行智能加扰的方法和装置
TWI549494B (zh) 用於在多單工通道序列介面上擾碼符號之方法及裝置
CN107924376A (zh) 用于光学介质的低功率模式信号桥接器
US7339502B2 (en) Method and device for transmitting data over a plurality of transmission lines
CN101690174B (zh) 带有信息偏移和冗余控制信息的数据传输装置和方法
EP3076580B1 (en) Method and apparatus for scrambling a high speed data transmission
CN108141400A (zh) N相快速总线周转
EP2343859B1 (en) Low latency serial memory interface
US10110335B2 (en) Latency-optimized physical coding sublayer
CN107925561A (zh) 用于适配两个集成电路设备之间的3线通信链路处的3相信号交换的方法、装置和存储介质
CN104967600B (zh) 通过减少通道的介质进行多通道自动协商的系统和方法
CN105493413B (zh) 在多媒体接口中的射频干扰减少
WO2009017800A2 (en) Multiplexed multilane hybrid scrambled transmission coding
US9503253B2 (en) Serial data transmission circuit and reception circuit, transmission system using the same, electronic device, and serial data transmission method
CN106063181B (zh) 接收机电路和在接收机电路上操作的方法
CN105531687A (zh) 利用转换最小化差分信令(tmds)编码来编码用于经通信接口传输的保护频带数据
CN102474438A (zh) 环状传输系统中的节点装置、集成电路及控制方法
US20150106679A1 (en) Defect propagation of multiple signals of various rates when mapped into a combined signal
JP2001077869A (ja) データ受信機
US20220303642A1 (en) Securing video distribution
CN114650138A (zh) 一种i2c通信方法、系统、设备以及介质
CN109831192A (zh) 用于传送器、接收器的物理层电路及其方法、及通讯系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180731