KR20230125990A - Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법 - Google Patents

Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법 Download PDF

Info

Publication number
KR20230125990A
KR20230125990A KR1020220022910A KR20220022910A KR20230125990A KR 20230125990 A KR20230125990 A KR 20230125990A KR 1020220022910 A KR1020220022910 A KR 1020220022910A KR 20220022910 A KR20220022910 A KR 20220022910A KR 20230125990 A KR20230125990 A KR 20230125990A
Authority
KR
South Korea
Prior art keywords
base
pixel
unit packet
buffer
remainder
Prior art date
Application number
KR1020220022910A
Other languages
English (en)
Inventor
김선욱
권기용
강동원
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020220022910A priority Critical patent/KR20230125990A/ko
Publication of KR20230125990A publication Critical patent/KR20230125990A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/007—Use of pixel shift techniques, e.g. by mechanical shift of the physical pixels or by optical shift of the perceived pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 개시의 일 양상으로, 물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 저장하는 제1 버퍼 및 제2 버퍼; 상기 제1 버퍼에 저장된 제1 단위 패킷 및 상기 제2 버퍼에 저장된 제2 단위 패킷 - 상기 제2 단위 패킷은 상기 제1 버퍼로부터 전달받은 것임 -; 으로부터 4-바이트로 정의되는 베이스(base)를 선택하는 베이스 선택기; 상기 제1 단위 패킷 및 상기 제2 단위 패킷으로부터 상기 베이스를 제외한 나머지(remainder)를 선택하는 나머지 선택기; 및 상기 베이스와 상기 나머지로 정의되는 픽셀 데이터를 출력하는 픽셀 출력 버퍼를 포함하는, 픽셀 변환기이다.

Description

MIPI DSI 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법{PIXEL CONVERTER FOR CONVERTING THE MIPI DSI PACKET INTO ARBITRARY PIXEL SIZES AND METHOD THEREOF}
본 개시 (present disclosure)는 MIPI DSI 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법에 관한 것이다.
반도체와 영상처리 기술 등이 발전함에 따라 디스플레이와 카메라들의 해상도가 크게 증가하고 있으며, 이에 따라 데이터를 생성 및 출력하는 데이터의 양이 증가하고 있다. 이러한 고용량 데이터를 저전력과 높은 대역폭으로 전송할 수 있는 인터페이스가 필요하며 스마트폰 등의 휴대 전자기기에서는 필수적이다.
MIPI DSI (Mobile Industry Processor Interface Display Serial Interface)는 트랜잭션(transaction) 기반 고해상도 데이터 전송을 지원하는 인터페이스의 대표적인 표준 규약이다. DSI의 모든 트랜잭션은 패킷을 사용하며 한 번의 트랜잭션은 하나 이상의 패킷으로 구성될 수 있다. 패킷은 숏(short)과 롱(long) 두 가지로 구분되며 숏 패킷은 패킷의 종류, 데이터와 ECC(Error Correction Code)를 포함하는 4-바이트(byte) 전송 포맷을 가지며 DSI를 제어하는데 사용한다. 롱 패킷은 패킷의 종류, 페이로드(payload)의 크기, ECC를 포함하는 4-바이트의 헤더(header)와 비디오 데이터 전송을 위한 0 내지 65545 바이트의 페이로드로 구성된다.
MIPI DSI는 숏 패킷 혹은 롱 패킷의 헤더를 탐지하여 패킷 내용에 따라 호스트의 정보를 디스플레이에 전달하거나 페이로드를 정렬하는 등의 동작을 수행한다. 롱 패킷의 경우 다양한 픽셀 포맷에 대응하여 픽셀 단위로 페이로드를 정렬시킨 뒤 출력해야 한다. MIPI DSI 표준은 다양한 종류의 픽셀 포맷(18-비트 RGB, 24-비트 RGB, 30-비트 RGB, 16-비트 YCbCr, 24-비트 YCbCr 등)에 대한 처리 방식을 정의하고 있다. 36-비트 RGB 포맷이나 18-비트 RGB 포맷의 경우 한 픽셀이 바이트 단위로 정렬되지 않기 때문에 이러한 픽셀 포맷의 경우는 멀티픽셀 단위로 데이터를 처리한다.
D-PHY는 물리 계층에서 비트 단위로 전송되는 데이터를 바이트 정렬(byte align)하여 DSI로 전달한다. 패킷 데이터는 DSI에 4-바이트 단위로 입력되고 출력은 패킷의 헤더에 정의된 픽셀 포맷에 맞추어 출력되어야 한다. 하지만 가변적인 페이로드 길이로 인해 패킷의 시작 위치가 입력 4-바이트 중 어느 바이트에서부터 라도 시작될 수 있는 특징이 있다. 이 때문에 기존 구조에서는 패킷을 시작 위치에 따라 4-바이트 단위로 정렬한 후 다시 라인 버퍼(line buffer)를 통해 픽셀 단위로 재정렬하여 디스플레이로 출력하는 구조를 가진다. 이러한 구조는 서로 다른 크기의 픽셀 포맷마다 이에 대응하는 정렬 회로가 필요하다. 또한, 4-바이트로 정렬된 페이로드가 픽셀 출력 외 사용하는 부분이 없음에도 두 번의 정렬이 필요하여 결과적으로 지역 오버헤드(area overhead)가 크다는 문제가 있다.
대한민국 공개특허 제10-2018-0073578호 대한민국 공개특허 제10-2021-0046654호
본 개시의 다양한 예들은 MIPI DSI 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법을 제공하기 위함이다.
본 개시의 다양한 예들에서 이루고자 하는 기술적 과제들은 이상에서 언급한 사항들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 이하 설명할 본 개시의 다양한 예들로부터 당해 기술분야에서 통상의 지식을 가진 자에 의해 고려될 수 있다.
본 개시의 일 양상으로, 물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 저장하는 제1 버퍼 및 제2 버퍼; 상기 제1 버퍼에 저장된 제1 단위 패킷 및 상기 제2 버퍼에 저장된 제2 단위 패킷 - 상기 제2 단위 패킷은 상기 제1 버퍼로부터 전달받은 것임 -; 으로부터 4-바이트로 정의되는 베이스(base)를 선택하는 베이스 선택기; 상기 제1 단위 패킷 및 상기 제2 단위 패킷으로부터 상기 베이스를 제외한 나머지(remainder)를 선택하는 나머지 선택기; 및 상기 베이스와 상기 나머지로 정의되는 픽셀 데이터를 출력하는 픽셀 출력 버퍼를 포함하는, 픽셀 변환기이다.
예를 들어, 상기 패킷은 헤더 및 각각이 4n + α로 정의되는 크기를 갖는 복수의 픽셀을 포함하는 페이로드를 포함하고, 여기서 n은 상기 복수의 픽셀 각각에 포함된 상기 베이스의 개수이고 α는 상기 나머지의 크기일 수 있다.
예를 들어, 상기 나머지는 상기 픽셀 출력 버퍼의 MSB(Most Significant Byte)에 저장되고, 상기 베이스는 상기 픽셀 출력 버퍼의 MSB를 제외한 나머지 공간에 저장될 수 있다.
예를 들어, 상기 베이스를 상기 픽셀 출력 버퍼에 순차적으로 저장하는 베이스-픽셀 선택기를 더 포함할 수 있다.
예를 들어, 상기 베이스-픽셀 선택기는 i + (3 - n)로 정의되는 픽셀 위치 값에 기초하여 상기 베이스를 상기 픽셀 출력 버퍼에 순차적으로 저장하고, 여기서 i는 상기 베이스의 저장 순서이고, n은 복수의 픽셀 각각에 포함된 상기 베이스의 개수일 수 있다.
예를 들어, 상기 베이스 선택기는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 베이스 위치 값에 대응되는 4-바이트 데이터를 상기 베이스로서 선택하고, 상기 베이스 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 베이스를 선택하기 위하여 정의되는 것일 수 있다.
예를 들어, 상기 나머지 선택기는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 나머지 위치 값에 대응되는 데이터를 상기 나머지로서 선택하고, 상기 나머지 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 나머지를 선택하기 위하여 정의되는 것일 수 있다.
본 개시의 다른 일 양상으로, 픽셀 변환기에 의해 수행되는 픽셀 변환 방법으로서, 물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 제1 버퍼 및 제2 버퍼에 저장하는 단계; 상기 제1 버퍼에 저장된 제1 단위 패킷 및 상기 제2 버퍼에 저장된 제2 단위 패킷 - 상기 제2 단위 패킷은 상기 제1 버퍼로부터 전달받은 것임 -; 으로부터 4-바이트로 정의되는 베이스(base)를 선택하는 단계; 상기 제1 단위 패킷 및 상기 제2 단위 패킷으로부터 상기 베이스를 제외한 나머지(remainder)를 선택하는 단계; 및 상기 베이스와 상기 나머지로 정의되는 픽셀 데이터를 픽셀 출력 버퍼를 통해 출력하는 단계를 포함하는, 픽셀 변환 방법이다.
예를 들어, 상기 패킷은 헤더 및 각각이 4n + α로 정의되는 크기를 갖는 복수의 픽셀을 포함하는 페이로드를 포함하고, 여기서 n은 상기 복수의 픽셀 각각에 포함된 상기 베이스의 개수이고 α는 상기 나머지의 크기이고, 상기 픽셀 변환 방법은: 상기 나머지를 상기 픽셀 출력 버퍼의 MSB(Most Significant Byte)에 저장하고, 상기 베이스를 상기 픽셀 출력 버퍼의 MSB를 제외한 나머지 공간에 저장하는 단계를 더 포함할 수 있다.
예를 들어, 상기 베이스를 선택하는 단계는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 베이스 위치 값에 대응되는 4-바이트 데이터를 상기 베이스로서 선택하고, 상기 베이스 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 베이스를 선택하기 위하여 정의되는 것일 수 있다.
예를 들어, 상기 나머지를 선택하는 단계는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 나머지 위치 값에 대응되는 데이터를 상기 나머지로서 선택하고, 상기 나머지 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 나머지를 선택하기 위하여 정의되는 것일 수 있다.
상술한 본 개시의 다양한 예들은 본 개시의 바람직한 예들 중 일부에 불과하며, 본 개시의 다양한 예들의 기술적 특징들이 반영된 여러 가지 예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 개시의 다양한 예들에 따르면 다음과 같은 효과가 있다.
본 개시의 다양한 예들에 따르면, MIPI DSI 환경에서 효율적으로 임의 데이터 크기의 픽셀 포맷에 대응하도록 MIPI DSI 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법이 제공될 수 있다.
또한, 기존 구조보다 더 작은 면적, 작은 지역 오버헤드 및 작은 소비 전력을 가지고 패킷 정렬이 가능하다.
또한, 베이스와 같은 크기를 갖는 헤더의 특징을 통해 헤더도 베이스로 취급할 수 있어 간단한 구조를 가질 수 있다.
본 개시의 다양한 예들로부터 얻을 수 있는 효과들은 이상에서 언급된 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 이하의 상세한 설명을 기반으로 당해 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다.
이하에 첨부되는 도면들은 본 개시의 다양한 예들에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 본 개시의 다양한 예들을 제공한다. 다만, 본 개시의 다양한 예들의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 실시예로 구성될 수 있다. 각 도면에서의 참조 번호 (reference numerals) 들은 구조적 구성요소 (structural elements) 를 의미한다.
도 1은 본 개시의 일 예에 따른 픽셀 변환기의 기능 블록도를 도시한 것이다.
도 2는 본 개시의 일 예에 따른 픽셀 변환기의 회로도이다.
도 3은 픽셀 내 베이스의 개수에 따른 저장 순서와 이 때의 입력 버퍼 및 픽셀 출력 버퍼의 배열을 도시한 것이다.
도 4a 및 도 4b는 베이스 위치 값과 나머지 위치 값에 따른 입력 버퍼의 배열을 도시한 것이다.
도 5는 주기에 따른 입력 버퍼 및 픽셀 출력 버퍼의 배열을 도시한 것이다.
도 6은 본 개시의 일 예에 따른 픽셀 변환 방법의 순서도이다.
이하, 본 발명에 따른 구현들을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 구현을 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 구현 형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나 당업자는 본 개시가 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.
본 발명의 개념에 따른 다양한 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 다양한 예들을 도면에 예시하고 본 개시에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 다양한 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
본 개시의 다양한 예에서, “/” 및 “,”는 “및/또는”을 나타내는 것으로 해석되어야 한다. 예를 들어, “A/B”는 “A 및/또는 B”를 의미할 수 있다. 나아가, “A, B”는 “A 및/또는 B”를 의미할 수 있다. 나아가, “A/B/C”는 “A, B 및/또는 C 중 적어도 어느 하나”를 의미할 수 있다. 나아가, “A, B, C”는 “A, B 및/또는 C 중 적어도 어느 하나”를 의미할 수 있다.
이하에서는, 픽셀 변환기 및 그 동작 방법에 대한 다양한 실시예들을 개시한다. 픽셀 변환기는 패킷(숏 패킷 또는 롱 패킷)을 입력 받고, 패킷에 포함된 페이로드를 임의의 크기를 갖는 픽셀 데이터로 변환한다. 패킷은 헤더 및 페이로드를 포함하며, 페이로드에는 픽셀 데이터가 포함된다. 픽셀 데이터는 복수의 픽셀로 정의되는 데이터로서, 하나의 픽셀은 4n + α의 크기를 가질 수 있다. 여기서, n은 복수의 픽셀 각각에 포함된 베이스(base)의 개수이고 α는 나머지(remainder)의 크기이다.
본 개시에서, 베이스는 4-바이트의 크기를 갖는 단위로 정의될 수 있고, 하나의 픽셀에 n개만큼이 포함될 수 있다. 나머지는 하나의 픽셀에서 베이스를 제외한 나머지 데이터로서 정의될 수 있다. 픽셀 변환기는 상술한 패킷을 베이스와 나머지에 기초하여 처리한다.
도 1은 본 개시의 일 예에 따른 픽셀 변환기의 기능 블록도를 도시한 것이다.
도 1을 참조하면, 본 개시의 일 예에 따른 픽셀 변환기(10)는 입력 버퍼(100), 베이스 선택기(200), 나머지 선택기(300), ECC 정정기(400), 베이스-픽셀 선택기(500) 및 출력 버퍼(600)를 포함한다.
입력 버퍼(100)는 물리적 계층인 D-PHY와 연결되며, 물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 저장한다. 입력 버퍼(100)는 제1 버퍼(110) 및 제2 버퍼(120)를 포함한다.
제1 버퍼(110) 및 제2 버퍼(120)는 두 주기 동안의 패킷을 입력 받아 저장한다. 여기서, 한 주기는 4-바이트 단위가 입력 버퍼(100)에 입력되는 시간 단위를 의미한다. 제1 버퍼(110) 및 제2 버퍼(120) 각각은 4-바이트 크기를 갖는 저장 공간을 가질 수 있다. 제1 버퍼(110)는 현재 주기에 해당하는 데이터를 저장하고, 제2 버퍼(120)는 지난 주기에 해당하는 데이터를 저장할 수 있다.
예를 들어, t 주기(여기서, t는 0 이상의 정수임) 및 t+1 주기 동안 총 8-바이트의 데이터가 입력되며, t 주기에 입력되는 4-바이트의 데이터가 제1 버퍼(110)에 저장된다. 이후, t+1 주기에서 제1 버퍼(110)에 저장되어 있던 데이터는 제2 버퍼(120)로 전달 및 저장되고, t+1 주기에 입력되는 4-바이트의 데이터가 저장된다. 이하에서는, 편의상 제1 버퍼(110)에 저장되는 데이터를 제1 단위 패킷으로 칭하고, 제2 버퍼(120)에 저장되는 데이터를 제2 단위 패킷으로 칭한다. 여기서, 제2 단위 패킷은 제1 버퍼(110)로부터 전달받은 것일 수 있다.
베이스 선택기(200) 및 나머지 선택기(300)는 입력 버퍼(100)와 연결되며, 입력 버퍼(100)에 저장된 데이터를 받아와서 베이스 및 나머지를 선택한다.
베이스 선택기(200)는 제1 버퍼(110)에 저장된 제1 단위 패킷 및 제2 버퍼(120)에 저장된 제2 단위 패킷으로부터 4-바이트로 정의되는 베이스를 선택한다. 예를 들어, 베이스 선택기(200)는 제1 단위 패킷 및 제2 단위 패킷에서 베이스 위치 값(base_pos)에 대응되는 4-바이트 데이터를 베이스로서 선택할 수 있다. 일 실시예로, 베이스 선택기(200)는 베이스 위치 값(base_pos)만큼 제1 단위 패킷 및 제2 단위 패킷을 쉬프트(shift)한 것으로부터 베이스를 선택할 수 있으나, 이에 한정되는 것은 아니다. 여기서, 베이스 위치 값(base_pos)은 제1 단위 패킷 및 제2 단위 패킷에 포함된 베이스를 선택하기 위하여 정의되는 것일 수 있다.
또는, 예를 들어 베이스 선택기(200)는 헤더 위치 값에 대응되는 4-바이트 데이터를 헤더로서 선택할 수 있다. 일 실시예로, 베이스 선택기(200)는 헤더 위치 값만큼 제1 단위 패킷 및 제2 단위 패킷을 쉬프트한 것으로부터 헤더를 선택할 수 있으나, 이에 한정되는 것은 아니다. 여기서, 헤더 위치 값은 초기 값이 0으로 정의되고, 이후 i번째 패킷에 대한 헤더 위치 값은 (header_pos(i) + N x α + 2) mod l로 정의될 수 있다. 여기서, header_pos(i)는 i번째 패킷의 헤더 위치 값이고, N은 픽셀의 개수이고, α는 나머지이고, l은 4이다.
상술한 베이스 위치 값(base_pos) 및 헤더 위치 값은 제1 위치 값 설정기(210)에 의해 설정되어 베이스 선택기(200)에 전달될 수 있으며, 이에 대하여는 후술한다.
나머지 선택기(300)는 제1 단위 패킷 및 제2 단위 패킷으로부터 베이스를 제외한 나머지를 선택한다. 예를 들어, 나머지 선택기(300)는 제1 단위 패킷 및 제2 단위 패킷에서 나머지 위치 값(rem_pos)에 대응되는 데이터를 나머지로서 선택한다. 일 실시예로, 나머지 선택기(300)는 나머지 위치 값(rem_pos)만큼 제1 단위 패킷 및 제2 단위 패킷을 쉬프트한 것으로부터 나머지를 선택할 수 있으나, 이에 한정되는 것은 아니다. 여기서, 나머지 위치 값(rem_pos)은 제1 단위 패킷 및 제2 단위 패킷에 포함된 나머지를 선택하기 위하여 정의되는 것일 수 있다.
상술한 나머지 위치 값(rem_pos)은 제2 위치 값 설정기(310)에 의해 설정되어 나머지 선택기(300)에 전달될 수 있으며, 이에 대하여는 후술한다.
ECC 정정기(400)는 베이스 선택기(200)의 출력단에 연결되며, 패킷에 포함된 1-바이트 크기의 ECC(Error Correction Code)에 기초하여 베이스 선택기(200)로부터 선택된 헤더를 후술할 출력 버퍼(600)에 저장하기 전에 헤더의 에러 감지 및 에러 정정 역할을 수행한다.
베이스-픽셀 선택기(500)는 베이스를 픽셀 출력 버퍼(620)의 LSB로부터 순차적으로 저장한다. 예를 들어, 베이스-픽셀 선택기(500)는 i + (3 - n)로 정의되는 픽셀 위치 값(pixel_obuf_pos)에 기초하여 베이스를 픽셀 출력 버퍼(620)에 순차적으로 저장할 수 있다. 여기서, i는 베이스의 저장 순서이고, n은 복수의 픽셀 각각에 포함된 베이스의 개수이다.
상술한 픽셀 위치 값(pixel_obuf_pos)은 제3 위치 값 설정기에 의해 설정되어 베이스-픽셀 선택기(500)에 전달될 수 있으며, 이에 대하여는 후술한다.
출력 버퍼(600)는 헤더 및 픽셀 데이터를 출력한다. 출력 버퍼(600)는 헤더 출력 버퍼(610) 및 픽셀 출력 버퍼(620)를 포함한다.
헤더 출력 버퍼(610)는 ECC 정정기(400)의 출력단과 연결되어 베이스 선택기(200)로부터 선택된 헤더 또는 헤더에서 에러가 감지된 경우 에러가 정정된 헤더를 저장 및 출력한다.
픽셀 출력 버퍼(620)는 베이스와 나머지로 정의되는 픽셀 데이터를 출력한다. 픽셀 출력 버퍼(620)는 나머지 선택기(300) 및 베이스-픽셀 선택기(500)의 출력단과 연결되며, 나머지 선택기(300)로부터 선택된 나머지를 픽셀 출력 버퍼(620)의 MSB(most significant byte)에 저장하고, 픽셀 출력 버퍼(620)의 MSB를 제외한 나머지 공간에 베이스를 저장하되 베이스-픽셀 선택기(500)에 의해 픽셀 출력 버퍼(620)에 베이스를 순차적으로 저장한다.
이하에서는, 상술한 픽셀 변환기(10)의 구체적인 회로도 및 그 동작 방법에 대하여 설명한다. 앞서 설명한 부분과 중복되는 부분에 대한 상세한 설명은 생략한다.
도 2는 본 개시의 일 예에 따른 픽셀 변환기의 회로도이다.
도 2를 참조하면, 픽셀 출력 버퍼(620)가 15-바이트의 크기를 갖는 것으로 도시되어 있으나, 이는 예시적인 것에 불과하며 다양한 종류의 픽셀 포맷(18-비트 RGB, 24-비트 RGB, 30-비트 RGB, 16-비트 YCbCr, 24-비트 YCbCr 등)에 따라 자유로이 설계될 수 있는 것으로 이해될 수 있을 것이다.
우선, 입력 버퍼(100)에는 물리적 계층으로부터 패킷(D-PHY input data)이 4-바이트 단위로 순차적으로 입력된다. 입력된 패킷은 입력 버퍼(100)의 제1 버퍼(110)에 순차적으로 입력되며, 새로운 단위 패킷이 입력될 때마다 제1 버퍼(110)에 저장되어 있던 단위 패킷은 제2 버퍼(120)로 전달된다.
이후, 베이스 선택기(200) 및 나머지 선택기(300)는 제1 단위 패킷 및 제2 단위 패킷으로부터 베이스 및 나머지를 선택한다.
베이스 선택기(200)는 상술한 바와 같이 베이스 위치 값(base_pos)에 기초하여 베이스를 선택하며, 베이스 위치 값(base_pos)은 제1 위치 값 설정기(210)로부터 설정되어 전달받을 수 있다.
제1 위치 값 설정기(210)는 베이스 위치 값 설정기(211)와 헤더 위치 값 설정기(212)를 포함한다. 베이스 위치 값 설정기(211)는 헤더 위치 값 설정기(212)로부터 header_pos(i)을 전달받으며, 가산기에 기초하여 (header_pos(i) + α x j) mod l으로 정의되는 i번째 패킷의 j번째 픽셀의 베이스 위치 값(base_pos)을 설정한다. 여기서, α는 나머지이고 l은 4이다. 헤더 위치 값 설정기(212)는 ECC 정정기(400)로부터 2-비트의 워드 카운트(word count)를 전달받는 것과 2개의 가산기에 기초하여 상술한 header_pos(i) + N x α + 2) mod l로 정의되는 i+1번째 헤더 위치 값을 설정한다.
베이스 위치 값(base_pos)과 헤더 위치 값은 먹스에 의해 선택되어 베이스 선택기(200)로 전달된다.
나머지 선택기(300)는 상술한 바와 같이 나머지 위치 값(rem_pos)에 기초하여 나머지를 선택하며, 나머지 위치 값(rem_pos)은 제2 위치 값 설정기(310)로부터 설정되어 전달받을 수 있다.
제2 위치 값 설정기(310)는 l값을 전달받는 감산기와 하나의 먹스를 포함한다. 먹스는 베이스 위치 값(base_pos)을 전달받아 베이스 위치 값(base_pos) 및 베이스 위치 값(base_pos)으로부터 l을 뺀 값 중 하나를 선택한다. 예를 들어, 먹스는 베이스 위치 값(base_pos)과 나머지 α를 더한 값이 l보다 클 경우 베이스 위치 값(base_pos)으로부터 l을 뺀 값을 나머지 위치 값(rem_pos)으로서 선택하고, 베이스 위치 값(base_pos)과 나머지 α를 더한 값이 l 이하일 경우 베이스 위치 값(base_pos)을 나머지 위치 값(rem_pos)으로서 선택한다.
계속해서, 베이스 선택기(200)로부터 헤더 위치 값에 의해 헤더가 선택되면 ECC 정정기(400)를 거쳐 에러가 감지 및 정정되고, 헤더 출력 버퍼(610)에 의해 출력된다.
나머지 선택기(300)로부터 선택된 나머지는 픽셀 출력 버퍼(620)의 MSB에 저장된다. 예시적으로, 나머지는 3-바이트이고 픽셀 출력 버퍼(620)의 크기가 15-바이트이므로 픽셀 출력 버퍼(620)의 [14:12]에 저장된다.
베이스 선택기(200)로부터 선택된 베이스는 베이스-픽셀 선택기(500)를 거쳐 픽셀 출력 버퍼(620) 에 순차적으로 저장된다.
베이스-픽셀 선택기(500)는 상술한 바와 같이 픽셀 위치 값(pixel_obuf_pos)에 기초하여 베이스를 순차적으로 선택한다. 픽셀 위치 값(pixel_obuf_pos)은 제3 위치 값 설정기(510)에 의해 설정되어 전달될 수 있다. 예시적으로, 베이스-픽셀 선택기(500)는 4-바이트의 베이스를 순차적으로 픽셀 출력 버퍼(620)의 [3:0], [7:4], [11:8]에 저장한다.
여기서, 제3 위치 값 설정기(510)는 포맷 디코더(700)로부터 상술한 n과 α을 전달받아 픽셀 위치 값(pixel_obuf_pos)을 설정할 수 있다.
이하에서는, 상술한 픽셀 변환기(10)의 다양한 동작 예들을 입력 버퍼(100) 및 출력 버퍼(600)의 배열을 통하여 설명한다. 이하, 도 3 내지 도 5에서 제1 버퍼, 제2 버퍼 및 픽셀 출력 버퍼 각각은 curl_ibuf, prev_ibuf 및 pixel_obuf로도 칭해질 수 있다.
도 3은 픽셀 내 베이스의 개수에 따른 저장 순서와 이 때의 입력 버퍼 및 픽셀 출력 버퍼의 배열을 도시한 것이다.
도 3을 참조하면, 픽셀 출력 버퍼(620)의 MSB의 3-바이트는 나머지를 위해 제1 버퍼(110)에 정렬되고, 나머지 배열은 제2 버퍼(120)에 정렬된다. 베이스의 개수와 베이스의 저장 순서(n, i)에 따라 픽셀 출력 버퍼(620)에는 베이스가 순차적으로 저장되며, 구체적으로는 베이스-픽셀 선택기(500)에 의해 픽셀 위치 값(pixel_obuf_pos)에 따라 베이스는 픽셀 출력 버퍼(620) 내에서 우측 쉬프트되면서 순차적으로 저장된다. 이때, 나머지는 픽셀 출력 버퍼(620)의 MSB에 고정되므로 별도의 선택기가 필요없다.
도 4a 및 도 4b는 베이스 위치 값과 나머지 위치 값에 따른 입력 버퍼의 배열을 도시한 것이다.
도 4a를 참조하면, 예시적으로 n=2, α=2인 경우가 도시되었으며, 제1 버퍼(110) 및 제2 버퍼(120)에 저장된 제1 단위 패킷 및 제2 단위 패킷은 베이스 위치 값(base_pos) 및 나머지 위치 값(rem_pos)에 따라 픽셀 출력 버퍼(620)에 저장된다. 예를 들면, 제1 단위 패킷 및 제2 단위 패킷은 베이스 위치 값(base_pos) 및 나머지 위치 값(rem_pos)만큼 쉬프트되는 것에 기초하여 저장될 수 있다.
예를 들어, 나머지(p9, p8)가 제1 버퍼(110)의 [3:2]에 저장되고, 베이스(p7 내지 p4)가 제1 버퍼(110)의 [1:0] 및 제2 버퍼(120)의 [3:2]에 저장된 경우 베이스 위치 값(base_pos) 및 나머지 위치 값(rem_pos)은 각각 2로 설정되므로 나머지(p9, p8)와 베이스(p7 내지 p4)가 픽셀 출력 버퍼(620)에는 각각 2만큼 쉬프트된 위치에 저장된다.
예를 들어, 나머지(p9, p8)가 제1 버퍼(110)의 [2:1]에 저장되고, 베이스(p7 내지 p4)가 제1 버퍼(110)의 [0] 및 제2 버퍼(120)의 [3:1]에 저장된 경우 베이스 위치 값(base_pos) 및 나머지 위치 값(rem_pos)은 각각 1로 설정되므로 나머지(p9, p8)와 베이스(p7 내지 p4)가 픽셀 출력 버퍼(620)에는 각각 1만큼 쉬프트된 위치에 저장된다.
예를 들어, 나머지(p9, p8)가 제1 버퍼(110)의 [1:0]에 저장되고, 베이스(p7 내지 p4)가 제2 버퍼(120)의 [3:0] 저장된 경우 베이스 위치 값(base_pos) 및 나머지 위치 값(rem_pos)은 각각 0으로 설정되므로 나머지(p9, p8)와 베이스(p7 내지 p4)가 픽셀 출력 버퍼(620)에는 쉬프트되지 않고 그대로 저장된다.
도 4b를 참조하면, 예를 들어 주기(cycle) t에서 베이스(p7 내지 p4)가 제1 버퍼(110)의 [2:0]에 저장된 경우 베이스 위치 값(base_pos)은 3으로 설정되므로 베이스(p7 내지 p4)가 픽셀 출력 버퍼(620)에는 3만큼 쉬프트된 위치에 저장된다. 이후, 주기 t+1에서 나머지(p9 및 p8)이 제1 버퍼(110)의 [0] 및 제2 버퍼(120)의 [3]에 저장된 경우 나머지 위치 값(rem_pos)은 base_pos로부터 l을 뺀 값인 -1로 설정되므로 나머지(p9 및 p8)가 픽셀 출력 버퍼(620)에는 -1만큼, 즉 좌측으로 1만큼 쉬프트된 위치에 저장된다.
도 5는 주기에 따른 입력 버퍼 및 픽셀 출력 버퍼의 배열을 도시한 것이다.
도 5를 참조하면, 예시적으로 각각이 15-바이트의 크기를 갖는 2개의 픽셀 데이터가 순차적으로 전송될 때 입력 버퍼(100)와 픽셀 출력 버퍼(620)의 배열이 나타나며, 각 픽셀의 크기가 15-바이트(n=3, α=3)이므로 4-바이트 베이스를 3번, 3-바이트 나머지를 한번 선택해서 픽셀 출력 버퍼(620)가 채워지게 된다.
베이스 위치 값(base_pos)의 초기값이 0으로 설정될 경우, α=3이므로 베이스 위치 값(base_pos)은 (header_pos(i) + α x j) mod l에 의해 두 번째 픽셀에서는 3이 된다. 베이스 위치 값(base_pos)이 0인 주기 0 내지 주기 3에서는, 베이스 선택기(200)에 의해 선택된 베이스가 픽셀 출력 버퍼(620)에 순차적으로 저장된다. 이때, 순차적 저장을 위한 픽셀 위치 값(pixel_obuf_pos)은 i + (3 - n)에 의해 베이스의 개수가 늘어날 때마다 순차적으로 0, 1, 2로 증가하며, 매 픽셀 단위 마다 0, 1, 2가 반복된다.
한편, 주기 3에서는 나머지 위치 값(rem_pos)이 베이스 위치 값(base_pos)과 마찬가지로 0이므로 제1 버퍼(110)의 나머지가 그대로 픽셀 출력 버퍼(620)의 MSB에 저장된다.
주기 4 내지 주기 7은 두 번째 픽셀이 저장되는데, 이 경우 두 번째 픽셀 내 마지막 베이스를 선택하는 주기 6에서는 3-바이트의 나머지가 완전히 입력 버퍼(100)에 입력되지 않았으므로 그 다음 주기인 주기 7에서 나머지를 선택하여 픽셀 출력 버퍼(620)에 저장하게 된다.
상술한 본 개시의 픽셀 변환기(10)에 따르면, 픽셀 출력 버퍼(620) 내에 나머지의 위치를 고정하고 베이스의 시작 위치를 변경하는 방식으로 픽셀을 변환하게 되므로 나머지의 정렬을 위한 별도의 먹스를 필요로 하지 않는다. 따라서, 기존 구조보다 더 작은 면적, 작은 지역 오버헤드 및 작은 소비 전력을 가지고 패킷 정렬이 가능하다. 또한, 베이스와 같은 크기를 갖는 헤더의 특징을 통해 헤더도 베이스로 취급할 수 있어 간단한 구조를 가질 수 있다.
이하에서는, 픽셀 변환기(10)에 의한 픽셀 변환 방법에 대하여 설명한다.
도 6은 본 개시의 일 예에 따른 픽셀 변환 방법의 순서도이다.
도 6을 참조하면, S110에서, 픽셀 변환기(10)는 물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 제1 버퍼(110) 및 제2 버퍼(120)에 저장한다.
S120에서, 픽셀 변환기(10)는 제1 버퍼(110)에 저장된 제1 단위 패킷 및 제2 버퍼(120)에 저장된 제2 단위 패킷으로부터 4-바이트로 정의되는 베이스를 선택한다. 여기서, 제2 단위 패킷은 제1 버퍼(110)로부터 전달받은 것이다. 구체적으로, S120에서 픽셀 변환기(10)는 제1 단위 패킷 및 제2 단위 패킷에서 베이스 위치 값(base_pos)에 대응되는 4-바이트 데이터를 베이스로서 선택한다. 여기서, 베이스 위치 값(base_pos)은 제1 단위 패킷 및 제2 단위 패킷에 포함된 베이스를 선택하기 위하여 정의되는 것일 수 있다.
S130에서, 픽셀 변환기(10)는 제1 단위 패킷 및 제2 단위 패킷으로부터 베이스를 제외한 나머지를 선택한다. 구체적으로, S130에서 픽셀 변환기(10)는 제1 단위 패킷 및 제2 단위 패킷에서 나머지 위치 값에 대응되는 데이터를 나머지로서 선택한다. 여기서, 나머지 위치 값(rem_pos)은 제1 단위 패킷 및 제2 단위 패킷에 포함된 나머지를 선택하기 위하여 정의되는 것일 수 있다.
S140에서, 픽셀 변환기(10)는 베이스와 나머지로 정의되는 픽셀 데이터를 픽셀 출력 버퍼(620)를 통해 출력한다.
상술한 픽셀 변환 동작은 S140 이전에 나머지를 픽셀 출력 버퍼(620)의 MSB에 저장하고, 베이스를 픽셀 출력 버퍼(620)의 MSB를 제외한 나머지 공간에 저장하는 단계를 더 포함할 수 있다.
상술한 설명에서 제안 방식에 대한 일례들 또한 본 개시의 구현 방법들 중 하나로 포함될 수 있으므로, 일종의 제안 방식들로 간주될 수 있음은 명백한 사실이다. 또한, 상기 설명한 제안 방식들은 독립적으로 구현될 수 도 있지만, 일부 제안 방식들의 조합 (혹은 병합) 형태로 구현될 수 도 있다.
상술한 바와 같이 개시된 본 개시의 예들은 본 개시와 관련된 기술분야의 통상의 기술자가 본 개시를 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 개시의 예들을 참조하여 설명하였지만, 해당 기술 분야의 통상의 기술자는 본 개시의 예들을 다양하게 수정 및 변경시킬 수 있다. 따라서, 본 개시는 여기에 기재된 예들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
10: 픽셀 변환기
100: 입력 버퍼 200: 베이스 선택기
300: 나머지 선택기 400: ECC 정정기
500: 베이스-픽셀 선택기 600: 출력 버퍼

Claims (11)

  1. 물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 저장하는 제1 버퍼 및 제2 버퍼;
    상기 제1 버퍼에 저장된 제1 단위 패킷 및 상기 제2 버퍼에 저장된 제2 단위 패킷 - 상기 제2 단위 패킷은 상기 제1 버퍼로부터 전달받은 것임 -; 으로부터 4-바이트로 정의되는 베이스(base)를 선택하는 베이스 선택기;
    상기 제1 단위 패킷 및 상기 제2 단위 패킷으로부터 상기 베이스를 제외한 나머지(remainder)를 선택하는 나머지 선택기; 및
    상기 베이스와 상기 나머지로 정의되는 픽셀 데이터를 출력하는 픽셀 출력 버퍼를 포함하는,
    픽셀 변환기.
  2. 제1항에 있어서,
    상기 패킷은 헤더 및 각각이 4n + α로 정의되는 크기를 갖는 복수의 픽셀을 포함하는 페이로드를 포함하고, 여기서 n은 상기 복수의 픽셀 각각에 포함된 상기 베이스의 개수이고 α는 상기 나머지의 크기인,
    픽셀 변환기.
  3. 제1항에 있어서,
    상기 나머지는 상기 픽셀 출력 버퍼의 MSB(Most Significant Byte)에 저장되고, 상기 베이스는 상기 픽셀 출력 버퍼의 MSB를 제외한 나머지 공간에 저장되는,
    픽셀 변환기.
  4. 제3항에 있어서,
    상기 베이스를 상기 픽셀 출력 버퍼에 순차적으로 저장하는 베이스-픽셀 선택기를 더 포함하는,
    픽셀 변환기.
  5. 제4항에 있어서,
    상기 베이스-픽셀 선택기는 i + (3 - n)로 정의되는 픽셀 위치 값에 기초하여 상기 베이스를 상기 픽셀 출력 버퍼에 순차적으로 저장하고, 여기서 i는 상기 베이스의 저장 순서이고, n은 복수의 픽셀 각각에 포함된 상기 베이스의 개수인,
    픽셀 변환기.
  6. 제2항에 있어서,
    상기 베이스 선택기는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 베이스 위치 값에 대응되는 4-바이트 데이터를 상기 베이스로서 선택하고,
    상기 베이스 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 베이스를 선택하기 위하여 정의되는 것인,
    픽셀 변환기.
  7. 제2항에 있어서,
    상기 나머지 선택기는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 나머지 위치 값에 대응되는 데이터를 상기 나머지로서 선택하고,
    상기 나머지 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 나머지를 선택하기 위하여 정의되는 것인,
    픽셀 변환기.
  8. 픽셀 변환기에 의해 수행되는 픽셀 변환 방법으로서,
    물리적 계층으로부터 패킷을 4-바이트 단위로 입력 받아 순차적으로 제1 버퍼 및 제2 버퍼에 저장하는 단계;
    상기 제1 버퍼에 저장된 제1 단위 패킷 및 상기 제2 버퍼에 저장된 제2 단위 패킷 - 상기 제2 단위 패킷은 상기 제1 버퍼로부터 전달받은 것임 -; 으로부터 4-바이트로 정의되는 베이스(base)를 선택하는 단계;
    상기 제1 단위 패킷 및 상기 제2 단위 패킷으로부터 상기 베이스를 제외한 나머지(remainder)를 선택하는 단계; 및
    상기 베이스와 상기 나머지로 정의되는 픽셀 데이터를 픽셀 출력 버퍼를 통해 출력하는 단계를 포함하는,
    픽셀 변환 방법.
  9. 제8항에 있어서,
    상기 패킷은 헤더 및 각각이 4n + α로 정의되는 크기를 갖는 복수의 픽셀을 포함하는 페이로드를 포함하고, 여기서 n은 상기 복수의 픽셀 각각에 포함된 상기 베이스의 개수이고 α는 상기 나머지의 크기이고,
    상기 픽셀 변환 방법은:
    상기 나머지를 상기 픽셀 출력 버퍼의 MSB(Most Significant Byte)에 저장하고, 상기 베이스를 상기 픽셀 출력 버퍼의 MSB를 제외한 나머지 공간에 저장하는 단계를 더 포함하는,
    픽셀 변환 방법.
  10. 제9항에 있어서,
    상기 베이스를 선택하는 단계는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 베이스 위치 값에 대응되는 4-바이트 데이터를 상기 베이스로서 선택하고,
    상기 베이스 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 베이스를 선택하기 위하여 정의되는 것인,
    픽셀 변환 방법.
  11. 제9항에 있어서,
    상기 나머지를 선택하는 단계는 상기 제1 단위 패킷 및 상기 제2 단위 패킷에서 나머지 위치 값에 대응되는 데이터를 상기 나머지로서 선택하고,
    상기 나머지 위치 값은 상기 제1 단위 패킷 및 상기 제2 단위 패킷에 포함된 상기 나머지를 선택하기 위하여 정의되는 것인,
    픽셀 변환 방법.
KR1020220022910A 2022-02-22 2022-02-22 Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법 KR20230125990A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220022910A KR20230125990A (ko) 2022-02-22 2022-02-22 Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220022910A KR20230125990A (ko) 2022-02-22 2022-02-22 Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20230125990A true KR20230125990A (ko) 2023-08-29

Family

ID=87802694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220022910A KR20230125990A (ko) 2022-02-22 2022-02-22 Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR20230125990A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073578A (ko) 2015-10-22 2018-07-02 퀄컴 인코포레이티드 Mipi csi-2 c-phy 에 대한 의사-무작위 2진 시퀀스 시드들을 교번시키기
KR20210046654A (ko) 2018-08-20 2021-04-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 화상 처리 장치 및 화상 처리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180073578A (ko) 2015-10-22 2018-07-02 퀄컴 인코포레이티드 Mipi csi-2 c-phy 에 대한 의사-무작위 2진 시퀀스 시드들을 교번시키기
KR20210046654A (ko) 2018-08-20 2021-04-28 소니 세미컨덕터 솔루션즈 가부시키가이샤 화상 처리 장치 및 화상 처리 시스템

Similar Documents

Publication Publication Date Title
US8711017B2 (en) Serial transmission system including transmitter apparatus and receiver apparatus, for use in transmission of AV data
US11665446B2 (en) Image sensing system and operating method thereof
JPH11252062A (ja) 通信方式における信号の同期化および巡回冗長検査を効率的に実行する方法および装置
JP3975231B2 (ja) 配列されたｓｉｍｄのための汎用レジスタファイルアーキテクチャ
EP1158807B1 (en) Data stream conversion apparatus and method, variable length coded data stream generation apparatus and method, and camera system
KR20230125990A (ko) Mipi dsi 패킷을 임의 크기의 픽셀로 변환하는 픽셀 변환기 및 그 동작 방법
US6950922B2 (en) Data extraction/insertion method and device in digital signal processor
US20030210348A1 (en) Apparatus and method for image conversion and automatic error correction for digital television receiver
US5761348A (en) Data processing apparatus with data bit width conversion
US7904763B2 (en) Reception device, reception method, information processing device, information processing method, and program
KR100434293B1 (ko) 선형보간을 이용한 감마 보정 장치
US8482438B2 (en) Data processing device and data processing method
US5408476A (en) One bit error correction method having actual data reproduction function
US20070162820A1 (en) Checksum generation apparatus and method thereof
US20120246364A1 (en) Data processing apparatus and data processing method
US7298397B2 (en) Digital transmission system
US20050055620A1 (en) Checksum determination
US7274824B2 (en) Method and apparatus to reduce the system load of motion estimation for DSP
JPH04215332A (ja) データ転送エラー検出装置及びその方法
JPH04233382A (ja) テレテキストデコーダとエラー検出・訂正回路
US6429794B1 (en) Format converter
US6895542B2 (en) Data recovery circuit and method and data receiving system using the same
JP2004023460A (ja) ビデオプロジェクタシステム
US7139289B2 (en) Device and method for error and sync detection
JP2022019647A (ja) カメラモジュール並びにイメージ処理システム及びイメージ圧縮方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application