JP3975231B2 - 配列されたｓｉｍｄのための汎用レジスタファイルアーキテクチャ - Google Patents
配列されたｓｉｍｄのための汎用レジスタファイルアーキテクチャ Download PDFInfo
- Publication number
- JP3975231B2 JP3975231B2 JP2001201406A JP2001201406A JP3975231B2 JP 3975231 B2 JP3975231 B2 JP 3975231B2 JP 2001201406 A JP2001201406 A JP 2001201406A JP 2001201406 A JP2001201406 A JP 2001201406A JP 3975231 B2 JP3975231 B2 JP 3975231B2
- Authority
- JP
- Japan
- Prior art keywords
- operands
- words
- word
- grouping
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 5
- 238000012163 sequencing technique Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000007792 addition Methods 0.000 description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/3001—Arithmetic instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタルビデオ、画像形成および音声などの各種マルチメディアの用途に使用できるディジタル信号プロセッサ（ＤＳＰ）に関する。
【０００２】
【発明の背景】
この種のＤＳＰは、ディジタル信号を操作して、上記マルチメディアファイルを作成したり、オープンすることができる。
【０００３】
ＤＳＰは、ＳＩＭＤ（Single Instruction/Multiple Data： 単一命令／複数データ処理）プロセッサまたはデータパラレルプロセッサとして作動できる。ＳＩＭＤの作動において、単一命令は、いくつもの処理要素に送られ、その処理要素は、異なるデータに対して同じ演算を行う。中央制御装置を用いて、前記命令ストリームを、異なる処理要素にブロードキャストすることができる。ＳＩＭＤ命令は、加算、減算、乗算、積和演算（ＭＡＣ）を含むいくつものタイプの標準演算、およびＬ１−ノルム−アキュムレート（LI-Norm-accumulate）（ＳＡＡ）、クリッピングおよび双線形補間法のためのいくつもの特別命令を与える。
【０００４】
多くのビデオ装置と画像処理装置が、二次元（２Ｄ）データアレイ内に配列された８ビットワードで作動する。四つの８ビットオペランドは、３２ビットのグループ化ワードにパックされて、パラレル処理をするための実行ユニットに送られる。前記２Ｄアレイからのこれら８ビットオペランドは、適正な演算を行うための３２ビットのグループ化ワード内に適正に配列されねばならない。
【０００５】
３２ビットワードで配列された機械にて、８ビットデータを用いて作動させると、四つの異なる配列の可能性がある。すなわち、配列されたもの（そのもの）；８ビットシフトしたもの；１６ビットシフトしたもの；および２４ビットシフトしたものである。ＤＳＰは、誤って配列した（misaligned）ワードを検出すると、例外（exception）を発生する。その例外に応答して、配列演算が、メモリインターフェースまたはデータレジスタで実行され、８ビットオペランドをシフトして（正しく）配列された３２ビットワードを生成する。しかし、この配列演算は、前記機械の作動に追加の処理オーバーヘッド（処理付帯部分）をもたらす。
【０００６】
８ビットＳＩＭＤ演算に対する配列オーバーヘッドは、汎用ＤＳＰ内の資源の非効率的な利用をもたらす。この非効率は、配列演算が、データを処理するために整えるのに利用されるので不必要なサイクル消費（cycle consumption）として現れる。
【０００７】
図１は、二次元（２Ｄ）のパックされた８ビットデータアレイに対して、３２ビットのグループ化ワードの自動的配列を、そのアドレスポインタを使って提供する一実施態様によるレジスタファイルアーキテクチャ１００を示す。このレジスタファイルは複数のレジスタＲ０−Ｒ７（１０４）を含んでいる。ロードマルチプレクサ（ＭＵＸ）１０６が、３２ビットのロードをレジスタファイルに多重化し、記憶ＭＵＸ１０８が記憶ワードを前記レジスタファイルから出力し、そして配列ＭＵＸ１１０が、配列された３２ビットグループ化ワードを、レジスタＲ０とＲ１を含むレジスタペア１１２から出力する。その配列ＭＵＸ１１０とレジスタファイルは制御装置１１４で制御される。
【０００８】
前記レジスタファイルは、データアレイからの二つの３２ビットグループ化ノードＫとＫ＋１それぞれを、レジスタペアＲ０とＲ１内のデータレジスタの一方の各々にロードすることにより、配列演算を行うために準備される。８ビットオペランドが各々、レジスタ内の四つの記憶場所ＲｘＬＬ、ＲｘＬＨ、ＲｘＨＬおよびＲｘＨＨのうちの一つを占有する。図２(Ａ)〜(Ｄ)は、レジスタＲ２とＲ３を含むレジスタペア２００における３２ビットワードのための四つの異なる配列ケースを示す。その四つの８ビットオペランドは適正に配列されることができるか（図２(Ａ)）または３２ビットワードの境界をクロスする（図２(Ｂ)−(Ｄ)）。
【０００９】
ポインタアドレスの２ビットの最下位有効ビット（ＬＳＢ）２０２は、前記制御装置によってマスクオフされ、３２ビットグループ化ワードについての配列状態を決定するために使用される。これらＬＳＢ２０２は、制御信号として使用されて、配列ＭＵＸ１１０を制御し、配列された３２ビットワード２０４に対応するレジスタペアにおける八つの記憶場所から四つの８ビットオペランドを選択する。前記配列された３２ビットワード２０２は、その成分の８ビットオペランドを前記実行ユニットでパラレル処理するためオペランド（ＯＰＡまたはＤＰＢ）として出力される。
【００１０】
図２(Ａ)に示す「００」は配列されたワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ２ＬＬ、Ｒ２ＬＨ、Ｒ２ＨＬおよびＲ２ＨＨ内のオペランドを選択して、その順序で、それら８ビットオペランドを含む配列された３２ビットワード２０４を出力するように制御される。
【００１１】
図２(Ｂ)に示す「０１」は、８ビットオフセットされた３２ビットワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ３ＨＨ、Ｒ２ＬＬ、Ｒ２ＬＨおよびＲ２ＨＬ内のオペランドを選択して、その順序で、それら８ビットオペランドを含む配列された３２ビットワード２０６を出力するように制御される。
【００１２】
図２(Ｃ)に示す「１０」は、１６ビットオフセットされた３２ビットワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ３ＨＬ、Ｒ３ＨＨ、Ｒ２ＬＬおよびＲ２ＬＨ内のオペランドを選択して、その順序でそれら８ビットのオペランドを含む配列された３２ビットワード２０８を出力するように制御される。
【００１３】
図２(Ｄ)に示す「１１」は、２４ビットオフセットされた３２ビットワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ３ＬＨ、Ｒ３ＨＬ、Ｒ３ＨＨおよびＲ２ＬＬ内のオペランドを選択して、その順序で、それら８ビットオペランドを含む配列された３２ビットワード２１０を出力するように制御される。
【００１４】
図３〜５は、一実施態様による配列演算を示す。その演算は、図３に示すように、状態３００にて誤まって配列された３２ビットワードＫとＫ＋１を２ＤデータアレイからレジスタＲ０とＲ１にロードすることによって準備される（サイクル１）。ワードＫは８ビットオペランドＡ、ＢおよびＣを含み、そしてワードＫ＋１は８ビットオペランドＤ、Ｅ、ＦおよびＧを含んでいる。この場合、ワードＫとＫ＋１は８ビットだけオフセットされる。これらワードに対するポインタアドレスのＬＳＢは「０１」である。したがって、配列ＭＵＸ１１０は、状態３０２にて、レジスタＲ０から８ビットオペランドＡ、Ｂ、Ｃを選択し、かつレジスタＲ１から８ビットオペランドＤを選択して、状態３０６にて配列された３２ビットワードＡＢＣＤ(３０４)を出力する。一旦準備されると、１サイクル当り必要なロードは一回だけである。図４に示すように、次のサイクル（サイクル２）において、レジスタＲ０には、状態３０８にて、３２ビットワードＫ＋２、ＨＩＪＫがロードされる。配列ＭＵＸ１１０は、レジスタペア内のオペランドを逆多重化して読出しのリフレクション（反射）を得るように制御される。オペランドを逆多重化すると、前記配列ＭＵＸは、レジスタＲ１を読み出してからレジスタＲ０を読み出す。前記配列ＭＵＸは、状態３１０にて、レジスタＲ１から未選択の８ビットオペランドＥ、ＦおよびＧを予め選択し、かつレジスタＲ０から８ビットのオペランドＨを予め選択する。前記配列ＭＵＸは、状態３１４にて、配列された３２ビットワードＥＦＧＨ(３１２)を処理のために出力する。
【００１５】
次のサイクル（サイクル３）において、Ｒ１には、３２ビットワードＫ＋３、ＬＭＮＯ(３１６)がロードされる。配列ＭＵＸ１１０は、状態３１８にてバイトＩ、Ｊ、ＫおよびＬを選択して、状態３２２にて３２ビットワードＩＪＫＬを出力するよう制御される。サイクル３で、配列ＭＵＸ１１０は、レジスタＲ０とＲ１を順方向に多重化する。したがって、前記３２ビットのロードが、ペアの二つのレジスタＲ０とＲ１の間を各々奇数／偶数サイクルで「ピンポン」伝送されて、前記パックされた８ビットアレイが処理される。
【００１６】
図３〜５に示す演算に例示されているように、８ビットデータの処理の要求は反復されることが多く、一旦設定されると持続する。レジスタファイルが一旦準備されると、３２ビットのロードは最小限のオーバーヘッドで配列される。
【００１７】
汎用ＤＳＰにおいて、データレジスタに、誤って配列された３２ビットワードをロードすると例外の発生を引き起こす。８ビットＳＩＭＤの演算は、実行ユニットに利用可能な１６個もの８ビットオペランドが必要である。これは二つのレジスタペアすなわち四つのレジスタに相当する。前記レジスタペアにロードするために利用可能な二つの３２ビットバスを用いて、四つのレジスタは、ロードされてからＳＩＭＤ演算を開始しなければならない。一実施態様によって、特別の命令、例えばDISALGENEXを使用して、誤って配列されたアクセスのために例外が起こることがないようにする機能を準備し、８ビットＳＩＭＤ機能ループを準備する。前記DISALGENEXの命令は、３２ビットの境界をクロスするかまたはクロスしない一つまたは二つのロード演算と組み合せて発行してもよい。命令の例としては次のものがある。
【００１８】
(１)DISALGENEX，R1＝［i0++］，R3＝［I1++］
(２)DISALGENEX，［p0++p1］＝R5，R3＝［i1++］
【００１９】
図１に戻って、制御装置１１４は、ロードＭＵＸ１０６を制御して、レジスタペアＲ０／Ｒ１に、ロードＡに対応する隣接３２ビットグループ化ワードをロードする。また、この制御装置は、ロードＭＵＸ１０６を制御して、ロードレジスタＲ２に、ロードＢに対応する３２ビットグループ化ワードをロードする。ロードＡのポインタアドレス（＊loadａ［１：０］）の２ビットのＬＳＢ２０２は、前記制御装置によってマスクオフされて、配列ＭＵＸ１１０に対して制御信号として入力される。前記配列ＭＵＸは、ロードＡのポインタアドレスのＬＳＢに基づいて四つの適当なオペランドを選択して、配列された３２ビットワードＯＰＡを出力する。Ｒ２は，３２ビットグループ化ワードＯＰＢを出力する。ＯＰＡとＯＰＢの８ビットオペランドは、実行ユニットで演算される。これらの演算から得られた結果ＲＥＳＡとＲＥＳＢは、レジスタファイルに再ロードされる。
【００２０】
図６は、一実施態様によるレジスタファイルアーキテクチャ４００を示し、そのアーキテクチャでは、単一ポインタアドレス（＊loadｂ［１：０］）からのＬＳＢを使用して、二つのレジスタペアＲ０／Ｒ１とＲ２／Ｒ３からの８個の８ビットオペランドを多重化して、二つの配列された３２ビットワードＯＰＡとＯＰＢが出力される。この実施態様によって、第２ポインタを使用して記憶動作を行うことができる。この実施態様によれば、８ビットＳＩＭＤ命令が、２Ｄ８ビットデータアレイの隣接する行または列で演算することになっている命令の配列とは独立した実行を許容することによってサポートされる。この種の配列をサポートする命令は下記の形態である。
【００２１】
dregs＝8b＿OP（R1:0,R3:2）AMOD,［im++］＝dregs，dregs＝［im++］;
【００２２】
図７は、一実施態様によるレジスタファイルアーキテクチャ５００を示し、この場合、８ビットパックドデータアレイに対する二つのポインタｉmおよびｉnの各々からの２ビットのＬＳＢが、八つの８ビットオペランドを多重化するための制御信号として使用される。これは、各々の配列が異なっている場合、二つの３２ビットグループ化ワードを実行ユニットに提供することを目的としている。二つの配列ＭＵＸ１１０が提供され、各々、制御信号として、異なるポインタのＬＳＢを備えている。
【００２３】
この種の配列をサポートする命令は以下の形態である。
【００２４】
dregs＝8b_OP(R1:0，R3:2)AMOD，dregs＝[im++]，dregs=[im++];および
dregs＝8b_OP(R1:0，R3:2)AMOD，dregs=[in++],dregs=[in++];
【００２５】
配列独立８ビットＳＩＭＤ・ＡＤＤ演算（alignment independent 8bit SIMD ADD operation）が一実施態様で行われる。クウォッド８ビットＳＩＭＤ命令（quad 8bit SIMD instruction）を用いて、四つの１６ビット符号付データ出力を有する二つのバイト付加を実行する。３２ビットのロードＯＰＡは四つの８ビットオペランドａm+3、ａm+2、ａm+1およびａmを含んでいる。３２ビットのロードＯＰＢは四つの８ビットオペランドｂm+3、ｂm+2、ｂm+1およびｂmを含んでいる。ＯＰＡを決定するために使用される二つの３２ビットグループ化ワードはレジスタペアＲ０／Ｒ１にロードすることができ、そしてＯＰＢを決定するために使用される３２ビットグループ化ワードはレジスタペアＲ２／Ｒ３にロードすることができる。ＯＰＡとＯＰＢの応対する８ビットオペランドが加算される。この加算演算の結果は、四つの１６ビット値すなわちａm+3＋ｂm+3、ａm+2＋ｂm+2、ａm+1＋ｂm+1およびａm＋ｂmであり、これらの値は３２ビットワードにグループ化され、Ｒ４、Ｒ５、Ｒ６およびＲ７から選択される二つの行き先レジスタに記憶される。
【００２６】
配列独立８ビットＳＩＭＤ・ＡＤＤ演算を実行させる命令は以下の形態である。
【００２７】
(dregs，dregs)＝q2badd(dreg＿pair，dreg＿pair);
(dregs，dregs)＝q2badd(dreg＿pair，dreg＿pair)R;
【００２８】
命令の例としては以下のものがある。すなわち
【００２９】
(r4，r5)＝q2badd(r1:0，r3:2);
(r5，r4)＝q2badd(r1:0，r3:2)R;
【００３０】
これらの命令は、前記ロードが常に３２ビット境界にあり、かつ二つのポインタがＩ０とＩ１に記憶されると想定している。これらの値は、８ビット境界で有効であるが、ロードは実際には３２ビット境界で起こる。ポインタｉ０とｉ１からの２ビットのＬＳＢは、デコードされて、それぞれ、四つの可能な配列ケースの一つを、レジスタペアＲ０／Ｒ１とＲ２／Ｒ３から選択する。ワードＫ＋１を含むレジスタは、省略時、レジスタＲ０とＲ２内にあるとみなされ、そしてワードＫ＋２はレジスタＲ１とＲ３内にあるとみなされる。
【００３１】
「Ｒ」のオプションは、読出しのリフレクション（反射）が、図４に関連して先に述べたように実行されねばならぬことを指定する。これによって、各ペアのレジスタ間の有効なピンポン伝送が可能になり、アレイ処理機能が実行される。
【００３２】
上記の配列独立ＳＩＭＤ・ＡＤＤ演算を使用して、いくつもの画像ベースの計算をサポートできる。他の配列独立ＳＩＭＤ演算は、例えば、減算、乗算、積和演算（ＭＡＣ）、およびＬ１−Ｎｏｒｍ−アキュムレート（ＳＡＡ）、クリッピングおよび双線形補間法のためのいくつもの特定の命令を含む各種実施態様にしたがって実行できる。
【００３３】
所望のＳＩＭＤ演算に応じて、異なる配列方法を、３２ビットグループ化ワードに対して使用することができる。８ビットのケースは、四つの異なる配列ケースについてすでに述べた。１６ビットのデータも、３２ビットロードにグループ化できる。このようなロードは、配列されたケースと誤って配列されたケースという二つの配列ケースがあり、その１６ビットのオペランドは１６ビットシフトされる。そのロードに対するポインタアドレスの２ビットのＬＳＢを利用して、配列のケース、例えば、配列されたケースに対する「００」と、誤って配列されたケースに対する「０１」とを決定できる。他のケースは、混合データタイプ、例えば混合した８ビットと１６ビットのオペランドを含む３２ビットグループ化ワードで演算するＳＩＭＤ演算に一般化することができる。
【００３４】
一実施態様によるレジスタファイルアーキテクチャは、各種の配列演算に対してデータをプリプロセスする必要をなくすことによって、各種のビデオと画像形成のアルゴリズムにより高い処理量を与えることができる。これは、異なる配列状態を扱うことを目的とするコードに類似のルーチンをなくすことによってコードサイズを小さくすることができ、かつ配列の状態を検出し、続いて命令を適当なシーケンスにブランチする必要性をなくすことによって、サイクルカウントも改善することもできる。したがって、このレジスタファイルアーキテクチャは、メモリインターフェースに負担をかけることなく、実行ユニット内の８ビット境界にデータの配列を提供することができ、このことは３２ビットロード／記憶動作に対して確保することができる。
【００３５】
配列独立ＳＩＭＤ演算をサポートする上記実施態様は、ビデオと画像をベースとする処理をサポートすることを目的とする演算に特に好適である。これらの演算としては、例えば、ハーフＸ、ハーフＹおよびハーフＸＹのための８ビットクウォッド補間法（8bit quad interpolation）、フラクショナルモーションサーチオペレーション（fractional motion search operation）およびモーションコンペンセーション（motion compensation）がある。
【００３６】
本発明の各種実施態様によるレジスタファイルアーキテクチャを有する汎用ＤＳＰは、ビデオ圧縮（video compression）についてMPEG-1／MPEG-2／MPEG-4／H.２６３の将来の標準を利用するビデオ処理画像形成装置に使用するのに好適である。
【００３７】
このような汎用ＤＳＰは、ビデオカムコーダ、ディジタルカメラ、遠隔地間会議、ＰＣビデオカードおよびＨＤＴＶへの使用が考えられる。図８に示すように、ディスプレイスクリーン６０４付きＨＤＴＶ６０２用のビデオプロセッサ６００は、本発明の一実施態様によるレジスタファイルアーキテクチャ６０８およびビデオ処理演算を実行するための命令を記憶するメモリ６１０を有するＤＳＰ６０６を備えている。その上に、この汎用ＤＳＰは、移動電話システム、音声認識などの用途に用いられる音声処理などのディジタル信号処理を利用する他の技法と組みあわせて使用することも考えられる。
【００３８】
本発明のいくつもの実施態様を説明してきたが、各種の変形を、本発明の精神と範囲から逸脱することなく実施できると解される。したがって、その他の実施態様は、本願の特許請求の範囲の範囲内にある。なお、各種図面中の同じ参照記号は同じ要素を示す。
【図面の簡単な説明】
【図１】 本発明の一実施態様によるレジスタファイルアーキテクチャの模式図である。
【図２】 (Ａ)〜(Ｄ)は、四つの配列状態のおける３２ビットロードで作動する本発明の一実施態様によるレジスタファイルアーキテクチャを示す図である。
【図３】 本発明の一実施態様による配列演算を示す図である。
【図４】 本発明の一実施態様による配列演算を示す図である。
【図５】 本発明の一実施態様による配列演算を示す図である。
【図６】 二つのレジストペアを備えている本発明の別の実施態様によるレジスタファイルアーキテクチャを示す図である。
【図７】 二つのレジスタペアを備えている本発明のさらに別の実施態様によるレジスタファイルアーキテクチャを示す図である。
【図８】 本発明の一実施態様によるレジスタファイルアーキテクチャを有するディジタル信号プロセッサを組みこんだ高精細度テレビジョンの模式図である。
【発明の属する技術分野】
本発明は、ディジタルビデオ、画像形成および音声などの各種マルチメディアの用途に使用できるディジタル信号プロセッサ（ＤＳＰ）に関する。
【０００２】
【発明の背景】
この種のＤＳＰは、ディジタル信号を操作して、上記マルチメディアファイルを作成したり、オープンすることができる。
【０００３】
ＤＳＰは、ＳＩＭＤ（Single Instruction/Multiple Data： 単一命令／複数データ処理）プロセッサまたはデータパラレルプロセッサとして作動できる。ＳＩＭＤの作動において、単一命令は、いくつもの処理要素に送られ、その処理要素は、異なるデータに対して同じ演算を行う。中央制御装置を用いて、前記命令ストリームを、異なる処理要素にブロードキャストすることができる。ＳＩＭＤ命令は、加算、減算、乗算、積和演算（ＭＡＣ）を含むいくつものタイプの標準演算、およびＬ１−ノルム−アキュムレート（LI-Norm-accumulate）（ＳＡＡ）、クリッピングおよび双線形補間法のためのいくつもの特別命令を与える。
【０００４】
多くのビデオ装置と画像処理装置が、二次元（２Ｄ）データアレイ内に配列された８ビットワードで作動する。四つの８ビットオペランドは、３２ビットのグループ化ワードにパックされて、パラレル処理をするための実行ユニットに送られる。前記２Ｄアレイからのこれら８ビットオペランドは、適正な演算を行うための３２ビットのグループ化ワード内に適正に配列されねばならない。
【０００５】
３２ビットワードで配列された機械にて、８ビットデータを用いて作動させると、四つの異なる配列の可能性がある。すなわち、配列されたもの（そのもの）；８ビットシフトしたもの；１６ビットシフトしたもの；および２４ビットシフトしたものである。ＤＳＰは、誤って配列した（misaligned）ワードを検出すると、例外（exception）を発生する。その例外に応答して、配列演算が、メモリインターフェースまたはデータレジスタで実行され、８ビットオペランドをシフトして（正しく）配列された３２ビットワードを生成する。しかし、この配列演算は、前記機械の作動に追加の処理オーバーヘッド（処理付帯部分）をもたらす。
【０００６】
８ビットＳＩＭＤ演算に対する配列オーバーヘッドは、汎用ＤＳＰ内の資源の非効率的な利用をもたらす。この非効率は、配列演算が、データを処理するために整えるのに利用されるので不必要なサイクル消費（cycle consumption）として現れる。
【０００７】
図１は、二次元（２Ｄ）のパックされた８ビットデータアレイに対して、３２ビットのグループ化ワードの自動的配列を、そのアドレスポインタを使って提供する一実施態様によるレジスタファイルアーキテクチャ１００を示す。このレジスタファイルは複数のレジスタＲ０−Ｒ７（１０４）を含んでいる。ロードマルチプレクサ（ＭＵＸ）１０６が、３２ビットのロードをレジスタファイルに多重化し、記憶ＭＵＸ１０８が記憶ワードを前記レジスタファイルから出力し、そして配列ＭＵＸ１１０が、配列された３２ビットグループ化ワードを、レジスタＲ０とＲ１を含むレジスタペア１１２から出力する。その配列ＭＵＸ１１０とレジスタファイルは制御装置１１４で制御される。
【０００８】
前記レジスタファイルは、データアレイからの二つの３２ビットグループ化ノードＫとＫ＋１それぞれを、レジスタペアＲ０とＲ１内のデータレジスタの一方の各々にロードすることにより、配列演算を行うために準備される。８ビットオペランドが各々、レジスタ内の四つの記憶場所ＲｘＬＬ、ＲｘＬＨ、ＲｘＨＬおよびＲｘＨＨのうちの一つを占有する。図２(Ａ)〜(Ｄ)は、レジスタＲ２とＲ３を含むレジスタペア２００における３２ビットワードのための四つの異なる配列ケースを示す。その四つの８ビットオペランドは適正に配列されることができるか（図２(Ａ)）または３２ビットワードの境界をクロスする（図２(Ｂ)−(Ｄ)）。
【０００９】
ポインタアドレスの２ビットの最下位有効ビット（ＬＳＢ）２０２は、前記制御装置によってマスクオフされ、３２ビットグループ化ワードについての配列状態を決定するために使用される。これらＬＳＢ２０２は、制御信号として使用されて、配列ＭＵＸ１１０を制御し、配列された３２ビットワード２０４に対応するレジスタペアにおける八つの記憶場所から四つの８ビットオペランドを選択する。前記配列された３２ビットワード２０２は、その成分の８ビットオペランドを前記実行ユニットでパラレル処理するためオペランド（ＯＰＡまたはＤＰＢ）として出力される。
【００１０】
図２(Ａ)に示す「００」は配列されたワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ２ＬＬ、Ｒ２ＬＨ、Ｒ２ＨＬおよびＲ２ＨＨ内のオペランドを選択して、その順序で、それら８ビットオペランドを含む配列された３２ビットワード２０４を出力するように制御される。
【００１１】
図２(Ｂ)に示す「０１」は、８ビットオフセットされた３２ビットワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ３ＨＨ、Ｒ２ＬＬ、Ｒ２ＬＨおよびＲ２ＨＬ内のオペランドを選択して、その順序で、それら８ビットオペランドを含む配列された３２ビットワード２０６を出力するように制御される。
【００１２】
図２(Ｃ)に示す「１０」は、１６ビットオフセットされた３２ビットワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ３ＨＬ、Ｒ３ＨＨ、Ｒ２ＬＬおよびＲ２ＬＨ内のオペランドを選択して、その順序でそれら８ビットのオペランドを含む配列された３２ビットワード２０８を出力するように制御される。
【００１３】
図２(Ｄ)に示す「１１」は、２４ビットオフセットされた３２ビットワードを示す。この場合、配列ＭＵＸ１１０は、Ｒ３ＬＨ、Ｒ３ＨＬ、Ｒ３ＨＨおよびＲ２ＬＬ内のオペランドを選択して、その順序で、それら８ビットオペランドを含む配列された３２ビットワード２１０を出力するように制御される。
【００１４】
図３〜５は、一実施態様による配列演算を示す。その演算は、図３に示すように、状態３００にて誤まって配列された３２ビットワードＫとＫ＋１を２ＤデータアレイからレジスタＲ０とＲ１にロードすることによって準備される（サイクル１）。ワードＫは８ビットオペランドＡ、ＢおよびＣを含み、そしてワードＫ＋１は８ビットオペランドＤ、Ｅ、ＦおよびＧを含んでいる。この場合、ワードＫとＫ＋１は８ビットだけオフセットされる。これらワードに対するポインタアドレスのＬＳＢは「０１」である。したがって、配列ＭＵＸ１１０は、状態３０２にて、レジスタＲ０から８ビットオペランドＡ、Ｂ、Ｃを選択し、かつレジスタＲ１から８ビットオペランドＤを選択して、状態３０６にて配列された３２ビットワードＡＢＣＤ(３０４)を出力する。一旦準備されると、１サイクル当り必要なロードは一回だけである。図４に示すように、次のサイクル（サイクル２）において、レジスタＲ０には、状態３０８にて、３２ビットワードＫ＋２、ＨＩＪＫがロードされる。配列ＭＵＸ１１０は、レジスタペア内のオペランドを逆多重化して読出しのリフレクション（反射）を得るように制御される。オペランドを逆多重化すると、前記配列ＭＵＸは、レジスタＲ１を読み出してからレジスタＲ０を読み出す。前記配列ＭＵＸは、状態３１０にて、レジスタＲ１から未選択の８ビットオペランドＥ、ＦおよびＧを予め選択し、かつレジスタＲ０から８ビットのオペランドＨを予め選択する。前記配列ＭＵＸは、状態３１４にて、配列された３２ビットワードＥＦＧＨ(３１２)を処理のために出力する。
【００１５】
次のサイクル（サイクル３）において、Ｒ１には、３２ビットワードＫ＋３、ＬＭＮＯ(３１６)がロードされる。配列ＭＵＸ１１０は、状態３１８にてバイトＩ、Ｊ、ＫおよびＬを選択して、状態３２２にて３２ビットワードＩＪＫＬを出力するよう制御される。サイクル３で、配列ＭＵＸ１１０は、レジスタＲ０とＲ１を順方向に多重化する。したがって、前記３２ビットのロードが、ペアの二つのレジスタＲ０とＲ１の間を各々奇数／偶数サイクルで「ピンポン」伝送されて、前記パックされた８ビットアレイが処理される。
【００１６】
図３〜５に示す演算に例示されているように、８ビットデータの処理の要求は反復されることが多く、一旦設定されると持続する。レジスタファイルが一旦準備されると、３２ビットのロードは最小限のオーバーヘッドで配列される。
【００１７】
汎用ＤＳＰにおいて、データレジスタに、誤って配列された３２ビットワードをロードすると例外の発生を引き起こす。８ビットＳＩＭＤの演算は、実行ユニットに利用可能な１６個もの８ビットオペランドが必要である。これは二つのレジスタペアすなわち四つのレジスタに相当する。前記レジスタペアにロードするために利用可能な二つの３２ビットバスを用いて、四つのレジスタは、ロードされてからＳＩＭＤ演算を開始しなければならない。一実施態様によって、特別の命令、例えばDISALGENEXを使用して、誤って配列されたアクセスのために例外が起こることがないようにする機能を準備し、８ビットＳＩＭＤ機能ループを準備する。前記DISALGENEXの命令は、３２ビットの境界をクロスするかまたはクロスしない一つまたは二つのロード演算と組み合せて発行してもよい。命令の例としては次のものがある。
【００１８】
(１)DISALGENEX，R1＝［i0++］，R3＝［I1++］
(２)DISALGENEX，［p0++p1］＝R5，R3＝［i1++］
【００１９】
図１に戻って、制御装置１１４は、ロードＭＵＸ１０６を制御して、レジスタペアＲ０／Ｒ１に、ロードＡに対応する隣接３２ビットグループ化ワードをロードする。また、この制御装置は、ロードＭＵＸ１０６を制御して、ロードレジスタＲ２に、ロードＢに対応する３２ビットグループ化ワードをロードする。ロードＡのポインタアドレス（＊loadａ［１：０］）の２ビットのＬＳＢ２０２は、前記制御装置によってマスクオフされて、配列ＭＵＸ１１０に対して制御信号として入力される。前記配列ＭＵＸは、ロードＡのポインタアドレスのＬＳＢに基づいて四つの適当なオペランドを選択して、配列された３２ビットワードＯＰＡを出力する。Ｒ２は，３２ビットグループ化ワードＯＰＢを出力する。ＯＰＡとＯＰＢの８ビットオペランドは、実行ユニットで演算される。これらの演算から得られた結果ＲＥＳＡとＲＥＳＢは、レジスタファイルに再ロードされる。
【００２０】
図６は、一実施態様によるレジスタファイルアーキテクチャ４００を示し、そのアーキテクチャでは、単一ポインタアドレス（＊loadｂ［１：０］）からのＬＳＢを使用して、二つのレジスタペアＲ０／Ｒ１とＲ２／Ｒ３からの８個の８ビットオペランドを多重化して、二つの配列された３２ビットワードＯＰＡとＯＰＢが出力される。この実施態様によって、第２ポインタを使用して記憶動作を行うことができる。この実施態様によれば、８ビットＳＩＭＤ命令が、２Ｄ８ビットデータアレイの隣接する行または列で演算することになっている命令の配列とは独立した実行を許容することによってサポートされる。この種の配列をサポートする命令は下記の形態である。
【００２１】
dregs＝8b＿OP（R1:0,R3:2）AMOD,［im++］＝dregs，dregs＝［im++］;
【００２２】
図７は、一実施態様によるレジスタファイルアーキテクチャ５００を示し、この場合、８ビットパックドデータアレイに対する二つのポインタｉmおよびｉnの各々からの２ビットのＬＳＢが、八つの８ビットオペランドを多重化するための制御信号として使用される。これは、各々の配列が異なっている場合、二つの３２ビットグループ化ワードを実行ユニットに提供することを目的としている。二つの配列ＭＵＸ１１０が提供され、各々、制御信号として、異なるポインタのＬＳＢを備えている。
【００２３】
この種の配列をサポートする命令は以下の形態である。
【００２４】
dregs＝8b_OP(R1:0，R3:2)AMOD，dregs＝[im++]，dregs=[im++];および
dregs＝8b_OP(R1:0，R3:2)AMOD，dregs=[in++],dregs=[in++];
【００２５】
配列独立８ビットＳＩＭＤ・ＡＤＤ演算（alignment independent 8bit SIMD ADD operation）が一実施態様で行われる。クウォッド８ビットＳＩＭＤ命令（quad 8bit SIMD instruction）を用いて、四つの１６ビット符号付データ出力を有する二つのバイト付加を実行する。３２ビットのロードＯＰＡは四つの８ビットオペランドａm+3、ａm+2、ａm+1およびａmを含んでいる。３２ビットのロードＯＰＢは四つの８ビットオペランドｂm+3、ｂm+2、ｂm+1およびｂmを含んでいる。ＯＰＡを決定するために使用される二つの３２ビットグループ化ワードはレジスタペアＲ０／Ｒ１にロードすることができ、そしてＯＰＢを決定するために使用される３２ビットグループ化ワードはレジスタペアＲ２／Ｒ３にロードすることができる。ＯＰＡとＯＰＢの応対する８ビットオペランドが加算される。この加算演算の結果は、四つの１６ビット値すなわちａm+3＋ｂm+3、ａm+2＋ｂm+2、ａm+1＋ｂm+1およびａm＋ｂmであり、これらの値は３２ビットワードにグループ化され、Ｒ４、Ｒ５、Ｒ６およびＲ７から選択される二つの行き先レジスタに記憶される。
【００２６】
配列独立８ビットＳＩＭＤ・ＡＤＤ演算を実行させる命令は以下の形態である。
【００２７】
(dregs，dregs)＝q2badd(dreg＿pair，dreg＿pair);
(dregs，dregs)＝q2badd(dreg＿pair，dreg＿pair)R;
【００２８】
命令の例としては以下のものがある。すなわち
【００２９】
(r4，r5)＝q2badd(r1:0，r3:2);
(r5，r4)＝q2badd(r1:0，r3:2)R;
【００３０】
これらの命令は、前記ロードが常に３２ビット境界にあり、かつ二つのポインタがＩ０とＩ１に記憶されると想定している。これらの値は、８ビット境界で有効であるが、ロードは実際には３２ビット境界で起こる。ポインタｉ０とｉ１からの２ビットのＬＳＢは、デコードされて、それぞれ、四つの可能な配列ケースの一つを、レジスタペアＲ０／Ｒ１とＲ２／Ｒ３から選択する。ワードＫ＋１を含むレジスタは、省略時、レジスタＲ０とＲ２内にあるとみなされ、そしてワードＫ＋２はレジスタＲ１とＲ３内にあるとみなされる。
【００３１】
「Ｒ」のオプションは、読出しのリフレクション（反射）が、図４に関連して先に述べたように実行されねばならぬことを指定する。これによって、各ペアのレジスタ間の有効なピンポン伝送が可能になり、アレイ処理機能が実行される。
【００３２】
上記の配列独立ＳＩＭＤ・ＡＤＤ演算を使用して、いくつもの画像ベースの計算をサポートできる。他の配列独立ＳＩＭＤ演算は、例えば、減算、乗算、積和演算（ＭＡＣ）、およびＬ１−Ｎｏｒｍ−アキュムレート（ＳＡＡ）、クリッピングおよび双線形補間法のためのいくつもの特定の命令を含む各種実施態様にしたがって実行できる。
【００３３】
所望のＳＩＭＤ演算に応じて、異なる配列方法を、３２ビットグループ化ワードに対して使用することができる。８ビットのケースは、四つの異なる配列ケースについてすでに述べた。１６ビットのデータも、３２ビットロードにグループ化できる。このようなロードは、配列されたケースと誤って配列されたケースという二つの配列ケースがあり、その１６ビットのオペランドは１６ビットシフトされる。そのロードに対するポインタアドレスの２ビットのＬＳＢを利用して、配列のケース、例えば、配列されたケースに対する「００」と、誤って配列されたケースに対する「０１」とを決定できる。他のケースは、混合データタイプ、例えば混合した８ビットと１６ビットのオペランドを含む３２ビットグループ化ワードで演算するＳＩＭＤ演算に一般化することができる。
【００３４】
一実施態様によるレジスタファイルアーキテクチャは、各種の配列演算に対してデータをプリプロセスする必要をなくすことによって、各種のビデオと画像形成のアルゴリズムにより高い処理量を与えることができる。これは、異なる配列状態を扱うことを目的とするコードに類似のルーチンをなくすことによってコードサイズを小さくすることができ、かつ配列の状態を検出し、続いて命令を適当なシーケンスにブランチする必要性をなくすことによって、サイクルカウントも改善することもできる。したがって、このレジスタファイルアーキテクチャは、メモリインターフェースに負担をかけることなく、実行ユニット内の８ビット境界にデータの配列を提供することができ、このことは３２ビットロード／記憶動作に対して確保することができる。
【００３５】
配列独立ＳＩＭＤ演算をサポートする上記実施態様は、ビデオと画像をベースとする処理をサポートすることを目的とする演算に特に好適である。これらの演算としては、例えば、ハーフＸ、ハーフＹおよびハーフＸＹのための８ビットクウォッド補間法（8bit quad interpolation）、フラクショナルモーションサーチオペレーション（fractional motion search operation）およびモーションコンペンセーション（motion compensation）がある。
【００３６】
本発明の各種実施態様によるレジスタファイルアーキテクチャを有する汎用ＤＳＰは、ビデオ圧縮（video compression）についてMPEG-1／MPEG-2／MPEG-4／H.２６３の将来の標準を利用するビデオ処理画像形成装置に使用するのに好適である。
【００３７】
このような汎用ＤＳＰは、ビデオカムコーダ、ディジタルカメラ、遠隔地間会議、ＰＣビデオカードおよびＨＤＴＶへの使用が考えられる。図８に示すように、ディスプレイスクリーン６０４付きＨＤＴＶ６０２用のビデオプロセッサ６００は、本発明の一実施態様によるレジスタファイルアーキテクチャ６０８およびビデオ処理演算を実行するための命令を記憶するメモリ６１０を有するＤＳＰ６０６を備えている。その上に、この汎用ＤＳＰは、移動電話システム、音声認識などの用途に用いられる音声処理などのディジタル信号処理を利用する他の技法と組みあわせて使用することも考えられる。
【００３８】
本発明のいくつもの実施態様を説明してきたが、各種の変形を、本発明の精神と範囲から逸脱することなく実施できると解される。したがって、その他の実施態様は、本願の特許請求の範囲の範囲内にある。なお、各種図面中の同じ参照記号は同じ要素を示す。
【図面の簡単な説明】
【図１】 本発明の一実施態様によるレジスタファイルアーキテクチャの模式図である。
【図２】 (Ａ)〜(Ｄ)は、四つの配列状態のおける３２ビットロードで作動する本発明の一実施態様によるレジスタファイルアーキテクチャを示す図である。
【図３】 本発明の一実施態様による配列演算を示す図である。
【図４】 本発明の一実施態様による配列演算を示す図である。
【図５】 本発明の一実施態様による配列演算を示す図である。
【図６】 二つのレジストペアを備えている本発明の別の実施態様によるレジスタファイルアーキテクチャを示す図である。
【図７】 二つのレジスタペアを備えている本発明のさらに別の実施態様によるレジスタファイルアーキテクチャを示す図である。
【図８】 本発明の一実施態様によるレジスタファイルアーキテクチャを有するディジタル信号プロセッサを組みこんだ高精細度テレビジョンの模式図である。
Claims (35)
- ２ｎ個までのオペランドを集合体で含む二つのグループ化ワードを記憶するように構成された第１および第２レジスタからなるレジスタペアと、
データアレイ内の複数のグループ化ワードのうちの第１および第２グループ化ワードを前記レジスタペアにロードすることによって前記複数のグループ化ワードを配列させ、第１配列動作において前記第１および第２グループ化ワードの少なくとも一方の配列状態を決定し、かつ前記第１配列動作に続く後の各配列動作において前記複数のグループ化ワードのうちの次の一つのグループ化ワードだけを前記第１および第２レジスタの一方にロードさせる制御装置と、
前記第１および後の配列動作のそれぞれにて、前記二つのグループ化ワードの配列状態を示す制御信号に応答して、前記第１レジスタ内のオペランドと前記第２レジスタ内のオペランドをそれぞれ選択することにより、前記レジスタペア内の二つのグループ化ワードからｎ個のオペランドを選択し、前記第１レジスタ内の選択されたオペランドと前記第２レジスタ内の選択されたオペランドとを多重化して前記選択されたｎ個のオペランドを含む配列されたグループ化ワードを実行ユニットに出力するように構成されたものであって、前記第１および後の配列動作にて、前記第１レジスタ内の選択されたオペランドと前記第２レジスタ内の選択されたオペランドとの多重化の順を交互に逆にするオペランドセレクタとを備えた装置。 - 前記オペランドセレクタは、マルチプレクサである前記請求項１に記載の装置。
- 前記制御信号は、前記二つのグループ化ワードの一方のポインタアドレスの２ビットの最下位有効ビットからなる前記請求項１に記載の装置。
- 前記二つのグループ化ワードおよび配列されたグループ化ワードは、それぞれ３２ビットワードからなる前記請求項１に記載の装置。
- ｎは、「４」に等しい前記請求項１に記載の装置。
- 前記ｎ個のオペランドは、８ビットワードからなる前記請求項１に記載の装置。
- 前記ｎ個のオペランドは、１６ビットワードからなる前記請求項１に記載の装置。
- 前記請求項１に記載の装置において、さらに
２ｎ個のオペランドを含む二つのグループ化ワードの第２セットを記憶するように構成された第２レジスタペアを備え、
前記オペランドセレクタは、二つのグループ化ワードの前記第１セットの配列状態を示す制御信号に応答して、前記第２レジスタペアからｎ個のオペランドを選択し、かつ前記ｎ個のオペランドを含む第２の配列されたグループ化ワードを出力するように構成されている装置。 - 前記請求項１に記載の装置において、さらに
２ｎ個のオペランドを含む二つのグループ化ワードの第２セットを記憶するように構成された第２レジスタペアを備え、
前記オペランドセレクタは、二つのグループ化ワードの前記第２セットの配列状態を示す制御信号に応答して、前記第２レジスタペアからｎ個のオペランドを選択し、かつ前記ｎ個のオペランドを含む第２の配列されたグループ化ワードを出力するように構成されている装置。 - 前記請求項１に記載の装置において、
前記オペランドセレクタは、前記後の配列動作において、前記レジスタペア内の一方のグループ化ワードの配列状態を示す制御信号を前記制御装置から受けることなく、前記ｎ個のオペランドを選択し、かつ前記配列されたグループ化ワードを出力するように構成されている装置。 - 前記請求項１に記載の装置において、
前記オペランドセレクタは、前記第１配列動作および前記後の配列動作のうちの奇数番目の配列動作において前記レジスタペア内のオペランドを順方向に多重化し、かつ前記後の配列動作のうちの偶数番目の配列動作において前記レジスタペア内のオペランドを逆方向に多重化するように構成されている装置。 - 前記請求項１に記載の装置において、
前記制御装置は、前記第１配列動作において、誤って配列されたアクセスのための例外が起こることがないように作動する機能を備えるように構成されている装置。 - 前記請求項１に記載の装置において、
前記第１配列動作は、前記第１および第２グループ化ワードをロードするための命令の実行、および前記配列されたグループ化ワードを発生するための命令の実行を含むようにした装置。 - 前記請求項１に記載の装置において、
前記制御信号は、前記第１グループ化ワードをロードするための命令、前記第２グループ化ワードをロードするための命令、前記第１および第２グループ化ワードの両方をロードするための命令、または前記配列されたグループ化ワードを発生するための命令の実行の一環として発生されるようにした装置。 - ビデオ処理演算を実行するための命令を記憶するメモリを有するビデオプロセッサにおいて、
２ｎ個までのオペランドを集合体で含む二つのグループ化ワードを記憶するように構成された第１および第２レジスタからなるレジスタペアと、
データアレイ内の複数のグループ化ワードのうちの第１および第２グループ化ワードを前記レジスタペアにロードすることによって前記複数のグループ化ワードを配列させ、第１配列動作において前記第１および第２グループ化ワードの少なくとも一方の配列状態を決定し、かつ前記第１配列動作に続く後の各配列動作において前記複数のグループ化ワードのうちの次の一つのグループ化ワードだけを前記第１および第２レジスタの一方にロードさせる制御装置と、
前記第１および後の配列動作のそれぞれにて、前記二つのグループ化ワードの配列状態を示す制御信号に応答して、前記第１レジスタ内のオペランドと前記第２レジスタ内のオペランドをそれぞれ選択することにより、前記レジスタペア内の二つのグループ化ワードからｎ個のオペランドを選択し、前記第１レジスタ内の選択されたオペランドと前記第２レジスタ内の選択されたオペランドとを多重化して前記選択されたｎ個のオペランドを含む配列されたグループ化ワードを実行ユニットに出力するように構成されたものであって、前記第１および後の配列動作にて、前記第１レジスタ内の選択されたオペランドと前記第２レジスタ内の選択されたオペランドとの多重化の順を交互に逆にするオペランドセレクタとを有するディジタル信号プロセッサを備えてなるビデオプロセッサ。 - 前記制御信号は、前記第１および第２グループ化ワードのうちの一方のポインタアドレスの２ビットの最下位有効ビットからなる前記請求項１５に記載のビデオプロセッサ。
- 前記第１グループ化ワード、第２グループ化ワードおよび配列されたグループ化ワードは、それぞれ３２ビットワードからなる前記請求項１５に記載のビデオプロセッサ。
- ｎは、「４」に等しい前記請求項１５に記載のビデオプロセッサ。
- 前記ｎ個のオペランドは、８ビットワードからなる前記請求項１５に記載のビデオプロセッサ。
- 前記ｎ個のオペランドは、１６ビットワードからなる前記請求項１５に記載のビデオプロセッサ。
- 前記請求項１５に記載のビデオプロセッサにおいて、
前記オペランドセレクタは、前記後の配列動作において、前記レジスタペア内の一方のグループ化ワードの配列状態を示す制御信号を前記制御装置から受けることなく、前記ｎ個のオペランドを選択し、かつ前記配列されたグループ化ワードを出力するように構成されているビデオプロセッサ。 - 前記請求項１５に記載のビデオプロセッサにおいて、
前記オペランドセレクタは、前記第１配列動作および前記後の配列動作のうちの奇数番目の配列動作において前記レジスタペア内のオペランドを順方向に多重化し、かつ前記後の配列動作のうちの偶数番目の配列動作において前記レジスタペア内のオペランドを逆方向に多重化するように構成されているビデオプロセッサ。 - 前記請求項１５に記載のビデオプロセッサにおいて、
前記制御装置は、前記第１配列動作において、誤って配列されたアクセスのための例外が起こることがないように作動する機能を備えるように構成されているビデオプロセッサ。 - ｎ個のオペランドを含む第１グループ化ワードをレジスタペアにロードし；
ｎ個のオペランドを含む第２グループ化ワードを前記レジスタペアにロードし；
前記第１および第２グループ化ワードの配列状態を決定し、
前記決定した配列状態に応答して、前記レジスタペア内の第１および第２グループ化ワード内の各オペランドをそれぞれ選択させることにより、前記レジスタペア内の前記第１および第２グループ化ワード内の２ｎ個のオペランドからｎ個のオペランドをオペランドセレクタに選択させるとともに、前記選択させた前記レジスタペア内の第１および第２グループ化ワード内の各オペランドを、前記第１グループ化ワード内のオペランド、前記第２グループ化ワード内のオペランドの順に多重化させ、
ｎ個のオペランドを含む配列されたグループ化ワードを前記オペランドセレクタから実行ユニットに出力し、
ｎ個のオペランドを含む第３グループ化ワードを前記レジスタペアにロードし；
前記決定した配列状態に応答して、前記レジスタペア内の第２および第３グループ化ワード内の各オペランドをそれぞれ選択させることにより、前記第２および第３グループ化ワード内の２ｎ個のオペランドからｎ個のオペランドを前記オペランドセレクタに選択させるとともに、前記選択させた前記レジスタペア内の第２および第３グループ化ワード内の各オペランドを、前記第２グループ化ワード内のオペランド、前記第３グループ化ワード内のオペランドの順に前記オペランドセレクタに多重化させ、かつ
ｎ個のオペランドを含む第２の配列されたグループ化ワードを前記オペランドセレクタから前記実行ユニットに出力するようにした方法。 - 前記配列状態を決定することは、前記第１および第２グループ化ワードの一方の２ビットの最下位有効ビットを決定することを含んでなる前記請求項２４に記載の方法。
- 前記第１および第２グループ化ワードは、データアレイ内の隣接ワードである前記請求項２４に記載の方法。
- ｎ個のオペランドを選択することは、前記第１および第２グループ化ワード内のｎ個の隣接オペランドを選択することを含んでなる前記請求項２６に記載の方法。
- ｎ個のオペランドを選択することは、前記第２および第３グループ化ワードの間のｎ個のオペランドを逆多重化することを備えた前記請求項２４に記載の方法。
- 前記二つのグループ化されたワードおよび配列されたグループ化ワードは、それぞれ３２ビットワードからなる前記請求項２４に記載の方法。
- 前記ｎ個のオペランドは、８ビットワードからなる前記請求項２４に記載の方法。
- 機械読み取り可能な媒体上に存在する命令を含み、グループ化ワード内のオペランドを配列するのに用いる装置であって、
その命令が、機械に、
ｎ個のオペランドを含む第１グループ化ワードをレジスタペアにロードさせ、
ｎ個のオペランドを含む第２グループ化ワードを前記レジスタペアにロードさせ、
前記第１と第２グループ化ワードの配列状態を決定させ、
前記決定させた配列状態に応答して、前記レジスタペア内の第１および第２グループ化ワード内の各オペランドをそれぞれ選択させることにより、前記レジスタペア内の前記第１および第２グループ化ワード内の２ｎ個のオペランドからｎ個のオペランドをオペランドセレクタに選択させることをさせるとともに、前記選択させた前記レジスタペア内の第１および第２グループ化ワード内の各オペランドを、前記第１グループ化ワード内のオペランド、前記第２グループ化ワード内のオペランドの順に前記オペランドセレクタに多重化させることをさせ、
ｎ個のオペランドを含む配列されたグループ化ワードを前記オペランドセレクタから実行ユニットに出力させ、
ｎ個のオペランドを含む第３グループ化ワードを前記レジスタペアにロードさせ、
前記決定させた配列状態に応答して、前記レジスタペア内の第２および第３グループ化ワード内の各オペランドをそれぞれ選択させることにより、前記第２および第３グループ化ワード内の２ｎ個のオペランドからｎ個のオペランドを前記オペランドセレクタに選択させることをさせるとともに、前記選択させた前記レジスタペア内の第２および第３グループ化ワード内の各オペランドを、前記第２グループ化ワード内のオペランド、前記第３グループ化ワード内のオペランドの順に前記オペランドセレクタに多重化させることをさせ、かつ
ｎ個のオペランドを含む第２の配列されたグループ化ワードを前記オペランドセレクタから前記実行ユニットに出力させるようにした装置。 - 前記機械に配列状態を決定させる命令は、さらに機械に、前記第１および第２グループ化ワードの一方の２ビットの最下位有効ビットを決定させる命令を含む前記請求項３１に記載の装置。
- 前記第１および第２グループ化ワードは、データアレイ内の隣接ワードである前記請求項３１に記載の装置。
- 前記機械にｎ個のオペランドを選択させる命令は、さらに機械に、前記第１および第２ グループ化ワード内のｎ個の隣接オペランドを選択させる命令を含む前記請求項３３に記載の装置。
- 前記機械にｎ個のオペランドを選択させる命令は、機械に、前記第２および第３グループ化ワードの間のｎ個のオペランドを逆多重化させる命令をさらに含む前記請求項３１に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/608,983 US7120781B1 (en) | 2000-06-30 | 2000-06-30 | General purpose register file architecture for aligned simd |
| US09/608,983 | 2000-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002117009A JP2002117009A (ja) | 2002-04-19 |
| JP3975231B2 true JP3975231B2 (ja) | 2007-09-12 |
Family
ID=24438892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201406A Expired - Lifetime JP3975231B2 (ja) | 2000-06-30 | 2001-07-02 | 配列されたｓｉｍｄのための汎用レジスタファイルアーキテクチャ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7120781B1 (ja) |
| JP (1) | JP3975231B2 (ja) |
| KR (1) | KR100463121B1 (ja) |
| CN (1) | CN1246789C (ja) |
| TW (1) | TW559709B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8484441B2 (en) * | 2004-03-31 | 2013-07-09 | Icera Inc. | Apparatus and method for separate asymmetric control processing and data path processing in a configurable dual path processor that supports instructions having different bit widths |
| US9047094B2 (en) | 2004-03-31 | 2015-06-02 | Icera Inc. | Apparatus and method for separate asymmetric control processing and data path processing in a dual path processor |
| US7949856B2 (en) * | 2004-03-31 | 2011-05-24 | Icera Inc. | Method and apparatus for separate control processing and data path processing in a dual path processor with a shared load/store unit |
| US7246218B2 (en) * | 2004-11-01 | 2007-07-17 | Via Technologies, Inc. | Systems for increasing register addressing space in instruction-width limited processors |
| US8417922B2 (en) * | 2006-08-02 | 2013-04-09 | Qualcomm Incorporated | Method and system to combine multiple register units within a microprocessor |
| US9015452B2 (en) * | 2009-02-18 | 2015-04-21 | Texas Instruments Incorporated | Vector math instruction execution by DSP processor approximating division and complex number magnitude |
| CN101930355B (zh) * | 2010-08-24 | 2013-07-24 | 中国航天科技集团公司第九研究院第七七一研究所 | 实现寄存器文件分组编址、读写控制方法的寄存器电路 |
| CN101930356B (zh) * | 2010-08-24 | 2013-03-20 | 中国航天科技集团公司第九研究院第七七一研究所 | 用于浮点协处理器的寄存器文件分组编址、读写控制方法 |
| KR101699685B1 (ko) * | 2010-11-16 | 2017-01-26 | 삼성전자 주식회사 | 명령어 오퍼랜드 변경 장치 및 방법 |
| US9582419B2 (en) * | 2013-10-25 | 2017-02-28 | Arm Limited | Data processing device and method for interleaved storage of data elements |
| CN103984524B (zh) * | 2014-05-15 | 2016-07-06 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种面向risc处理器的三端口浮点寄存器文件 |
| KR102425668B1 (ko) * | 2017-02-23 | 2022-07-28 | 에이알엠 리미티드 | 데이터 처리장치에서의 곱셈-누적 |
| CN112859377B (zh) * | 2019-11-28 | 2023-03-14 | 京东方科技集团股份有限公司 | 一种复用寄存器、三维显示装置及其控制方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124154A (ja) | 1986-11-05 | 1988-05-27 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 暗証情報発生装置 |
| US4972260A (en) | 1988-08-22 | 1990-11-20 | Matsushita Electric Industrial Co., Ltd. | Apparatus for coding a moving-picture signal |
| US5179671A (en) * | 1989-03-31 | 1993-01-12 | Bull Hn Information Systems Inc. | Apparatus for generating first and second selection signals for aligning words of an operand and bytes within these words respectively |
| JPH02292647A (ja) * | 1989-05-02 | 1990-12-04 | Toshiba Corp | 半導体記憶装置 |
| US5253308A (en) * | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
| GB8925723D0 (en) * | 1989-11-14 | 1990-01-04 | Amt Holdings | Processor array system |
| JP2842930B2 (ja) | 1990-05-16 | 1999-01-06 | 株式会社アドバンテスト | 半導体集積回路試験装置のテストプロセッサに用いられる命令読み出し回路 |
| US5128759A (en) | 1990-05-31 | 1992-07-07 | Sony Corporation | Video signal decoder |
| US5771368A (en) * | 1990-10-29 | 1998-06-23 | Sun Microsystems, Inc. | Memory addressing scheme for increasing the number of memory locations available in a computer for storing higher precision numbers |
| JPH04236664A (ja) | 1991-01-18 | 1992-08-25 | Sony Corp | 演算回路 |
| JPH0530493A (ja) | 1991-07-24 | 1993-02-05 | Sony Corp | デイジタルビデオ信号の復号化装置 |
| US5319573A (en) | 1992-01-15 | 1994-06-07 | Motorola, Inc. | Method and apparatus for noise burst detection in a signal processor |
| JPH06131248A (ja) | 1992-10-19 | 1994-05-13 | Minolta Camera Co Ltd | 記憶データ読出制御装置 |
| US5651121A (en) * | 1992-12-18 | 1997-07-22 | Xerox Corporation | Using mask operand obtained from composite operand to perform logic operation in parallel with composite operand |
| JPH0713762A (ja) | 1993-06-22 | 1995-01-17 | Fujitsu Ltd | スーパースカラ計算機における命令供給方法 |
| US5544251A (en) | 1994-01-14 | 1996-08-06 | Intel Corporation | Process and apparatus for pseudo-SIMD processing of image data |
| US5566250A (en) | 1994-01-14 | 1996-10-15 | Intel Corporation | Process and apparatus for pseudo-SIMD processing of image data |
| JPH0863452A (ja) * | 1994-08-26 | 1996-03-08 | Nec Corp | Ｓｉｍｄプロセッサ |
| US5724275A (en) * | 1996-03-22 | 1998-03-03 | Hitachi Microsystems, Inc. | Fast multi-operand bit pattern detection method and circuit |
| US5922066A (en) * | 1997-02-24 | 1999-07-13 | Samsung Electronics Co., Ltd. | Multifunction data aligner in wide data width processor |
| US6260137B1 (en) * | 1997-09-12 | 2001-07-10 | Siemens Aktiengesellschaft | Data processing unit with digital signal processing capabilities |
| US5933650A (en) | 1997-10-09 | 1999-08-03 | Mips Technologies, Inc. | Alignment and ordering of vector elements for single instruction multiple data processing |
| US6061779A (en) * | 1998-01-16 | 2000-05-09 | Analog Devices, Inc. | Digital signal processor having data alignment buffer for performing unaligned data accesses |
| US6112297A (en) * | 1998-02-10 | 2000-08-29 | International Business Machines Corporation | Apparatus and method for processing misaligned load instructions in a processor supporting out of order execution |
| US5996057A (en) * | 1998-04-17 | 1999-11-30 | Apple | Data processing system and method of permutation with replication within a vector register file |
| JPH11312085A (ja) | 1998-04-28 | 1999-11-09 | Hitachi Ltd | プロセッサ |
| US5951677A (en) | 1998-05-29 | 1999-09-14 | Texas Instruments Incorporated | Efficient hardware implementation of euclidean array processing in reed-solomon decoding |
-
2000
- 2000-06-30 US US09/608,983 patent/US7120781B1/en not_active Expired - Lifetime
-
2001
- 2001-06-25 CN CNB011233885A patent/CN1246789C/zh not_active Expired - Fee Related
- 2001-06-29 TW TW090115968A patent/TW559709B/zh not_active IP Right Cessation
- 2001-06-30 KR KR10-2001-0038638A patent/KR100463121B1/ko active IP Right Grant
- 2001-07-02 JP JP2001201406A patent/JP3975231B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100463121B1 (ko) | 2004-12-23 |
| JP2002117009A (ja) | 2002-04-19 |
| CN1334525A (zh) | 2002-02-06 |
| CN1246789C (zh) | 2006-03-22 |
| KR20020002334A (ko) | 2002-01-09 |
| US7120781B1 (en) | 2006-10-10 |
| TW559709B (en) | 2003-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3975231B2 (ja) | 配列されたｓｉｍｄのための汎用レジスタファイルアーキテクチャ | |
| US4816913A (en) | Pixel interpolation circuitry as for a video signal processor | |
| US6546480B1 (en) | Instructions for arithmetic operations on vectored data | |
| US5991865A (en) | MPEG motion compensation using operand routing and performing add and divide in a single instruction | |
| US5088053A (en) | Memory controller as for a video signal processor | |
| EP1656622B1 (en) | Parallel processing array | |
| US6629115B1 (en) | Method and apparatus for manipulating vectored data | |
| EP0404816A1 (en) | Dual mode adder circuitry | |
| EP0386137A1 (en) | Processor for expanding a compressed video signal | |
| US6574651B1 (en) | Method and apparatus for arithmetic operation on vectored data | |
| WO2001026363A1 (en) | Programmable image transform processor | |
| US6785800B1 (en) | Single instruction stream multiple data stream processor | |
| US20030172254A1 (en) | Instructions for manipulating vectored data | |
| US7412587B2 (en) | Parallel operation processor utilizing SIMD data transfers | |
| JP4020804B2 (ja) | データ処理装置 | |
| US5860130A (en) | Memory interface apparatus including an address modification unit having an offset table for prestoring a plurality of offsets | |
| US5671020A (en) | Method and apparatus for improved video filter processing using efficient pixel register and data organization | |
| US20020040426A1 (en) | Execution control apparatus of data driven information processor | |
| JP3971559B2 (ja) | 並列プロセッサ及びそれを用いた画像処理装置 | |
| AU622879B2 (en) | Pixel interpolation circuitry as for a video signal processor | |
| JP2007109253A (ja) | 並列プロセッサ | |
| JP3844465B2 (ja) | イベント・ベクトル・テーブルのオーバーライド | |
| JP3333227B2 (ja) | デジタル映像信号処理装置 | |
| JP2002207591A (ja) | ディジタル信号処理装置及び方法 | |
| JP2002057994A (ja) | 画像信号処理装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060530 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3975231 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |