CN111599300A - 信号处理方法、发送及接收信号装置、以及显示装置 - Google Patents

Abstract

本公开实施例公开了一种信号处理方法、发送及接收信号装置、以及显示装置，所述信号处理方法，用于发送信号的装置，所述信号处理方法包括：将每单位长度原始数据进行重复和取反运算，生成待发送数据包；发送所述待发送数据包。本公开实施例有较强的抗干扰能力，从根本上提高了数据传输的抗干扰性，保证了显示质量。

Description

信号处理方法、发送及接收信号装置、以及显示装置

技术领域

本公开实施例涉及但不限于显示技术领域，具体涉及一种信号处理方法、发送信号的装置、接收信号的装置以及显示装置。

背景技术

随着显示产品分辨率的提高，P2P(point to point，点对点)必然通过高速率传输显示数据，再加上显示产品轻薄化的趋势，防EMI(Electromagnetic Interference，电磁干扰)或ESD(Electro-Static discharge，静电释放)的措施及空间有限。目前显示产品通过P2P高速传输数据时会受到EMI及ESD的干扰，导致SD(Source Driver，源极驱动芯片)的CDR(Clock and Data Recovery，数据时钟恢复)的部分设定参数错误，造成CDR失去稳定性，显示产品出现闪屏、雪花点等不良。

发明内容

本公开实施例提供了一种信号处理方法、发送信号的装置、接收信号的装置、以及显示装置，能够提高信号传输抗扰性。

第一方面，本公开实施例提供了一种信号处理方法，用于发送信号的装置，所述信号处理方法包括：

将每单位长度原始数据进行重复和取反运算，生成待发送数据包；

发送所述待发送数据包。

第二方面，本公开实施例提供了一种发送信号的装置，包括：

生成模块，用于将每单位长度原始数据进行重复和取反运算，生成待发送数据包；以及

发送模块，用于发送所述待发送数据包。

第三方面，本公开实施例还提供了一种信号处理方法，用于接收信号的装置，所述信号处理方法包括：

接收数据包；

从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，根据获取的数据解析出所述单位长度原始数据。

第四方面，本公开实施例还提供了一种接收信号的装置，包括：

接收模块，用于接收数据包；以及

解析模块，用于从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，根据获取的数据解析出所述单位长度原始数据。

第五方面，本公开实施例还提供了一种显示装置，包括显示面板、如前所述的发送信号的装置以及如前所述的接收信号的装置，其中，所述接收信号的装置分别与所述发送信号的装置和所述显示面板连接。

本公开实施例有较强的抗干扰能力，从根本上提高了数据传输的抗干扰性，保证了显示质量。

本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为本公开示例性实施例中发送装置实现的信号处理方法流程图；

图2为本公开示例性实施例中发送信号的装置的示意图；

图3为本公开示例性实施例中接收装置实现的信号处理方法流程图；

图4为本公开示例性实施例中接收信号的装置的示意图；

图5为本公开示例性实施例中数据编码示意图；

图6为CHPI协议中CTRL_I的发送位置示意图。

具体实施方式

本公开描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本公开所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。

本公开包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本公开中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。

此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本公开实施例的精神和范围内。

除非另外定义，本公开实施例公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

P2P(Point-to-Point，点对点)指的是时序控制器(Timer Control Register，TCON)发送至源极驱动芯片的信号，时序控制器具有P2P接口，源极驱动芯片也有相应的P2P接口，时序控制器的P2P接口和源极驱动芯片的P2P接口通过P2P连接线连接，信号以数据包的形式依次经过时序控制器的P2P接口、P2P连接线和源极驱动芯片的P2P接口，从而实现将信号从时序控制器发送至源极驱动芯片。Package(数据包)是时序控制器向源极驱动芯片发送的信号的类型，一个Package包括10个UI(Unit Interval，单位间隔)。

BCC(Bi-direction Command Channel，双向命令通道)表示时序控制器与源极驱动芯片连接的控制信号线。当时序控制器与源极驱动芯片在进行参数协商时受到噪声干扰，例如在握手阶段或者其他需要进行参数协商的阶段，一方面，参数协商时的干扰可能会导致CDR的设定参数错误，造成CDR失去稳定性，后续数据传输异常；另一方面，当源极驱动芯片确定数据时钟信号受到干扰时，会将控制信号线BCC的电平拉低，使得BCC信号处于unlock(未锁定)状态。最终将会导致显示产品出现闪屏或雪花点等不良，用户可以观察到明显的显示异常，影响显示面板的显示效果。

本公开实施例提供了一种信号处理方法，可适用于第一装置(发送装置)向第二装置(接收装置)发送参数，其中第一装置可以是时序控制器，所述第二装置可以是源极驱动芯片；或者第一装置可以是片上系统(System on Chip，简称SOC)，第二装置可以是源极驱动芯片；或者第一装置可以是片上系统，第二装置可以是时序控制器。所述参数例如可以是CDR参数，或者可以是其他需要发送装置与接收装置协商的参数。如图1所示，所述信号处理方法包括：

步骤11，将每单位长度原始数据进行重复和取反运算，生成待发送数据包；

步骤12，发送所述待发送数据包。

单位长度可以是1bit(比特)至3比特，例如每单位长度原始数据为1bit原始数据，或者可以是2bit原始数据，或者可以是3bit原始数据。原始数据为二进制数据。

所述重复包括：重复n次单位长度原始数据，n＝1或n＝2。重复1次表示复制2次原始数据，重复2次表示复制3次原始数据。

重复的原始数据与逻辑运算后的原始数据的排列位置不限。在一示例性实施例中，以原始数据重复1次为例，每单位长度原始数据生成的待发送数据包例如包括以下情况中的任意一种：

方式1：原始数据、原始数据、取反运算后的原始数据；

方式2：原始数据、取反运算后的原始数据、原始数据；

方式3：取反运算后的原始数据、原始数据、原始数据。

上述的排列顺序仅为举例，只要接收装置和发送装置约定好排列顺序即可。

在上述实施例中，对于每单位长度原始数据，包括重复和取反运算在内，共发送3次原始数据，当有任意一次发送的数据发生错误，均可以通过另外两次数据进行验证。例如，以单位长度原始数据为1，排列顺序为上述方式1为例，在发送装置侧，经过两次复制和一次取反运算后得到的结果为110。如果接收装置接收到的数据为110，可以确定两次复制的结果相同，一次取反运算的结果与原始数据相反，即可以确定单位长度原始数据为1。如果接收装置接收到的数据为111，可以判断出两次复制结果相同均为1，但取反运算结果与复制结果矛盾，认为该取反结果与复制结果不同可能由干扰导致，以复制结果为准，确定原始数据为1。如果接收装置接收到的数据为100，可以判断出两次复制结果不同，结合取反运算结果可以确定第二次复制结果错误，由此确定原始数据为1。可见，采用本实施例信号处理方法有较强的抗干扰能力。另外由于采用取反运算，可以防止信号出现长0或者长1。可见，本实施例方案从根本上提高了数据传输的抗干扰性，保证了显示质量。

在一示例性实施例，在步骤11之后，所述方法还包括

判断所述待发送数据包中的第一个比特位与前一个数据包的最后一个比特位是否相同，如果相同，将所述待发送数据包的所有数据进行取反运算，并在取反运算后的数据之后、所述待发送数据包的末尾添加用于指示所述数据包经过取反运算的第一指示比特数据；如果不相同，在所述数据包的所有数据之后、所述待发送数据包的末尾添加用于指示所述数据包未经过取反运算的第二指示比特数据。

采用上述处理可以进一步防止信号出现长0或者长1，提高数据传输的抗干扰能力。

在一示例性实施例中，实现上述方法的发送装置，即发送信号的装置，如图2所示，包括：

生成模块21，用于将每单位长度原始数据进行重复和取反运算，生成待发送数据包；以及

发送模块22，用于发送所述待发送数据包。

本实施例发送装置通过对数据的处理，使得处理后的数据具有较强的抗干扰能力，从根本上提高了数据传输的抗干扰性，保证了显示质量。

在一示例性实施例中，所述生成模块21将每单位长度原始数据进行重复和取反运算，包括：将每单位长度原始数据进行复制两次和一次取反运算，每单位长度原始数据进行重复和取反运算后生成的数据包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

在一示例性实施例中，所述生成模块21还用于在生成待发送数据包之后，判断所述待发送数据包中的第一个比特位与前一个数据包的最后一个比特位是否相同，如果相同，将所述待发送数据包的所有数据进行取反运算，并在取反运算后的数据之后添加用于指示所述数据包经过取反运算的第一指示比特数据；如果不相同，在所述数据包的所有数据之后添加用于指示所述数据包未经过取反运算的第二指示比特数据。

上述实施例中的发送信号装置可以为时序控制器或者为片上系统。

所述生成模块21可以包括处理器和存储器，所述存储器用于存储指令，该处理器用于执行该存储器存储的指令，以将每单位长度原始数据进行重复和取反运算，生成待发送数据包，所述处理器对原始数据的处理参见前述方法中描述，此处不再赘述。

所述处理器可以是中央处理单元(Central Processing Unit，简称CPU)，或者是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器，或者该处理器也可以是任何常规的处理器等。所述存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括非易失性随机存取存储器。

本公开实施例所述时序控制器通过采用重复和取反处理，使得处理后的数据具有有较强的抗干扰能力，从根本上提高了数据传输的抗干扰性，保证了显示质量。

在一示例性实施例中，还提供了一种信号处理方法，用于接收信号的装置，如图3所示，所述信号处理方法包括：

步骤31，接收数据包；

步骤32，从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，根据获取的数据解析出所述单位长度原始数据。

在一示例性实施例中，所述获取的数据，包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

在上述实施例中，对于每单位长度原始数据，包括重复和取反运算在内，共接收3次原始数据，当有任意一次发送的数据发生错误，均可以通过另外两次数据进行验证。例如，以单位长度原始数据为1，排列顺序为上述方式3为例，在发送装置侧，经过两次复制和一次取反运算后得到的结果为011。如果接收装置接收到的数据为011，根据取反运算结果可以确定原始数据为1，结合两次复制的结果，可以确定单位长度原始数据为1。如果接收装置接收到的数据为111，可以判断出两次复制结果相同均为1，取反运算结果与复制结果矛盾，认为该取反结果与复制结果不同可能由干扰导致，以复制结果为准，确定原始数据为1。可见，采用本实施例信号处理方法有较强的纠错能力。另外由于采用取反运算，可以防止信号出现长0或者长1。可见，本实施例方案从根本上提高了数据传输的抗干扰性，保证了显示质量。

在一示例性实施例中，所述接收数据包之后，所述方法还包括：判断当前数据包的末尾数据如果为用于指示所述数据包经过取反运算的第一指示比特数据，则对所述数据包中除所述第一指示比特数据之外的其他数据进行取反运算。

如果判断当前数据包的末尾数据为用于指示所述数据包未经过取反运算的第二指示比特数据，则无需对数据包进行取反操作，直接进行解析即可。

接收信号的装置可以为源极驱动芯片，或者为时序控制器。

所述原始数据可以为数据时钟恢复参数。

本公开实施例的信号接收方法通过采用与发送方法对应的操作解析数据，具有较强的纠错能力和抗干扰性，可以保证显示质量。

在一示例性实施例中，实现上述方法的接收装置，即接收信号的装置，如图4所示，包括：

接收模块41，用于接收数据包；以及

解析模块42，用于从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，根据获取的数据解析出所述单位长度原始数据。

在一示例性实施例中，所述解析模块42获取的数据，包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

在一示例性实施例中，所述解析模块42还用于判断当前数据包的末尾数据如果为用于指示所述数据包经过取反运算的第一指示比特数据，则对所述数据包中除所述第一指示比特数据之外的其他数据进行取反运算。

接收信号的装置可以为源极驱动芯片，或者为时序控制器。

所述解析模块42可以包括处理器和存储器，所述存储器用于存储指令，该处理器用于执行该存储器存储的指令，以从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，并解析出所述单位长度原始数据，所述处理器的解析处理参见前述方法中描述，此处不再赘述。

本公开实施例所述接收装置通过采用与发送装置对应的操作解析数据，具有较强的纠错能力和抗干扰性，可以保证显示质量。

在一示例性实施例中，还提供了一种显示装置，包括显示面板、前述发送信号的装置以及接收信号的装置，其中，所述接收信号的装置分别与所述发送信号的装置和所述显示面板连接。

例如，所述显示装置包括显示面板、前述的时序控制器和源极驱动芯片，其中，源极驱动芯片分别与时序控制器和显示面板连接。

其中，时序控制器将数据时钟信号发送至源极驱动芯片，源极驱动芯片读取数据时钟信号，以根据读取到的数据控制显示面板进行显示。

关于时序控制器和源极驱动芯片可以参照前述实施例中的描述，此处不再赘述。

在实际应用中，显示装置可以为：手机、平板电脑、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。

下面以时序控制器通过P2P协议CHPI(China High-speed Point-to-pointInterface，一种点对点的高速视频数据传输接口)向源极驱动芯片发送CDR设定参数为例，对上述信号处理方法进行说明，在本示例中，单位长度为1bit，重复1次。

将显示相关的重要设定参数，如表1所示的SD CDR的设定参数，提取到CTRL_I中。将CTRL_I中关键设定参数按照图5和表2所示方式进行编码，即CTRL_I中1bit有效数据通过编码后的3位数据进行表征，如B[0]通过D[0]、D[1]、D[2]进行表征，在本示例中D[0]和D[1]等于B[0]，D[2]是B[0]的取反；这样1bit的设定通过3UI数据传输，大幅降低了P2P进行高速信号传输时受到ESD或EMI干扰而造成的错误数据传送，同时D[1]到D[2]必然有电平的跳变。每3bit有效数据通过编码后需要9位数据表征。

得到的9位数据可以再经过9B/10B编码，即将9bit数据编码为10bit数据，构成1个package，即10UI；9B/10B编码可以按照如表3的方式进行，其中当前待发送数据包用D表示，前一个数据包用Q表示，若当前组D[0]-D[8]中的D[0]与上一组Q[0]-Q[9]中的Q[9]相等，则设置当前组的D[9]为1(第一指示比特数据，本例中第一指示比特数据为1仅为示例)，同时对当前组D[0]-D[8]进行取反；若当前组D[0]-D[8]中的D[0]与上一组Q[0]-Q[9]中的Q[9]不相等，则设置当前组的D[9]为0(第二指示比特数据，本例中第二指示比特数据为0仅为示例)，同时当前组的D[0]-D[8]保持不变，这样可以保证Q[9]到D[0]必然有电平的跳变。然后将最后产生的数据通过发送接口进行发送。在接收端，接收到数据先进行10B/9B解码，即将10bit数据解码为9bit数据，即先判断标志位，如果D[9]＝1，表示当前组的数据经过了取反运算，则对当前组数据再次取反，得到原始的D[0]-D[8]，如果D[9]＝0，表示当前组的数据未经过取反运算，直接得到原始的D[0]-D[8]；再将9B数据每3个为一组进行数据解码，判别每3个一组数据中大于或等于2个数据相等则设定有效，以前述方式1排序为例，任意一组数据中，将第三比特取反后，如果第一比特值、第二比特值和取反的第三比特值中至少有两个相同，则认为此组数据有效，取该相同的值作为原始数据。

如图6所示为重要设定参数CTRL_I在CHPI协议中的传输位置示例。在本示例中，将CTRL_I设定在标志位K5后，即发送完CTRL_F后，发送标志位K5，接着发送CTRL_I。

在本示例中，将显示相关的重要设定参数的有效数据按照图5的方式进行编码，一位有效数据编码后通过三位数据表征，极大地增加了抗ESD或EMI的能力，保证了SD CDR部分设定参数的正确性，避免了由于干扰产生的unlock现象；再经过9B/10B编码后通过发送装置的发送端口(如发送模块)进行发送。接收装置的接收端口(如接收模块)接收，接收装置解码后判断至少两位数据一致时，判定设定有效。由于上述编码方式，在图5中的黑色粗线位置必然存在电平的跳变，连续的0或1不会超过3个UI，避免了传输过程中长0或长1产生的EMI效应。综上，本发明实施例方案既增加了数据传输过程中的抗干扰性，也避免了数据的长0或长1的出现，从而从根本上提高了数据传输的抗干扰性，保证了显示质量。

表1

表2

表3

9B/10B	Q[9]＝＝D[0]	Q[9]！＝D[0]
			Q[0]	～D[0]	D[0]
Q[1]	～D[1]	D[1]
			Q[2]	～D[2]	D[2]
Q[3]	～D[3]	D[3]
			Q[4]	～D[4]	D[4]
Q[5]	～D[5]	D[5]
			Q[6]	～D[6]	D[6]
Q[7]	～D[7]	D[7]
			Q[8]	～D[8]	D[8]
Q[9]	1	0

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (17)

1.一种信号处理方法，用于发送信号的装置，所述信号处理方法包括：

将每单位长度原始数据进行重复和取反运算，生成待发送数据包；

发送所述待发送数据包。

2.根据权利要求1所述的信号处理方法，其特征在于，所述将每单位长度原始数据进行重复和取反运算，包括：将每单位长度原始数据进行复制两次和一次取反运算，每单位长度原始数据进行重复和取反运算后生成的数据包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

3.根据权利要求1或2所述的信号处理方法，其特征在于，所述生成待发送数据包之后，所述方法还包括：

判断所述待发送数据包中的第一个比特位与前一个数据包的最后一个比特位是否相同，如果相同，将所述待发送数据包的所有数据进行取反运算，并在取反运算后的数据之后、所述待发送数据包的末尾添加用于指示所述数据包经过取反运算的第一指示比特数据；如果不相同，在所述数据包的所有数据之后、所述待发送数据包的末尾添加用于指示所述数据包未经过取反运算的第二指示比特数据。

4.根据权利要求1所述的信号处理方法，其特征在于，

所述发送信号的装置为时序控制器，或者为片上系统。

5.一种发送信号的装置，包括：

生成模块，用于将每单位长度原始数据进行重复和取反运算，生成待发送数据包；以及

发送模块，用于发送所述待发送数据包。

6.根据权利要求5所述的发送信号的装置，其特征在于，所述生成模块将每单位长度原始数据进行重复和取反运算，包括：将每单位长度原始数据进行复制两次和一次取反运算，每单位长度原始数据进行重复和取反运算后生成的数据包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

7.根据权利要求5或6所述的发送信号的装置，所述生成模块还用于在生成待发送数据包之后，判断所述待发送数据包中的第一个比特位与前一个数据包的最后一个比特位是否相同，如果相同，将所述待发送数据包的所有数据进行取反运算，并在取反运算后的数据之后添加用于指示所述数据包经过取反运算的第一指示比特数据；如果不相同，在所述数据包的所有数据之后添加用于指示所述数据包未经过取反运算的第二指示比特数据。

8.根据权利要求5所述的发送信号的装置，其特征在于，所述发送信号的装置为时序控制器或者为片上系统。

9.一种信号处理方法，用于接收信号的装置，所述信号处理方法包括：

接收数据包；

从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，根据获取的数据解析出所述单位长度原始数据。

10.根据权利要求9所述的信号处理方法，其特征在于，所述获取的数据，包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

11.根据权利要求9或10所述的信号处理方法，其特征在于，所述接收数据包之后，所述方法还包括：

判断当前数据包的末尾数据如果为用于指示所述数据包经过取反运算的第一指示比特数据，则对所述数据包中除所述第一指示比特数据之外的其他数据进行取反运算。

12.根据权利要求9所述的信号处理方法，其特征在于，

所述接收信号的装置为源极驱动芯片，或者时序控制器。

13.一种接收信号的装置，包括：

接收模块，用于接收数据包；以及

解析模块，用于从所述数据包中获取单位长度原始数据重复和取反运算后得到的数据，根据获取的数据解析出所述单位长度原始数据。

14.根据权利要求13所述的接收信号的装置，其特征在于，所述解析模块获取的数据，包括以下情况中的任意一种：

原始数据、原始数据、取反运算后的原始数据；

原始数据、取反运算后的原始数据、原始数据；

取反运算后的原始数据、原始数据、原始数据。

15.根据权利要求13或14所述的接收信号的装置，其特征在于，所述解析模块还用于判断当前数据包的末尾数据如果为用于指示所述数据包经过取反运算的第一指示比特数据，则对所述数据包中除所述第一指示比特数据之外的其他数据进行取反运算。

16.根据权利要求13所述的接收信号的装置，其特征在于，所述接收信号的装置为源极驱动芯片，或者时序控制器。

17.一种显示装置，包括显示面板、如权利要求5至8中任一项所述的发送信号的装置以及如权利要求13至16中任一项所述的接收信号的装置，其中，所述接收信号的装置分别与所述发送信号的装置和所述显示面板连接。

Images