KR20150090634A

KR20150090634A - 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법

Info

Publication number: KR20150090634A
Application number: KR1020140011524A
Authority: KR
Inventors: 이용훈; 이선익; 최영민
Original assignee: 삼성전자주식회사
Priority date: 2014-01-29
Filing date: 2014-01-29
Publication date: 2015-08-06
Also published as: US9437129B2; US20160343314A1; CN104809972A; US20150213751A1; TW201532017A

Abstract

디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법이 개시된다. 입력되는 입력 데이터를 처리하여 출력 데이터로 출력하는 타이밍 컨트롤러(time controller); 및 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 디스플레이 데이터로 출력하는 적어도 하나 이상의 소스 드라이버(source driver)를 구비하는 소스 구동부를 포함하고, 상기 타이밍 컨트롤러는, 상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 데이터 선택부; 상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 데이터 난수화부; 및 상기 난수 데이터를 상기 출력 데이터로 변환하는 데이터 전송부를 포함한다.

Description

디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법{Display driving intergrated circuit, display driving device and operation method of display driving intergrated circuit}

본 발명의 기술적 사상은, 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법에 관한 것으로, 자세하게는 전력 소모를 줄이면서도 EMI(Electro Magnetic Interference) 잡음을 감쇄시킬 수 있는 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법에 관한 것이다.

디스플레이 장치에 대한 고해상도의 요구에 따라 디스플레이를 구동하는데 사용되는 주파수가 높아지고 있다. 이에 따라, 디스플레이 구동 집적회로 또는 디스플레이 장치에서의 전력 소모 및 EMI 잡음 문제가 야기되고 있다.

본 발명의 기술적 사상은 전력 소모를 줄이면서도 EMI(Electro Magnetic Interference) 잡음을 감쇄시킬 수 있는 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법을 제공한다.

본 발명의 일 실시예에 따른 디스플레이 구동 집적회로는, 입력되는 입력 데이터를 처리하여 출력 데이터로 출력하는 타이밍 컨트롤러(time controller); 및 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 디스플레이 데이터로 출력하는 적어도 하나 이상의 소스 드라이버(source driver)를 구비하는 소스 구동부를 포함하고, 상기 타이밍 컨트롤러는, 상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 데이터 선택부; 상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 데이터 난수화부; 및 상기 난수 데이터를 상기 출력 데이터로 변환하는 데이터 전송부를 포함한다.

상기 데이터 선택부는, 상기 입력 데이터가 입력되는 데이터 입력부; 상기 입력 데이터의 천이 개수를 제1 값으로 산출하는 제1 천이 산출부; 상기 입력 데이터를 상기 인코디드 데이터로 인코딩하는 데이터 인코딩부; 상기 인코디드 데이터의 천이 개수를 제2 값으로 산출하는 제2 천이 산출부; 상기 제1 값 및 상기 제2 값을 비교하여 상기 비교 결과로 출력하는 비교부; 및 상기 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 출력하는 데이터 출력부를 포함할 수 있다.

상기 데이터 인코딩부는, 상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터를, 상기 첫 번째 픽셀 데이터 및 상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터 중 인접한 픽셀 데이터 각각의 차이로 인코딩하여 상기 인코디드 데이터를 생성할 수 있다.

상기 입력 데이터가 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터를 포함하고, 상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터는 각각, 연속된 첫 번째 서브 픽셀 데이터 내지 N 번째 서브 픽셀 데이터를 포함하며, 상기 데이터 인코딩부는, 상기 입력 데이터의 연속된 첫 번째 서브 픽셀 데이터 내지 M*N 번째 서브 픽셀 데이터를, 상기 첫 번째 서브 픽셀 데이터 및 상기 입력 데이터의 연속된 첫 번째 서브 픽셀 데이터 내지 M*N 번째 서브 픽셀 데이터 중 인접한 서브 픽셀 데이터 각각의 차이로 인코딩하여, 상기 인코디드 데이터를 생성할 수 있다.

상기 제1 천이 산출부는, 상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터 중 인접한 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값을 상기 제1 값으로 산출하고, 상기 제2 천이 산출부는, 제1 제어 신호에 응답하여, 상기 인코디드 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터 중 인접한 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값, 및 상기 인코디드 데이터의 연속된 첫 번째 서브 픽셀 데이터 내지 M*N 번째 서브 픽셀 데이터 중 인접한 서브 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값 중 하나를, 상기 제2 값으로 산출할 수 있다.

상기 데이터 난수부는, 상기 선택 데이터와 난수 패턴을 배타적 논리합하여 상기 난수 데이터로 출력하는 스크램블러; 및 상기 난수 패턴을 상기 스크램블러에 전송하는 패턴 생성부를 포함할 수 있다.

상기 패턴 생성부는, 선형 피드백 시프트 레지스터(Liner Feedback Shift Register)일 수 있다.

상기 난수 패턴은, 제2 제어 신호에 응답하여, 상기 디스플레이 구동 집적회로에 의해 구동되는 디스플레이 패널의 수평 라인의 크기에 대응되는 제1 주기로 생성될 수 있다.

상기 난수 패턴은, 제2 제어 신호에 응답하여, 상기 디스플레이 구동 집적회로에 의해 구동되는 디스플레이 패널의 프레임의 크기에 대응되는 제2 주기로 생성될 수 있다.

상기 소스 구동부는 상기 소스 드라이버를 x개 포함하고, 상기 난수 패턴은, 상기 디스플레이 구동 집적회로에 의해 구동되는 디스플레이 패널의 수평 라인에 대응되는 크기의 x분의 1마다, 하나의 논리 값으로 생성될 수 있다.

상기 데이터 난수화부는, 제3 제어 신호에 응답하여 상기 선택 데이터를 상기 데이터 전송부로 바이패스(bypass) 하고, 상기 데이터 전송부는, 상기 바이패스 된 선택 데이터를 상기 출력 데이터로 변환하여 출력할 수 있다.

상기 출력 데이터는 상기 비교 결과를 나타내는 제1 모드 정보를 포함하고, 상기 소스 구동부는, 상기 제1 모드 정보에 따라, 상기 출력 데이터를 역변환할 수 있다.

상기 출력 데이터는 상기 인코디드 데이터에 대한 인코딩 방식, 상기 난수 데이터에 대한 난수 패턴의 주기, 및 상기 난수 데이터의 생성 여부에 대한 정보 중 적어도 하나의 정보를 더 포함하고, 상기 소스 구동부는, 상기 제1 모드 정보 및 상기 적어도 하나의 정보에 따라, 상기 출력 데이터를 역변환할 수 있다.

상기 데이터 전송부는, 상기 난수 데이터를 직렬 데이터로 직렬화하는 직렬 변환기; 및 상기 직렬 데이터를 패키징하여 상기 출력 데이터로 상기 전송 채널에 전송하는 데이터 패키징부를 포함할 수 있다.

상기 소스 구동부는 상기 소스 드라이버를 x개 포함하고, 상기 데이터 전송부는, 상기 디스플레이 구동 집적회로에 의해 구동되는 디스플레이 패널의 수평 라인에 대응되는 크기의 x분의 1마다, 상기 직렬 데이터에 클럭(clock)을 임베디드(embedded)하는 클럭 삽입부를 더 포함할 수 있다.

상기 소스 구동부는 상기 소스 드라이버를 x개 포함하고, 상기 전송 채널은, 상기 타이밍 컨트롤러 및 상기 x개의 소스 드라이버에 각각, 포인트-투-포인트(point-to-point)로 연결될 수 있다.

상기 타이밍 컨트롤러는, eRVDS(enhanced Reduced Voltage Differential Signaling) 인터페이스로, 상기 출력 데이터를 상기 소스 구동부에 전송할 수 있다.

상기 소스 구동부는 상기 소스 드라이버를 x개 포함하고, 상기 데이터 선택부는, 상기 입력 데이터의, 상기 x개의 소스 드라이버 중 적어도 하나의 소스 드라이버에 대응되는 부분은, 다른 부분과 인코딩 방식을 달리하여, 상기 인코디드 데이터를 생성할 수 있다.

본 발명의 다른 실시예에 따른 디스플레이 구동 집적회로는, 디스플레이 패널의 수평 라인에 대응되는 크기의 입력 데이터를 처리하여 x개의 출력 데이터로 출력하는 타이밍 컨트롤러(time controller); 및 각각, 상기 x개의 출력 데이터 중, 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 대응되는 출력 데이터를 아날로그 변환하는 x개의 소스 드라이버(source driver)를 포함하고, 상기 타이밍 컨트롤러는, 상기 입력 데이터의 천이 개수 및 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 데이터 선택부; 상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 데이터 난수화부; 및 상기 난수 데이터에, 상기 난수 데이터의 x분의 1 단위로 클럭을 임베디드하고 상기 x개의 출력 데이터로 변환하여, 상기 x개의 소스 드라이버로 전송하는 데이터 전송부를 포함한다.

상기 데이터 난수화부는, 상기 x개의 출력 데이터마다 하나의 논리 값을 갖는 난수 패턴을 이용하여 상기 난수 데이터를 생성될 수 있다.

상기 클럭은 각각, 임베디드되는 x분의 1 단위의 상기 난수 데이터의 마지막 비트의 논리 값의 반전 값을 가질 수 있다.

상기 데이터 선택부는, 상기 입력 데이터의, 상기 x개의 소스 드라이버 중 적어도 하나의 소스 드라이버에 대응되는 부분은, 다른 부분과 인코딩 방식을 달리하여, 상기 인코디드 데이터를 생성할 수 있다.

본 발명의 일 실시예에 따른 디스플레이 장치는, 디스플레이 데이터를 디스플레이 하는 디스플레이 패널; 및 상기 디스플레이 패널의 수평 라인에 대응되는 크기의 입력 데이터를 처리하여 상기 디스플레이 데이터로 변환하는 디스플레이 구동 집적회로를 포함하고, 상기 디스플레이 구동 집적회로는, 상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교하여 상기 입력 데이터 및 상기 인코디드 데이터 중 천이 개수가 적은 데이터를 난수화하여 출력 데이터로 출력하는 타이밍 컨트롤러; 및 각각, 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 상기 디스플레이 데이터로 출력하는 x개의 소스 드라이버를 구비하는 소스 구동부를 포함한다.

상기 타이밍 컨트롤러는, 상기 출력 데이터를 상기 입력 데이터의 x분의 1 단위로 클럭을 임베디드하여 출력하고, 상기 입력 데이터의 x분의 1 단위마다 하나의 논리 값을 갖는 난수 패턴을 이용하여 상기 난수화를 수행할 수 있다.

본 발명의 일 실시예에 따른 디스플레이 구동 집적회로의 동작 방법은, 입력되는 입력 데이터를 처리하여 출력 데이터로 출력하는 타이밍 컨트롤러(time controller), 및 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 디스플레이 데이터로 출력하는 적어도 하나 이상의 소스 드라이버(source driver)를 구비하는 소스 구동부를 포함하는 디스플레이 구동 집적회로의 동작 방법으로, 상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 단계; 상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 단계; 및 상기 난수 데이터를 상기 출력 데이터로 변환하여 상기 소스 구동부로 전송하는 단계를 포함한다.

상기 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법에 의하면, 천이가 최소화된 데이터의 패턴을 변형시킴으로써 전력 소모를 줄이면서도 EMI 잡음을 감쇄시킬 수 있는 장점이 있다.

상기 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법에 의하면, 전력 소모 및 EMI 잡음을 함께 줄임으로써 디스플레이 장치의 해상도를 향상시킬 수 있는 장점이 있다.

상기 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법에 의하면, 전력 소모를 줄임으로써 디스플레이 장치 또는 디스플레이 장치가 포함되는 시스템의 이동성을 향상시킬 수 있다.

상기 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법에 의하면, EMI 잡음을 감쇄시킴으로써 디스플레이 장치 또는 디스플레이 장치가 포함되는 시스템의 신뢰성을 향상시킬 수 있다.

나타내는 도면이다.
도 2는 도 1의 디스플레이 구동 집적회로를 포함하는 디스플레이 장치의 일 예를 나타내는 도면이다.
도 3은 도 2의 디스플레이 패널에 대한 타이밍 제어 신호들의 예를 나타내는 도면이다.
도 4는 도 1의 소스 구동부의 일 예를 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 입력 데이터의 예를 개념적으로 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 출력 데이터의 예를 개념적으로 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 타이밍 컨트롤러 및 소스 구동부 사이의 인터페이스의 예를 나타내는 도면이다.
도 8은 도 1의 데이터 선택부의 일 예를 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 입력 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 입력 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다.
도 11은 본 발명의 일 실시예에 따른 인코디드 데이터 및 인코디드 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다.
도 12는 본 발명의 일 실시예에 따른 인코디드 데이터 및 인코디드 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다.
도 13은 본 발명의 다른 실시예에 따른 데이터 선택부의 예를 나타내는 도면이다.
도 14는 도 1의 데이터 난수화부의 일 예를 나타내는 도면이다.
도 15는 도 14의 패턴 생성부의 일 예를 나타내는 도면이다.
도 16은 도 1의 데이터 난수화부의 다른 예를 나타내는 도면이다.
도 17은 도 16의 패턴 생성부의 일 예를 나타내는 도면이다.
도 18은 도 1의 데이터 난수화부의 또 다른 예를 나타내는 도면이다.
도 19는 본 발명의 실시예에 따른 각종 데이터의 구조를 개념적으로 나타낸 도면이다.
도 20 내지 도 22는 각각, 도 19의 각종 데이터의 패킷 된 예를 좀더 자세히 나타내는 도면이다.
도 23은 도 1의 데이터 전송부의 예를 나타내는 도면이다.
도 24는 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로의 동작 예를 나타내는 도면이다.
도 25는 도 24의 출력 데이터에 대한 EMI를 나타내는 도면이다.
도 26은 본 발명의 실시예에 따른 디스플레이 구동 집적회로를 좀더 자세히 나타내는 도면이다.
도 27은 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 28은 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 29는 본 발명의 실시예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타낸 도면이다.
도 30은 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로의 동작 방법을 나타내는 순서도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로를 나타내는 도면이다. 도 1을 참조하면, 디스플레이 구동 집적회로(100)는 타이밍 컨트롤러(120) 및 소스 구동부(140)를 포함한다. 타이밍 컨트롤러(120)는 입력되는 입력 데이터를 처리하여 출력 데이터로 출력한다. 타이밍 컨트롤러(120)는 데이터 선택부(122), 데이터 난수화부(124) 및 데이터 전송부(126)를 포함한다.

데이터 선택부(122)는 입력 데이터(IDTA) 및 인코디드 데이터(EDTA) 중 하나를 선택 데이터(SDTA)로 선택한다. 데이터 선택부(122)는 입력 데이터(IDTA) 및 인코디드 데이터(EDTA)의 천이 개수를 비교하여, 선택 데이터(SDTA)를 선택한다. 선택 데이터(SDTA)는 데이터 난수화부(124)로 전송된다. 데이터 난수화부(124)는 선택 데이터(SDTA)를 난수화하여 난수 데이터(RDTA)로 생성한다. 데이터 전송부(126)는 난수 데이터(RDTA)를 출력 데이터(ODTA)로 변환한다. 데이터 선택부(122), 데이터 난수화부(124) 및 데이터 전송부(126)의 구체적인 동작은 후술된다.

소스 구동부(140)는 타이밍 컨트롤러(120)와 연결되는 전송 채널(CH)을 통해 입력되는 출력 데이터(ODTA)를 아날로그 변환하여 디스플레이 데이터(DDTA)로 출력한다.

도 1의 디스플레이 구동 집적회로는 디스플레이 장치에 포함될 수 있다. 도 2는 도 1의 디스플레이 구동 집적회로를 포함하는 디스플레이 장치의 일 예를 나타내는 도면이다.

도 2를 참조하면, 디스플레이 장치(1000)는 영상(디스플레이 데이터)을 표시하는 디스플레이 패널(200)과, 디스플레이 패널(200)을 구동하기 위한 디스플레이 구동 집적회로(100)를 구비한다. 디스플레이 구동 집적회로(100)는 도 1의 타이밍 컨트롤러(120) 및 소스 구동부(140)를 포함한다. 디스플레이 구동 집적회로(100)는 또한, 게이트 구동부(160) 및 전압 생성부(180)를 더 포함할 수 있다. 소스 구동부(140) 및 게이트 구동부(160)는, 각각, 소스 드라이버 및 게이트 드라이버를 적어도 하나 이상 구비할 수 있다. 이하에서는 소스 구동부(140) 및 게이트 구동부(160)의 동작을, 각각, 소스 드라이버 및 게이트 드라이버의 동작과 혼용되어 기술될 수 있다.

타이밍 컨트롤러(120)는 소스 구동부(140) 및 게이트 구동부(160)를 구동하기 위한 각종 타이밍 신호나 데이터(RGB DATA, CONT1, CONT2)를 발생한다. 타이밍 컨트롤러(120)가 소스 구동부(140)로 전달하는 데이터(RGB DATA)는 도 1의 디스플레이 데이터(DDTA)일 수 있다. 타이밍 컨트롤러(120)는 외부 장치(예를 들어, 호스트 장치(미도시))로부터 외부 데이터(I_DATA), 수평 동기 신호(H_SYNC), 수직 동기 신호(V_SYNC), 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE)를 입력받는다. 외부 데이터(I_DATA)는 도 1의 입력 데이터(IDTA)일 수 있다.

타이밍 컨트롤러(120)는 외부 데이터(I_DATA)를, 소스 구동부(140)와의 인터페이스 사양에 맞도록 포맷(format)을 변환한 픽셀 데이터(RGB DATA)로 생성하고 이를 소스 구동부(140)에 전송한다. 또한, 타이밍 컨트롤러(1400)는 소스 드라이버(1200) 및 게이트 드라이버(1300)의 타이밍을 제어하기 위해 수평 동기 신호(H_SYNC), 수직 동기 신호(V_SYNC), 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE)에 근거하여, 적어도 하나 이상의 제1 타이밍 제어 신호(CONT1)를 소스 구동부(140)로 출력하고 적어도 하나 이상의 제2 타이밍 제어 신호(CONT2)를 게이트 구동부(160)로 출력한다.

도 3은 도 2의 디스플레이 패널에 대한 타이밍 제어 신호들의 예를 나타내는 도면이다. 도 3을 참조하면, 디스플레이 패널(200)은 예를 들어, 액정 표시(liquid crystal display, LCD) 패널일 수 있다. 디스플레이 패널(200)에 디스플레이 되는 영역(visible area)에 디스플레이 되는 데이터는 프레임(frame)이라 명명될 수 있다. 예를 들어, 60 Hz로 디스플레이 패널(200)이 구동된다면, 1초에 60장의 프레임이 디스플레이 패널(200)에 디스플레이 된다. 프레임은 수평 방향의 수평 라인(예를 들어, y번째 라인)을 포함할 수 있다.

제1 타이밍 제어 신호(CONT1) 및 제2 타이밍 제어 신호(CONT2)는 디스플레이 되는 영역에 프레임이 정확하게 디스플레이 되도록 타이밍을 조절한다. 예를 들어, 제1 타이밍 제어 신호(CONT1) 및 제2 타이밍 제어 신호(CONT2)는 수평 동기 신호(horizontal synch pulse), 수직 동기 신호(vertical synch pulse), 프론트 포치(front porch) 및 백 포치(back porch) 등일 수 있다.

수평 동기 신호(horizontal synch pulse)는 수평 라인마다 인가된다. 하나의 프레임에 대한 모든 수평 라인에 대한 디스플레이가 수행되면, 수직 동기 신호(vertical synch pulse)가 인가되어, 새로운 프레임이 디스플레이 될 수 있다. 또한, 프론트 포치(front porch) 및 백 포치(back porch)는 일종의 마진 역할을 할 수 있다. 예를 들어, 하나의 수평 라인을 디스플레이 하려면, 하나의 클럭 길이의 수평 동기 신호가 디스플레이 패널(200)에 인가되고, 다음으로 백 포치에 해당하는 임의의 개수의 클럭이 인가된 이후에 수평 라인에 해당하는 데이터가 디스플레이 될 수 있다. 하나의 수평 라인에 대한 디스플레이가 완료되면, 프론트 포치에 해당하는 임의의 개수의 클럭이 인가된 이후에 다음 수평 라인에 대한 수평 동기 신호가 인가될 수 있다.

다시 도 2를 참조하면, 소스 구동부(140)는 타이밍 컨트롤러(120)로부터 타이밍 신호나 데이터(CONT1, RGB DATA)를 수신하여 디스플레이 패널(200)의 데이터 라인(DL1~DLm)을 구동한다. 게이트 구동부(160)는 타이밍 컨트롤러(120)로부터 타이밍 신호(CONT2)를 수신하여 디스플레이 패널(200)의 게이트 라인(GL1~GLn)을 구동한다.

전압 생성부(180)는 디스플레이 패널(200)의 구동에 필요한 각종 전압들(VON, VOFF, AVDD, VCOM)을 발생시킬 수 있다. 예를 들어, 전압 생성부(180)는 외부로부터 전원 전압(VDD)을 입력 받아, 게이트 온 전압(VON), 게이트 오프 전압(VOFF)을 발생하여 게이트 구동부(160)로 인가하고, 아날로그 전원 전압(AVDD), 공통 전압(VCOM)을 발생하여 소스 구동부(140)로 인가할 수 있다.

디스플레이 장치(1000)는 각종 평판 디스플레이 장치 중 어느 하나가 적용될 수 있다. 예를 들어, 평판 디스플레이 장치는 액정 표시(liquid crystal display, LCD) 장치, 유기 EL(electro luminance) 표시 장치, PDP(plasma display panel) 장치 등일 수 있고, 본 발명의 실시예에 따른 디스플레이 장치(1000)는 이들 장치 중 어느 하나가 적용될 수 있다. 또는 평판 디스플레이 장치는 물리적 터치 또는 광 터치를 센싱할 수 있는 평판 디스플레이 장치일 수 있고, 본 발명의 실시예에 따른 디스플레이 장치(1000)는 그러한 하이브리드 평판 디스플레이 장치가 적용될 수 있다. 설명의 편의상, 아래에서는 본 발명을 설명함에 있어서 액정 표시 장치를 예로 들어 설명한다.

디스플레이 패널(200)은 복수의 게이트 라인(GL1-GLn)과, 게이트 라인들과 교차하는 방향으로 배치되는 복수의 데이터 라인(DL1~DLm)과, 게이트 라인 및 데이터 라인이 교차하는 영역에 배열된 픽셀들(PX)을 포함한다. 디스플레이 장치(1000)가 박막 트랜지스터(Thin Film Transistor, TFT) 액정 디스플레이 장치인 경우, 각 픽셀은 게이트 라인(GL1-GLn)과 데이터 라인(DL1~DLm)에 게이트 전극 및 소스 전극이 각각 연결되는 박막 트랜지스터와, 박막 트랜지스터의 드레인 전극에 연결되는 액정 커패시터 및 스토리지 커패시터를 포함한다(이상, 미도시).

이러한 픽셀 구조에서는, 게이트 라인이 선택되면 선택된 게이트 라인에 연결된 픽셀의 박막 트랜지스터가 턴 온되고, 이어서 소스 구동부(140)에 의해 각 데이터 라인에 픽셀 정보를 포함하는 데이터 신호가 인가된다. 데이터 신호(예를 들어, 도 1의 디스플레이 데이터(DDTA))는 해당 픽셀의 박막 트랜지스터를 거쳐 액정 커패시터와 스토리지 커패시터에 인가되며, 액정 및 스토리지 커패시터들이 구동됨으로써 디스플레이 동작이 이루어진다.

디스플레이 구동 집적회로(100)에서 구동해야 하는 디스플레이 패널(200)의 픽셀(PX)의 개수가 많아짐에 따라, 소스 구동부(140)는 다수의 소스 드라이버를 구비하고, 각 소스 드라이버는 디스플레이 패널(200)의 대응되는 영역의 소스 라인을 구동할 수 있다.

도 4는 도 1의 소스 구동부의 일 예를 나타내는 도면이다. 도 4를 참조하면, 소스 구동부(140)는 x(x는 2 이상의 양의 정수)개의 소스 드라이버(SD1, SD2, … SDx)를 포함할 수 있다. x개의 소스 드라이버(SD1, SD2, … SDx)는 각각, 전술된 소스 구동부(140)의 기능을 수행한다. 구체적으로, x개의 소스 드라이버(SD1, SD2, … SDx)는 각각, 전술된 디스플레이 데이터(DDTA)를 디스플레이 패널(200)에 전송함에 있어서, 타이밍 컨트롤러(120)로부터 각각, 대응되는 출력 데이터(ODTA1, ODTA2, … ODTAx)를 수신하고, 수신되는 출력 데이터(ODTA1, ODTA2, … ODTAx)를 아날로그 전압으로 디코딩하며, 디코딩 결과에 따라 복수의 계조 전압 중 하나의 계조 전압을 선택하여, 디스플레이 패널(200)에 디스플레이 데이터(DDTA1, DDTA2, … DDTA x)로 인가할 수 있다.

x개의 소스 드라이버(SD1, SD2, … SDx)는 각각, 타이밍 컨트롤러(120)와 포인트-투-포인트(point-to-point)로 연결될 수 있다. 예를 들어, 제1 소스 드라이버(SD1)는 타이밍 컨트롤러(120)와 제1 전송 채널(CH1)로 연결되고, 제2 소스 드라이버(SD2)는 타이밍 컨트롤러(120)와 제2 전송 채널(CH1)로 연결될 수 있다. 마찬가지로, 제x 소스 드라이버(SDx)는 타이밍 컨트롤러(120)와 제x 전송 채널(CHx)로 연결될 수 있다. 도 4에 도시되지 아니하였으나, 도 2의 타이밍 제어 신호(CONT1, CONT2) 중 전부 또는 일부는 전송 채널(CH1, CH2, … CHx)과 별도로 구비되고, x개의 소스 드라이버(SD1, SD2, … SDx) 모두에 연결되는 채널을 통해 x개의 소스 드라이버(SD1, SD2, … SDx)에 연결될 수도 있다.

x개의 소스 드라이버(SD1, SD2, … SDx)는 각각, 대응되는 전송 채널(CH1, CH2, … CHx)로 인가되는 출력 데이터(ODTA1, ODTA2, … ODTAx)를 수신한다. 예를 들어, 제1 소스 드라이버(SD1)는 제1 전송 채널(CH1)로 인가되는 제1 출력 데이터(ODTA1)를 수신하고, 제2 소스 드라이버(SD2)는 제2 전송 채널(CH1)로 인가되는 제2 출력 데이터(ODTA2)를 수신할 수 있다. 마찬가지로, 제x 소스 드라이버(SDx)는 제x 전송 채널(CHx)로 인가되는 제x 출력 데이터(ODTAx)를 수신할 수 있다. 전술한 바와 같이, 출력 데이터(ODTA1, ODTA2, … ODTAx)는 타이밍 컨트롤러(120)에 의해, 입력 데이터(IDTA)가 처리된 데이터이다. 입력 데이터(IDTA) 및 출력 데이터(ODTA1, ODTA2, … ODTAx)는 각각, 개념적으로 도 5 및 도 6과 같이 나타내어 질 수 있다.

도 5는 본 발명의 일 실시예에 따른 입력 데이터의 예를 개념적으로 나타낸 도면이고, 도 6은 본 발명의 일 실시예에 따른 출력 데이터의 예를 개념적으로 나타낸 도면이다. 먼저, 도 5를 참조하면, 입력 데이터(IDTA)는 도 2 내지 도 4의 디스플레이 패널(200)의 수평 라인(게이트 라인)에 대응되는 크기로 입력될 수 있다. 예를 들어, 입력 데이터(IDTA)는 디스플레이 패널(200)의 수평 라인(예를 들어, 도 3의 프레임의 y번째 라인)과 동일한 크기(L)로 입력될 수 있다.

이 경우, 소스 구동부(140)가 x개의 소스 드라이버(SD1, SD2, … SDx)를 포함하면, x개의 소스 드라이버(SD1, SD2, … SDx) 각각은, 입력 데이터(IDTA)를 x개로 나눈 단위(T=L/x)에 대응되는 도 6의 출력 데이터(ODTA1, ODTA2, … ODTAx)를 수신할 수 있다. 도 1 또는 도 4의 타이밍 컨트롤러(120)는 입력 데이터(IDTA)를 x개로 나눈 x개의 서브 데이터(SubD1, SubD2, … SubDx)마다 클럭(CLK)을 임베디드(embedded)할 수 있다. 예를 들어, 입력 데이터(IDTA)를 x개로 나눈 단위를 제1 서브 데이터(SubD1), 제2 서브 데이터(SubD2) 내지 제x 서브 데이터(SubDx)로 나타내면, 제1 서브 데이터(SubD1), 제2 서브 데이터(SubD2) 내지 제x 서브 데이터(SubDx) 각각에 클럭(CLK)이 포함될 수 있다. 예를 들어, 제1 서브 데이터(SubD1)와 제1 서브 데이터(SubD1)에 대한 클럭(CLK)이 제1 출력 데이터(ODTA)로 제1 소스 드라이버(SD1)에 전송되고, 제2 서브 데이터(SubD2)와 제2 서브 데이터(SubD2)에 대한 클럭(CLK)이 제2 출력 데이터(ODTA)로 제2 소스 드라이버(SD2)에 전송될 수 있다. 마찬가지로, 제x 서브 데이터(SubDx)와 제x 서브 데이터(SubDx)에 대한 클럭(CLK)이 제x 출력 데이터(ODTA)로 제x 소스 드라이버(SDx)에 전송될 수 있다. 다만, 제1 출력 데이터(ODTA) 내지 제x 출력 데이터(ODTA)는 헤더(header) 등이 더 포함될 수 있고, 이는 후술된다.

다시 도 4를 참조하면, x개의 소스 드라이버(SD1, SD2, … SDx)는 각각, 수신된 출력 데이터(ODTA1, ODTA2, … ODTAx)를 처리하여 대응되는 디스플레이 데이터(DDTA)로 출력한다. 예를 들어, 제1 소스 드라이버(SD1)는 제1 전송 채널(CH1)로 인가되는 제1 출력 데이터(ODTA)를 처리하여 제1 디스플레이 데이터(DDTA)로 출력하고, 제2 소스 드라이버(SD2)는 제2 전송 채널(CH1)로 인가되는 제2 출력 데이터(ODTA)를 처리하여 제2 디스플레이 데이터(DDTA)로 출력할 수 있다. 마찬가지로, 제x 소스 드라이버(SDx)는 제x 전송 채널(CHx)로 인가되는 제x 출력 데이터(ODTA)를 처리하여 제x 디스플레이 데이터(DDTA)로 출력할 수 있다. 전술한 바와 같이, x개의 소스 드라이버(SD1, SD2, … SDx)는 각각, 도 3의 디스플레이 패널(200)의 프레임의 대응되는 영역을 구동할 수 있다. 예를 들어, 제1 소스 드라이버(SD1)는 제1 디스플레이 데이터(DDTA1)를 수평 라인을 x로 나눈 첫 번째 영역에 디스플레이 시키고, 제2 소스 드라이버(SD2)는 제2 디스플레이 데이터(DDTA2)를 수평 라인을 x로 나눈 두 번째 영역에 디스플레이 시킬 수 있다. 마찬가지로, 제x 소스 드라이버(SDx)는 제x 디스플레이 데이터(DDTAx)를 수평 라인을 x로 나눈 마지막 영역에 디스플레이 시킬 수 있다.

도 7은 본 발명의 일 실시예에 따른 타이밍 컨트롤러 및 소스 구동부 사이의 인터페이스의 예를 나타내는 도면이다. 전술한 바와 같이, 타이밍 컨트롤러(120) 및 x개의 각 소스 드라이버(SD1, SD2, … SDx)는 각각, 포인트-투-포인트 방식으로 전송 채널(CH1, CH2, … CHx)이 연결될 수 있다. 또한, 각 전송 채널(CH1, CH2, … CHx)을 통해 클럭(CLK)이 포함된 출력 데이터(ODTA1, ODTA2, … ODTAx)가 x개의 소스 드라이버(SD1, SD2, … SDx) 각각으로 전송될 수 있다. 예를 들어, 타이밍 컨트롤러(120)의 데이터 전송부(126) 및 x개의 각 소스 드라이버(SD1, SD2, … SDx)는 각각, 두 개의 전송 채널(CH1a, CH1b)로 연결되어, eRVDS(enhanced Reduced Voltage Differential Signaling) 인터페이스를 통해 출력 데이터(ODTA1, ODTA2, … ODTAx)를 수신할 수 있다.

도 7은 제1 소스 드라이버(SD1)의 예에 한하여 도시하였으나, 다른 소스 드라이버도 동일하게 두 개의 전송 채널(CH1a, CH1b)로 연결될 수 있다. 두 개의 전송 채널(CH1a, CH1b)은 각각, 인접한 수평 라인에 대한 출력 데이터를 전송할 수 있다. 다만, 타이밍 컨트롤러(120)와 x개의 소스 드라이버(SD1, SD2, … SDx) 각각은 eRVDS 인터페이스가 아닌, 클럭이 임베디드 되는 다른 인트라 패널 인터페이스(intra-panel interface)에 의해 연결될 수도 있다. 예를 들어, 멀티 드롭(multi-drop) 방식의 인터페이스에 의해 타이밍 컨트롤러(120)와 x개의 소스 드라이버(SD1, SD2, … SDx)가 연결될 수도 있다.

다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로(100)는 타이밍 컨트롤러(120)에서 소비되는 전력을 줄이기 위해, 데이터 선택부(122)는 입력 데이터(IDTA), 및 입력 데이터(IDTA)를 인코딩한 인코디드 데이터(EDTA) 중 천이 개수가 적은 데이터를 선택한다.

도 8은 도 1의 데이터 선택부의 일 예를 나타내는 도면이다. 도 8을 참조하면, 데이터 선택부(122)는 데이터 입력부(122_1), 제1 천이 산출부(122_2), 데이터 인코딩부(122_3), 제2 천이 산출부(122_4), 비교부(122_5) 및 데이터 출력부(122_6)를 포함할 수 있다. 데이터 입력부(122_1)로 입력 데이터(IDTA)가 입력될 수 있다. 제1 천이 산출부(122_2)는 입력 데이터(IDTA)의 천이 개수를 제1 값(VAL1)으로 산출할 수 있다.

도 9는 본 발명의 일 실시예에 따른 입력 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다. 전술한 바와 같이, 입력 데이터(IDTA)는 프레임의 수평 라인(yth Line) 단위로 입력될 수 있어, 입력 데이터(IDTA)는 프레임의 수평 라인의 연속된 픽셀에 대한 픽셀 데이터를 포함할 수 있다. 도 9는 입력 데이터(IDTA)에 연속하는 M개의 픽셀 데이터(P_1st, P_2nd, … P_Mth)가 포함된 예를 도시한다. 입력 데이터(IDTA)의 천이 개수는 입력 데이터(IDTA)의 인접한 픽셀 데이터의 대응되는 비트의 비트 값(논리 값)이 다른, 비트의 개수일 수 있다. 제1 천이 산출부(122_2)는 입력 데이터(IDTA)의 연속된 첫 번째 픽셀 데이터(P_1st) 내지 M 번째 픽셀 데이터(P_MTH) 중 인접한 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값을 제1 값(VAL1)으로 산출할 수 있다.

예를 들어, 제1 천이 산출부(122_2)는 첫 번째 픽셀 데이터(P_1st)에서 1의 개수를 카운트하고, 첫 번째 픽셀 데이터(P_1st)와 두 번째 픽셀 데이터(P_2nd)를 배타적 논리합한 결과에서 1의 개수를 카운트하며, 두 번째 픽셀 데이터(P_2nd)와 세 번째 픽셀 데이터(P_3rd)를 배타적 논리합한 결과에서 1의 개수를 카운트할 수 있다. 제1 천이 산출부(122_2)는 같은 방식으로 M-1 번째 픽셀 데이터(P_M-1TH)와 M 번째 픽셀 데이터(P_MTH)를 배타적 논리합할 때까지, 인접한 픽셀 데이터는 배타적 논리합하고 배타적 논리합한 결과에서 1의 개수를 카운트한다. 카운트된 1의 개수를 총합하여, 입력 데이터(IDTA)의 천이 개수가 제1 값(VAL1)으로 산출될 수 있다.

도 10은 본 발명의 다른 실시예에 따른 입력 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다. 도 8 및 도 10을 참조하면, 프레임의 수평 라인 단위로 입력되는 입력 데이터(IDTA)의 천이 개수는 연속하는 수평 라인에 대한 입력 데이터(IDTA)의 대응되는 픽셀 데이터의 대응되는 비트의 비트 값(논리 값)이 다른, 비트의 개수일 수 있다. 예를 들어, 제1 천이 산출부(122_2)는 연속하는 수평 라인(yth Line 및 y+1th Line)에 대한 입력 데이터(IDTA)들의 첫 번째 픽셀 데이터(P_1st)를 배타적 논리합한 값에서 1의 개수를 카운트하고, 연속하는 수평 라인(yth Line 및 y+1th Line)에 대한 입력 데이터(IDTA)들의 두 번째 픽셀 데이터(P_2nd)를 배타적 논리합한 값에서 1의 개수를 카운트할 수 있다. 제1 천이 산출부(122_2)는 같은 방식으로 연속하는 수평 라인(yth Line 및 y+1th Line)에 대한 입력 데이터(IDTA)의 M 번째 픽셀 데이터(P_MTH)까지 배타적 논리합한 결과에서 1의 개수를 카운트한다.

제1 천이 산출부(122_2)는 연속하는 수평 라인(yth Line 및 y+1th Line)의 대응되는 픽셀 데이터들을 배타적 논리합한 결과에서 카운트된 1의 개수를 총합하여 입력 데이터(IDTA)의 천이 개수로서 제1 값(VAL1)을 산출할 수 있다. 도 10과 같이 연속하는 수평 라인(yth Line 및 y+1th Line) 사이의 차이를 산출하기 위해서는, 도 8의 데이터 입력부(122_1)는 도 9의 경우에 대응되는 데이터 입력부(122_1)보다 2배의 크기로 구비될 수 있다.

다시 도 8을 참조하면, 데이터 인코딩부(122_3)는 입력 데이터(IDTA)를 인코디드 데이터(EDTA)로 인코딩(encoding)할 수 있다. 그리고, 제2 천이 산출부(122_4)는 인코디드 데이터(EDTA)의 천이 개수를 제2 값(VAL2)으로 산출할 수 있다.

도 11은 본 발명의 일 실시예에 따른 인코디드 데이터 및 인코디드 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다. 도 8 및 도 11을 참조하면, 데이터 인코딩부(122_3)는, 입력 데이터(IDTA)의 연속된 첫 번째 픽셀 데이터(P_1st) 내지 M 번째 픽셀 데이터(P_MTH)를, 입력 데이터(IDTA)의 첫 번째 픽셀 데이터(P_1st) 및 입력 데이터(IDTA)의 연속된 첫 번째 픽셀 데이터(P_1st) 내지 M 번째 픽셀 데이터(P_MTH) 중 인접한 픽셀 데이터 각각의 차이로 인코딩하여 인코디드 데이터(EDTA)를 생성할 수 있다. 예를 들어, 인코디드 데이터(EDTA)는 입력 데이터(IDTA)의 첫 번째 픽셀 데이터(P_1st), 입력 데이터(IDTA)의 첫 번째 픽셀 데이터(P_1st)와 두 번째 픽셀 데이터(P_2nd)의 차이(△1), 입력 데이터(IDTA)의 두 번째 픽셀 데이터(P_2nd)와 세 번째 픽셀 데이터(P_3rd)의 차이(△2) 내지 입력 데이터(IDTA)의 M-1 번째 픽셀 데이터(P_M-1TH)와 M 번째 픽셀 데이터(P_MTH)의 차이(△M-1)로 인코딩 될 수 있다. 다시 말해, 인코디드 데이터(EDTA)의 첫 번째 픽셀 데이터가 입력 데이터(IDTA)의 첫 번째 픽셀 데이터(P_1st)이고, 인코디드 데이터(EDTA)의 두 번째 픽셀 데이터가 입력 데이터(IDTA)의 첫 번째 픽셀 데이터(P_1st)와 두 번째 픽셀 데이터(P_2nd)의 차이(△1)이며, 인코디드 데이터(EDTA)의 세 번째 픽셀 데이터가 입력 데이터(IDTA)의 두 번째 픽셀 데이터(P_2nd)와 세 번째 픽셀 데이터(P_3rd)의 차이(△2)일 수 있다. 같은 방식으로, 인코디드 데이터(EDTA)의 M 번째 픽셀 데이터가 입력 데이터(IDTA)의 M-1 번째 픽셀 데이터(P_M-1TH)와 M 번째 픽셀 데이터(P_MTH)의 차이(△M-1)일 수 있다. 이때, 인접한 픽셀 데이터의 차이는 뺄셈, 배타적 논리합 그리고 배타적 부정 논리합 등을 이용하여 연산될 수 있다. 뺄셈, 배타적 논리합 그리고 배타적 부정 논리합 중 연산을 구현하는 회로의 크기 등이 고려되어 선택될 수 있다.

이 경우, 제2 천이 산출부(122_4)는 인코디드 데이터(EDTA)의 첫 번째 픽셀 데이터의 1의 개수를 카운트하고, 인코디드 데이터(EDTA)의 첫 번째 픽셀 데이터 및 두 번째 픽셀 데이터를 배타적 논리합한 결과에서 1의 개수를 카운트하고, 인코디드 데이터(EDTA)의 두 번째 픽셀 데이터 및 세 번째 픽셀 데이터를 배타적 논리합한 결과에서 1의 개수를 카운트할 수 있다. 제2 천이 산출부(122_4)는 같은 방식으로 인코디드 데이터(EDTA)의 M-1 번째 픽셀 데이터와 M 번째 픽셀 데이터를 배타적 논리합할 때까지, 인코디드 데이터(EDTA)의 인접한 픽셀 데이터 사이의 차이를 배타적 논리합하고 배타적 논리합한 결과에서 1의 개수를 카운트한다. 카운트된 1의 개수를 총합하여, 인코디드 데이터(EDTA)의 천이 개수가 제2 값(VAL2)으로 산출될 수 있다.

도 12는 본 발명의 다른 실시예에 따른 인코디드 데이터 및 인코디드 데이터에서의 천이 개수를 산출하는 예를 나타내는 도면이다. 도 8 및 도 12를 참조하면, 입력 데이터(IDTA)의 연속된 첫 번째 픽셀 데이터(P_1st) 내지 M 번째 픽셀 데이터(P_MTH) 각각이 연속된 첫 번째 서브 픽셀 데이터(SP_1st) 내지 N 번째 서브 픽셀(SP_3RD)를 포함할 수 있고, 따라서 입력 데이터(IDTA)가 연속된 첫 번째 서브 픽셀 데이터(SP_1st) 내지 M*N 번째 서브 픽셀(SP_3RD)을 포함할 수 있다. 데이터 인코딩부(122_3)는, 입력 데이터(IDTA)의 첫 번째 서브 픽셀 데이터(SP_1st), 및 입력 데이터(IDTA)의 연속된 첫 번째 서브 픽셀 데이터(SP_1st) 내지 M*N 번째 서브 픽셀(SP_3RD) 중 인접한 서브 픽셀 데이터 각각의 차이로 인코딩하여 인코디드 데이터(EDTA)를 생성할 수 있다. 도 12는 각 픽셀 데이터가 R(Red), G(Green) 및 B(Blue)의 3개의 서브 픽셀 데이터를 포함하는 예를 도시한다.

예를 들어, 인코디드 데이터(EDTA)는 입력 데이터(IDTA)의 첫 번째 서브 픽셀 데이터(SP_1st), 입력 데이터(IDTA)의 첫 번째 서브 픽셀 데이터(SP_1st)와 두 번째 서브 픽셀 데이터(SP_2nd)의 차이(△1), 입력 데이터(IDTA)의 두 번째 서브 픽셀 데이터(SP_2nd)와 세 번째 서브 픽셀 데이터(SP_3rd)의 차이(△2) 내지 입력 데이터(IDTA)의 M*N-1 번째 서브 픽셀 데이터와 M*N 번째 서브 픽셀 데이터의 차이로 인코딩 될 수 있다. 다시 말해, 인코디드 데이터(EDTA)의 첫 번째 서브 픽셀 데이터가 입력 데이터(IDTA)의 첫 번째 서브 픽셀 데이터(SP_1st)이고, 인코디드 데이터(EDTA)의 두 번째 서브 픽셀 데이터가 입력 데이터(IDTA)의 첫 번째 서브 픽셀 데이터(SP_1st)와 두 번째 서브 번째 픽셀 데이터(SP_2nd)의 차이(△)1이며, 인코디드 데이터(EDTA)의 세 번째 서브 픽셀 데이터가 입력 데이터(IDTA)의 두 번째 서브 픽셀 데이터(SP_2nd)와 세 번째 서브 픽셀 데이터(SP_3rd)의 차이(△2)일 수 있다. 같은 방식으로, 인코디드 데이터(EDTA)의 M*N 번째 서브 픽셀 데이터가 입력 데이터(IDTA)의 M*N-1 번째 서브 픽셀 데이터와 M*N 번째 서브 픽셀 데이터의 차이일 수 있다.

이 경우, 제2 천이 산출부(122_4)는 인코디드 데이터(EDTA)의 첫 번째 서브 픽셀 데이터의 1의 개수를 카운트하고, 인코디드 데이터(EDTA)의 첫 번째 서브 픽셀 데이터 및 두 번째 서브 픽셀 데이터를 배타적 논리합한 결과에서 1의 개수를 카운트하고, 인코디드 데이터(EDTA)의 두 번째 서브 픽셀 데이터 및 세 번째 서브 픽셀 데이터를 배타적 논리합한 결과에서 1의 개수를 카운트할 수 있다. 제2 천이 산출부(122_4)는 같은 방식으로 인코디드 데이터(EDTA)의 M*N-1 번째 서브 픽셀 데이터와 M*N 번째 픽셀 데이터를 배타적 논리합할 때까지, 인코디드 데이터(EDTA)의 인접한 서브 픽셀 데이터 사이의 차이를 배타적 논리합하고 배타적 논리합한 결과에서 1의 개수를 카운트한다. 카운트된 1의 개수를 총합하여, 인코디드 데이터(EDTA)의 천이 개수가 제2 값(VAL2)으로 산출될 수 있다.

이상에서 설명된 인코딩 방식의 예시에 불과하며, 다른 방식으로 인코디드 데이터(EDTA)가 생성될 수 있다. 다시 도 8을 참조하면, 비교부(122_5)는 제1 값(VAL1) 및 제2 값(VAL2)을 비교하여 비교 결과(CRST)로 출력할 수 있다. 비교 결과(CRST)는 이하에서 제1 모드 정보(XMD1)로 기술될 수 있다. 데이터 출력부(122_6)는 비교 결과(CRST)에 따라, 입력 데이터(IDTA) 및 인코디드 데이터(EDTA) 중 하나를 선택 데이터(SDTA)로 출력한다. 예를 들어, 데이터 출력부(122_6)는 제1 값(VAL1)이 제2 값(VAL2)보다 작으면, 입력 데이터(IDTA)를 선택 데이터(SDTA)로 선택할 수 있다. 반면, 데이터 출력부(122_6)는 제2 값(VAL2)이 제1 값(VAL1)보다 작으면, 인코디드 데이터(EDTA)를 선택 데이터(SDTA)로 선택할 수 있다.

선택 데이터(SDTA)는 제1 모드 정보(XMD1)를 포함할 수 있다. 제1 모드 정보(XMD1)는 제1 값(VAL1) 및 제2 값(VAL2)을 비교한 결과를 나타내므로, 선택 데이터(SDTA)가 입력 데이터(IDTA)인지 인코디드 데이터(EDTA)인지에 대한 정보를 포함한다. 이렇듯, 일 실시예에 따른 타이밍 컨트롤러(120)는 전송 채널(CH)을 통해 전송하고자 하는 데이터의 천이를 줄임으로써, 전력 소모를 줄일 수 있다.

도 13은 본 발명의 다른 실시예에 따른 데이터 선택부의 예를 나타내는 도면이다. 도 13을 참조하면, 데이터 선택부(122)는 제1 천이 산출부(122_a), 라인 메모리(122_b), TMC 데이터 연산 회로(122_c) 및 인코딩 모드 선택부(122_d)를 포함할 수 있다. 제1 천이 산출부(122_a)는 입력 데이터(IDTA)를 수신하여 입력 데이터(IDTA)의 천이 개수를 제1 값(VAL1)으로 산출할 수 있다. 제1 천이 산출부(122_a)의 동작은 전술된 도 8의 제1 천이 산출부(122_2)와 동일 할 수 있다. 라인 메모리(122_b)는 입력 데이터(IDTA)를 임시적으로 저장할 수 있다. 라인 메모리(122_b)는 전술된 도 8의 데이터 입력부(122_1)와 같을 수 있다. 라인 메모리(122_b)에 저장된 입력 데이터(IDTA)는 TMC 데이터 연산 회로(122_c)로 인가될 수 있다.

TMC 데이터 연산 회로(122_c)는 입력 데이터(IDTA)를 인코딩한 결과에서 천이 개수를 카운트하여 제2 값(VAL2)으로 산출할 수 있다. TMC 데이터 연산 회로(122_c)는 제1 값(VAL1) 및 제2 값(VAL2)을 비교하여, 입력 데이터(IDTA) 및 입력 데이터를 인코딩한 결과 중 하나를 선택 데이터(SDTA)를 선택할 수 있다. TMC 데이터 연산 회로(122_c)는 도 8의 데이터 인코딩부(122_3), 제2 천이 산출부(122_4), 비교부(122_5) 및 데이터 선택부(122)의 기능을 수행할 수 있다.

인코딩 모드 선택부(122_d)는 제1 제어 신호(XCON1)에 응답하여, TMC 데이터 연산 회로(122_c)가 입력 데이터(IDTA)를 인코딩하는 방식을 선택할 수 있다. 제1 제어 신호(XCON1)는 사용자에 의해 설정된 신호이거나, 디스플레이 구동 집적회로(100)를 제어하는 호스트로부터 인가되는 신호일 수 있다. 예를 들어, 제1 제어 신호(XCON1)는 인접한 픽셀 데이터 사이에 차이가 클 것으로 예측되는 경우 도 11의 인코딩 방식이 수행되도록 제1 제어 신호(XCON1)가 설정되고, 반면, 인접한 픽셀 데이터 사이에 차이가 미세할 것으로 예측되는 경우 도 12의 인코딩 방식이 수행되도록 제1 제어 신호(XCON1)가 설정될 수 있다.

인코딩 모드 선택부(122_d)는 인코딩 방식에 대한 정보를 포함하는 제1 모드 정보(XMD1)를 TMC 데이터 연산 회로(122_c)로 전송할 수 있다. 예를 들어, TMC 데이터 연산 회로(122_c)는 제1 모드 정보(XMD1)를 수신하여 도 11 및 도 12의 인코딩 방식 중 하나로 입력 데이터(IDTA)를 인코딩하도록 제어할 수 있다.

제1 모드 정보(XMD1)는 전술된 도 8의 제1 모드 정보(XMD1)와 마찬가지로, 선택 데이터(SDTA)에 포함될 수 있다. 이때, 제1 모드 정보(XMD1)는 도 8의 제1 모드 정보(XMD1)와 달리, 선택 데이터(SDTA)가 입력 데이터(IDTA)인지 입력 데이터(IDTA)를 인코딩한 데이터인지에 대한 정보뿐 아니라, 인코딩 방식에 대한 정보도 포함한다. 예를 들어, 제1 모드 정보(XMD1)는 2개의 비트로 생성될 수 있고, 제1 모드 정보(XMD1)가 0일 때 선택 데이터(SDTA)가 입력 데이터(IDTA)임을 나타낼 수 있다. 그리고, 제1 모드 정보(XMD1)가 01일 때 선택 데이터(SDTA)가 인코딩된 데이터이고 인코딩 방식은 도 11과 같음을 나타낼 수 있다. 또한, 제1 모드 정보(XMD1)가 10일 때 선택 데이터(SDTA)가 인코딩된 데이터이고 인코딩 방식은 도 12와 같음을 나타낼 수 있다.

이상에서는 입력 데이터(IDTA)에 대한 인코딩 방식의 예를 설명하였다. 다만, 이에 한정되는 것은 아니다. 소스 구동부(140)가 도 4와 같이, x개의 소스 드라이버(SD1, SD2, … SDx)를 구비하는 경우, 데이터 선택부(122)는 x개의 소스 드라이버(SD1, SD2, … SDx) 중 적어도 하나로 인가되는 출력 데이터(ODTA1, ODTA2, … ODTAx)에 대응되는 입력 데이터(IDTA)의 부분과, 나머지 소스 드라이버로 인가되는 출력 데이터(ODTA1, ODTA2, … ODTAx)에 대응되는 입력 데이터(IDTA)의 부분을 다른 방식으로 인코딩할 수 있다. 또는, 데이터 선택부(122)는 x개의 소스 드라이버(SD1, SD2, … SDx)로 인가되는 출력 데이터(ODTA1, ODTA2, … ODTAx)에 대응되는 입력 데이터(IDTA)의 부분마다 다른 인코딩 방식을 수행할 수 있다.

다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 타이밍 컨트롤러(120)는 전술된 바와 같이, 천이 개수가 작은 데이터를 선택함으로써 전력 소모를 줄일 수 있다. 이와 더불어, 본 발명의 일 실시예에 따른 타이밍 컨트롤러(120)는 데이터 선택부(122)로부터 선택된 선택 데이터(SDTA)를 난수화함으로써, 전송 채널(CH) 상에 동일한 데이터 패턴의 반복에 따른 EMI 현상을 줄일 수 있다. 이에 대하여 설명한다.

도 14는 도 1의 데이터 난수화부의 일 예를 나타내는 도면이다. 도 14를 참조하면, 데이터 난수화부(124)는 스크램블러(124_1) 및 패턴 생성부(124_2)를 포함할 수 있다. 스크램블러(124_1)는 선택 데이터(SDTA)와 난수 패턴(PAT)을 배타적 논리합하여 난수 데이터(RDTA)로 출력할 수 있다. 스크램블러(124_1)로 제공되는 선택 데이터(SDTA)는 전술된 제1 모드 정보(XMD1)를 포함할 수 있고, 따라서 난수 데이터(RDTA) 또한, 선택 데이터(SDTA)에 포함된 제1 모드 정보(XMD1)와 동일한 제1 모드 정보(XMD1)를 포함할 수 있다.

패턴 생성부(124_2)는 난수 패턴(PAT)을 생성하여 스크램블러(124_1)에 제공할 수 있다. 다만, 패턴 생성부(124_2)는 타이밍 컨트롤러(120) 또는 디스플레이 구동 집적회로(100)의 외부에 위치하여, 난수 패턴(PAT)이 외부로부터 전송될 수 있다. 소스 구동부(140)가 도 4와 같이, x개의 소스 드라이버(SD1, SD2, … SDx)를 구비하는 경우, 난수 패턴(PAT)은 프레임의 수평 라인의 크기의 x분의 1마다 하나의 논리 값으로 생성될 수 있다. 예를 들어, 프레임의 수평 라인의 크기의 x분의 1(도 5의 T=L/x)이 12 비트인 경우, 패턴 생성부(124_2)는 선택 데이터(SDTA)의 12 비트 단위로 동일한 논리 값을 갖는 난수 패턴(PAT)을 생성할 수 있다.

도 15는 도 14의 패턴 생성부의 일 예를 나타내는 도면이다. 도 14 및 도 15를 참조하면, 패턴 생성부(124_2)는 선형 피드백 시프트 레지스터(Liner Feedback Shift Register)일 수 있다. 즉, 패턴 생성부(124_2)는 h(h는 2 이상의 정수)개의 쉬프트 레지스터(shift register, SR)들을 구비하는, 바이너리 랜더마이저(binary randomaizer)인 선형 피드백 시프트 레지스터(LFSR)를 포함할 수 있다. 전술된 예와 같이, 프레임의 수평 라인의 크기의 x분의 1(도 5의 T=L/x)이 12 비트인 경우, 예를 들어, 도 15의 선형 피드백 시프트 레지스터(LFSR)는 24단의 쉬프트 레지스터(SR)들 포함할 수 있다. 도 15의 (a)는 특히 피보나치 구현(Fibonacci implementation)의 LFSR을 도시하고, 도 15의 (b)는 갈루아 구현(Galois implementation)의 LFSR을 도시하고 있다. 다만, 이에 한정되는 것은 아니다. 도 15에 의해 생성된 난수 패턴(PAT)은 PRBS(Pseudo Random Bit Sequence) 패턴 등으로 명명될 수 있다.

도 16은 도 1의 데이터 난수화부의 다른 예를 나타내는 도면이다. 도 16을 참조하면, 데이터 난수화부(124)는 도 14와 마찬가지로 스크램블러(124_1) 및 패턴 생성부(124_2)를 포함할 수 있다. 나아가, 도 16의 데이터 난수화부(124)는 주기 모드 선택부(124_3)를 포함할 수 있다. 주기 모드 선택부(124_3)는 제2 제어 신호(XCON2)에 응답하여, 도 15와 같은 선형 피드백 시프트 레지스터(LFSR)를 통해 생성되는 난수 패턴(PAT)의 주기를 나타내는 제2 모드 정보(XMD2)를 출력할 수 있다. 예를 들어, 주기 모드 선택부(124_3)는 프레임의 수평 라인의 크기에 대응되는 제1 주기(PR1)로 난수 패턴(PAT)이 설정되도록 제2 모드 정보(XMD2)를 생성할 수 있다. 이 경우, 패턴 생성부(124_2)는 제2 모드 정보(XMD2)를 수신하여 프레임의 수평 라인의 크기와 동일한 크기의 입력 데이터(IDTA)마다 서로 다른 난수 패턴(PAT)을 생성할 수 있다. 또는, 주기 모드 선택부(124_3)는 프레임의 크기에 대응되는 제2 주기(PR2)로 난수 패턴(PAT)이 설정되도록 제2 모드 정보(XMD2)를 생성할 수 있다. 이 경우, 패턴 생성부(124_2)는 제2 모드 정보(XMD2)를 수신하여 프레임 단위로 서로 다른 난수 패턴(PAT)을 생성할 수 있다. 도 16의 스크램블러(124_1)는 제1 주기(PR1) 또는 제2 주기(PR2)로 생성되는 난수 패턴(PAT)를 선택 데이터(SDTA)와 배타적 논리합하여 난수 데이터(RDTA)로 출력한다. 이때, 난수 데이터(RDTA)는 제2 모드 정보(XMD2)를 포함한다.

제2 제어 신호(XCON2)는 전술된 제1 제어 신호(XCON1)와 마찬가지로, 사용자에 의해 설정된 신호이거나, 디스플레이 구동 집적회로(100)를 제어하는 호스트로부터 인가되는 신호일 수 있다. 예를 들어, 유사한 패턴의 선택 데이터(SDTA)가 임의의 횟수 이상으로 생성되거나 그와 같이 생성될 것이 예측되는 경우, 난수화의 정도를 높이기 위해 제1 주기(PR1)가 선택될 수 있다. 반면, 선택 데이터(SDTA)가 상이한 패턴으로 생성되는 경우, 난수화의 정도를 낮추기 위해 제2 주기(PR2)가 선택될 수 있다. 또는, 디스플레이 구동 집적 회로(100)에서 EMI 현상이 전력 소모보다 문제시 되는 경우, 난수화의 정도를 높이기 위해 제1 주기(PR1)가 선택되도록 제2 제어 신호(XCON2)가 설정될 수 있다. 반면, 디스플레이 구동 집적 회로(100)에서 전력 소모가 EMI 현상보다 문제시 되는 경우, 난수화의 정도를 낮추기 위해 제2 주기(PR2)가 선택되도록 제2 제어 신호(XCON2)가 설정될 수 있다.

예를 들어, 제2 모드 정보(XMD2)는 하나의 비트로 생성되고, 제2 모드 정보(XMD2)가 0인 경우 제1 주기(PR1)를 나타내고, 제2 모드 정보(XMD2)가 1인 경우 제2 주기(PR2)를 나타낼 수 있다. 스크램블러(124_1)로 제공되는 선택 데이터(SDTA)는 전술된 제1 모드 정보(XMD1)를 포함할 수 있고, 따라서 난수 데이터(RDTA) 또한, 선택 데이터(SDTA)에 포함된 제1 모드 정보(XMD1)와 동일한 제1 모드 정보(XMD1)를 포함할 수 있다. 나아가, 난수 데이터(RDTA)는 제2 모드 정보(XMD2)를 더 포함할 수 있다.

도 17은 도 16의 패턴 생성부의 일 예를 나타내는 도면이다. 도 17의 (a)의 선형 피드백 시프트 레지스터(LFSR)는 h개의 쉬프트 레지스터들(1~h)를 포함할 수 있다. 도 17의 (a)의 선형 피드백 시프트 레지스터(LFSR)의 출력(난수 패턴(PAT))은 직렬로 연결되는 쉬프트 레지스터들(1~h) 중 마지막 단에 위치하는 쉬프트 레지스터(x)의 출력과, 직렬로 연결되는 쉬프트 레지스터들(1~h) 중 임의의 쉬프트 레지스터(h-5)의 출력을 배타적 논리합한 결과일 수 있다. 난수 패턴(PAT)은 직렬로 연결되는 쉬프트 레지스터들(1~h) 중 첫 단에 위치하는 쉬프트 레지스터(1)로 피드백되어 입력된다. 마지막 단에 위치하는 쉬프트 레지스터(h)의 출력과 배타적 논리합되는 출력을 출력하는 임의의 쉬프트 레지스터(h-5)는 요구되는 난수화의 정도에 대응되어 설정될 수 있다. 이때, 도 17의 (a)의 난수 패턴(PAT)의 주기는, 도 17의 (a)의 선형 피드백 시프트 레지스터(LFSR)이 도 15의 가중치(g_h, g_h _-1, … g₀)를 계수로 하는 원시 다항식으로 나타내어지는 경우, 2^h - 1일 수 있다.

도 17의 (b)의 선형 피드백 시프트 레지스터(LFSR)는 도 17의 (a)의 경우보다 많은 h+i개의 쉬프트 레지스터들(1~h+i)를 포함할 수 있다. 도 17의 (b)의 선형 피드백 시프트 레지스터(LFSR)의 동작은 도 17의 (a)에서 설명한 바와 같을 수 있다. 다만, 도 17의 (b)의 난수 패턴(PAT)의 주기는 도 17의 (a)의 난수 패턴(PAT)의 주기보다 긴 2^h+i - 1일 수 있다.

도 17의 (a)의 쉬프트 레지스터 및 도 17의 (b)의 쉬프트 레지스터의 개수를 조절하여, 제1 주기(PR1) 또는 제2 주기(PR2)로 난수 패턴(PAT)이 생성되도록 제어할 수 있다. 이때, 본 발명의 일 실시예에 따른 패턴 생성부(124_2)는 각 주기마다 별도의 선형 피드백 시프트 레지스터(LFSR)를 구비하지 아니하고, 하나의 선형 피드백 시프트 레지스터(LFSR)의 일부 쉬프트 레지스터의 연결을 스위칭함으로써 주기를 달리 설정할 수도 있다.

도 18은 도 1의 데이터 난수화부의 또 다른 예를 나타내는 도면이다. 도 18을 참조하면, 데이터 난수화부(124)는 도 14와 마찬가지로 스크램블러(124_1) 및 패턴 생성부(124_2)를 포함할 수 있다. 나아가, 도 18의 데이터 난수화부(124)는 난수화 모드 선택부(124_4) 및 바이패스부(124_5)를 포함할 수 있다. 난수화 모드 선택부(124_4)는 제3 제어 신호(XCON3)에 응답하여 선택 데이터(SDTA)에 대한 난수화 여부를 나타내는 제3 모드 정보(XMD3)를 출력한다. 제3 제어 신호(XCON3)는 전술된 제1 제어 신호(XCON1) 또는 제2 제어 신호(XCON2)와 마찬가지로, 사용자에 의해 설정된 신호이거나, 디스플레이 구동 집적회로(100)를 제어하는 호스트로부터 인가되는 신호일 수 있다. 예를 들어, 디스플레이 구동 집적 회로(100)에서 전술된 전력 소모 및 EMI 현상 모두를 완화하기 위해 난수화 동작이 수행되도록 제3 제어 신호(XCON3)가 설정될 수 있다. 반면, 디스플레이 구동 집적 회로(100)에서 전력 소모가 EMI 현상보다 문제시 되는 경우, 난수화에 의한 데이터 천이를 줄이기 위해 난수화 동작이 생략되도록 제3 제어 신호(XCON3)가 설정될 수 있다.

예를 들어, 제3 모드 정보(XMD3)는 하나의 비트로 생성되고, 제3 모드 정보(XMD3)가 0인 경우 난수화를 수행하지 아니할 것, 즉, 선택 데이터(SDTA)를 바이패스 할 것을 나타내고, 제3 모드 정보(XMD3)가 1인 경우 선택 데이터(SDTA)를 난수화할 것을 나타낼 수 있다. 바이패스부(124_5)는 0의 값의 제3 모드 정보(XMD3)에 응답하여, 선택 데이터(SDTA)를 데이터 전송부(126)로 바이패스(bypass) 시킨다. 반면, 바이패스부(124_5)는 1의 값의 제3 모드 정보(XMD3)를 수신하는 때에는, 비활성화되거나 동작을 수행하지 아니할 수 있다. 스크램블러(124_1)는 0의 값의 제3 모드 정보(XMD3)가 수신되는 때에는 전술된 도 14 등의 난수화 동작을 수행하지 아니할 수 있다. 반면, 스크램블러(124_1)는 1의 값의 제3 모드 정보(XMD3)에 응답하여, 전술된 도 14 등의 난수화 동작을 수행한다.

스크램블러(124_1)로 제공되는 선택 데이터(SDTA)는 전술된 제1 모드 정보(XMD1)를 포함할 수 있고, 따라서 난수 데이터(RDTA) 또한, 선택 데이터(SDTA)에 포함된 제1 모드 정보(XMD1)와 동일한 제1 모드 정보(XMD1)를 포함할 수 있다. 나아가, 난수 데이터(RDTA)는 제3 모드 정보(XMD3)를 더 포함할 수 있다. 도 18의 패턴 생성부(124_2)는 전술된 도 14 등의 패턴 생성부(124_2)와 동일할 수 있으므로, 이에 대한 자세한 설명은 생략한다. 도 18의 예에 의해 난수화가 수행되지 아니하고 바이패스된 선택 데이터(SDTA)는 도 1 등의 데이터 전송부(126)로 전송되고, 데이터 전송부(126)는 바이패스 된 선택 데이터(SDTA)를 출력 데이터(ODTA)로 변환하여 출력할 수 있다.

이상에서 설명된 난수 패턴의 주기 또는 난수화 여부는 x개의 소스 드라이버(SD1, SD2, … SDx)로 인가되는 출력 데이터(ODTA1, ODTA2, … ODTAx)에 대응되는 난수 데이터(RDTA)의 부분마다 다른 인코딩 방식을 수행할 수 있다.

도 19는 본 발명의 실시예에 따른 각종 데이터의 구조를 개념적으로 나타낸 도면이다. 도 1 및 도 19를 참조하면, 선택 데이터(SDTA)는 입력 데이터(IDTA) 및 인코디드 데이터(EDTA) 중 천이 개수가 적은 데이터로 선택되는데, 어떤 데이터가 선택되었는지를 나타내는 제1 모드 정보(XMD1)를 헤더로 포함할 수 있다. 또한, 전술된 바와 같이, 입력 데이터(IDTA)는 수평 라인에 대한 데이터이다. 인코디드 데이터(EDTA)는 도 11 또는 도 12에서 설명한 바와 같이, 입력 데이터(IDTA)의 각 비트의 변화 여부가 나타나도록 인코딩을 수행하므로, 입력 데이터(IDTA)와 동일하게 크기로 생성될 수 있다. 제1 모드 정보(XMD1)에는 입력 데이터(IDTA) 및 인코디드 데이터(EDTA) 중 천이 개수가 적은 데이터에 대한 정보와 함께, 인코딩 방식에 대한 정보도 포함될 수 있다.

난수 데이터(RDTA)는 선택 데이터(SDTA)와 동일한 제1 모드 정보(XMD1)를 포함하며, 예를 들어, 전술된 도 16과 같이, 난수 패턴(PAT)의 주기에 대한 제2 모드 정보(XMD2)를 더 포함할 수도 있다. 또한, 난수 데이터(RDTA)는 전술된 도 18과 같이, 난수화 여부가 선택될 수 있는 경우, 난수화 여부에 대한 제3 모드 정보(XMD3)도 더 포함할 수 있다. 이 경우, 제3 모드 정보(XMD3)가 난수화를 수행하지 아니함을 나타내는 때에, 바이패스된 선택 데이터(SDTA)의 헤더 또한, 제1 모드 정보(XMD1), 제2 모드 정보(XMD2) 및 제3 모드 정보(XMD3)를 포함할 수 있다.

도 20 내지 도 22는 각각, 도 19의 각종 데이터의 패킷 예를 좀더 자세히 나타내는 도면이다. 도 20 내지 도 22의 데이터 패킷에서, 데이터(라인 데이터)를 제외한 SOL(starting of line) 등은 출력 단계에서 패킷화 됨을 알려 둔다. 먼저 도 20을 참조하면, 선택 데이터(SDTA)는 새로운 라인에 대한 데이터임을 알리는 SOL(starting of line)과 제1 모드 정보(XMD1)를 포함하는 헤더(header), 유효 데이터(라인 데이터 또는 픽셀 데이터)를 포함하는 페이로드(payload) 및 컨트롤 정보를 포함하는 테일(tail)로 패킷될 수 있다.

다음으로 도 21을 참조하면, 난수 데이터(RDTA)는 선택 데이터(SDTA)와 마찬가지로, 새로운 라인에 대한 데이터임을 알리는 SOL(starting of line)과 제1 모드 정보(XMD1)를 포함하는 헤더(header), 유효 데이터(라인 데이터 또는 픽셀 데이터)를 포함하는 페이로드(payload) 및 컨트롤 정보를 포함하는 테일(tail)로 패킷될 수 있다. 또한, 난수 데이터(RDTA)의 헤더에는 제2 모드 정보(XMD2)를 더 포함할 수 있다. 이때, 제2 모드 정보(XMD2)의 포함 여부는 도 21에 도시되는 바와 같이, 라인마다 다를 수 있다. 예를 들어 도 16의 주기 모드 선택부(124_3)가 라인마다 선택적으로 동작할 수 있다. 또한 난수 데이터(RDTA)는 도 22와 같이, 헤더에 제1 모드 정보(XMD1) 내지 제3 모드 정보(XMD3)를 포함할 수 있다. 또한, 도 22에 도시되는 바와 같이, 각 라인은 제2 모드 정보(XMD2) 및 제3 모드 정보(XMD3)를 모두 포함하거나 모두 포함하지 아니하거나, 일부를 포함할 수 있다.

도 21은 도 1의 데이터 전송부의 예를 나타내는 도면이다. 도 21을 참조하면, 데이터 전송부(126)는 직렬 변환기(126_1), 출력 드라이버(126_2) 및 클럭 삽입부(126_3)를 더 포함할 수 있다. 직렬 변환기(126_1)는 난수 데이터(RDTA)를 직렬 데이터(SerD)로 직렬화할 수 있다. 다만, 직렬 변환기(126_1)로 난수 데이터(RDTA)가 아닌 전술된 도 18의 바이패스된 선택 데이터(SDTA)가 수신되면, 직렬 변환기(126_1)는 바이패스된 선택 데이터(SDTA)를 직렬화할 수도 있다. 출력 드라이버(126_2)는 직렬 데이터(SerD)를 출력 데이터(ODTA)로 전송 채널(CH)에 전송할 수 있다. 전술된 바와 같이, 소스 구동부(140)가 x개의 소스 드라이버(SD1, SD2, … SDx)를 포함하는 경우, x개의 소스 드라이버(SD1, SD2, … SDx) 각각과 별개의 전송 채널로 연결되는 x개의 출력 드라이버(126_2)가 구비될 수 있다.

클럭 삽입부(126_3)는 직렬 데이터(SerD)에 클럭(CLK)을 삽입한다. 클럭 삽입부(126_3)는 클럭(CLK)이 삽입되기 직전의 비트의 논리 값이 반전된 논리 값으로 생성될 수 있다. 이에 대한 자세한 예는 후술된다. 소스 구동부(140)가 x개의 소스 드라이버(SD1, SD2, … SDx)를 포함하는 경우, 소스 구동부(140)는 x개의 도 5의 T 단위마다 클럭을 삽입할 수 있다. 클럭 삽입부(126_3)는 시스템 클럭(CLK)에 동기되어, 상기의 클럭 삽입 동작을 수행할 수 있다. 시스템 클럭(CLK)은 디스플레이 구동 집적회로(100)의 동작 클럭이거나, 디스플레이 구동 집적회로(100)의 외부로부터 인가되는 클럭일 수 있다.

도 24는 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로의 동작 예를 나타내는 도면이다. 도 4 및 도 24를 참조하면, 입력 데이터(IDTA)의 페이로드 부분은 12 비트(D0~D11)인 T 단위로 구분될 수 있다. 도 24에서 입력 데이터(IDTA)에 클럭(CLK)이 삽입되는 것으로 도시되었으나, 이는 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로(100)의 동작 설명을 위한 것이고, 전술한 바와 같이 클럭(CLK)은 데이터 전송부(126)에서 직렬화가 이루어지는 동안 삽입될 수 있다. 또한, 도 24는 입력 데이터(IDTA)가 직렬화된 것으로 도시하고 있으나, 이 또한 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로(100)의 동작 설명을 위한 것으로, 입력 데이터(IDTA) 또는 난수 데이터(RDTA)가 데이터 전송부(126)의 직렬 변환기(126_1)로 전송된 이후에 직렬화될 것이다. 도 24에 도시된 인코디드 데이터(EDTA) 및 난수 패턴(PAT)에 대하여도 마찬가지이다.

도 24의 예에서, 클럭(CLK)은 두 개의 비트 단위로 삽입된다. 또한, 도 24의 클럭(CLK)의 논리 값(0 또는 1)은 클럭(CLK)의 바로 앞의 비트(T 단위에 포함된 마지막 비트)의 논리 값이 반전된 값이다. 예를 들어, 입력 데이터(IDTA)의 첫 번째 클럭(CLK0, CLK1)을 살펴보면, 바로 앞의 비트(T 단위에 포함된 마지막 비트) D11의 논리 값이 0이므로, 해당 클럭(CLK0, CLK1)은 논리 값 1로 삽입될 수 있다. 반면, 난수 패턴(PAT)의 첫 번째 클럭(CLK0, CLK1)은 바로 앞의 비트 D11의 논리 값이 1이므로, 논리 값 0로 삽입될 수 있다.

입력 데이터(IDTA)의 첫 번째 T 단위의 12 비트(D0~D11)의 값을 살펴보면, 비트 D2, D3, D6, 및 D7이 논리 값 1을 갖고, 나머지 비트는 논리 값 0을 갖는다. 반면, 인코디드 데이터(EDTA)는 첫 번째 T 단위의 12 비트(D0~D11) 모두 논리 값 0을 가지므로, 인코디드 데이터(EDTA)의 천이 개수가 입력 데이터(IDTA)보다 적다. 따라서, 인코디드 데이터(EDTA)가 선택 데이터(SDTA)로 선택된다. 선택 데이터(SDTA)는 난수 패턴(PAT)과 배타적 논리합 됨으로써 난수 데이터(RDTA)로 변환된다.

난수 패턴(PAT)은 T 단위마다 하나의 논리 값으로 생성된다. 도 24는 난수 패턴(PAT)이 첫 번째 T 단위에 대해서 논리 값 1로, 두 번째 T 단위 및 세 번째 T 단위에 대해서 각각 논리 값 0으로 생성되는 예를 도시한다. 출력 데이터(ODTA) 또는 난수 데이터(RDTA)는 선택된 인코디드 데이터(EDTA)와 난수 패턴(PAT)을 배타적 논리합한 결과일 수 있다. 도 24는 설명의 편의상 인코디드 데이터(EDTA)와 난수 패턴(PAT)을 배타적 논리합한 결과를 출력 데이터(ODTA)로 도시한다.

첫 번째 T 단위에서, 인코디드 데이터(EDTA)의 12 비트(D0~D11) 모두 논리 값 0이고, 난수 패턴(PAT)의 12 비트(D0~D11) 모두 논리 값 1이므로, 이를 대응되는 비트끼리(예를 들어, 인코디드 데이터(EDTA)의 비트 D0 및 난수 패턴(PAT)의 비트 D0) 배타적 논리한 결과가 출력 데이터(ODTA)로 생성된다. 따라서, 첫 번째 T 단위에서, 출력 데이터(ODTA)의 12 비트(D0~D11) 모두 논리 값 1을 갖는다. 전술한 바와 같이, 클럭(CLK)은 바로 앞의 비트 D11의 논리 값이 반전된 값을 가지므로, 출력 데이터(ODTA)의 첫 번째 클럭(CLK0, CLK1)은 논리 값 0을 갖는다. 반면, 출력 데이터(ODTA)의 첫 번째 클럭(CLK0, CLK1)은 바로 앞의 비트 D11의 논리 값이 반전된 논리 값 1을 갖는다.

도 24에서, 타이밍 컨트롤러(120)는 입력 데이터(IDTA)에 비해 천이 개수가 적은 인코디드 데이터(EDTA)에 대응되는 출력 데이터(ODTA)를 출력함으로써, 전력 소모, 예를 들어, 출력 드라이버(126_2)의 전력 소모를 줄일 수 있다. 다만, 비록 천이 개수는 감소되었으나, 인코디드 데이터(EDTA)의 패턴이 반복되면, 인코디드 데이터(EDTA)에 대응되는 출력 데이터(ODTA)가 전송되는 전송 채널(CH)에서의 EMI 영향이 증가될 수 있다. 그러나, 도 24에 도시된 바와 같이, 선택된 인코디드 데이터(EDTA)를 난수화함으로써, 인코디드 데이터(EDTA)에 대응되는 출력 데이터(ODTA)의 패턴의 반복 현상을 줄일 수 있다. 이때, 인코디드 데이터(EDTA)를 난수화하는데 사용되는 난수 패턴(PAT)이 비트 단위가 아닌, 하나의 수평 라인에 대해 각 소스 드라이버가 담당하는 단위인 T 단위마다 하나의 논리 값을 갖도록 생성함으로써, 난수화에 의해 데이터 천이를 줄일 수 있다.

도 25는 도 24의 출력 데이터에 대한 EMI 정도를 나타내는 도면이다. 도 25를 참조하면, 일반적인 데이터 패턴에 대해 EMI 레벨(실선)이 일부 구간에서 상당히 높게 나타나는 반면, 난수화된 본원발명의 데이터 패턴에 대하여는 EMI 레벨(점선)이 전 영역에서 고르게 나타남을 알 수 있다. 이렇듯 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로(100)에 의하면, EMI 현상을 줄임으로써, 정확한 데이터가 구동될 수 있다.

도 26은 본 발명의 실시예에 따른 디스플레이 구동 집적회로를 좀더 자세히 나타내는 도면이다. 도 26을 참조하면, 디스플레이 구동 집적회로(100)는 타이밍 컨트롤러(120) 및 소스 구동부(140)를 포함한다. 타이밍 컨트롤러(120)는 TMC (Transition Minimize Coding) 인코더(122), T 기반 스크램블러(124) 및 데이터 전송부(126)를 포함한다. TMC 인코더(122) 및 T 기반 스크램블러(124)는 각각, 도 1의 데이터 선택부(122) 및 데이터 난수화부(124)와 동일한 기능을 수행하므로, 동일한 도면 번호가 사용되었다. 도 26의 TMC 인코더(122) 및 T 기반 스크램블러(124)는 각각, 데이터 선택부(122) 및 데이터 난수화부(124)의 기능을 직관적으로 나타내도록 명명되었다. 예를 들어, 데이터 선택부(122)는 데이터의 천이를 최소화하고, 데이터 난수화부(124)는 도 5의 T 단위 기반으로 난수화를 수행함을 도 26에서 부각시킨 것일 수 있다.

도 26의 데이터 전송부(126)도 도 1의 데이터 전송부(126)와 동일한 기능을 수행할 수 있다. 다만, 도 26의 데이터 전송부(126)는 도 23의 클럭 삽입부(126_3)가 PLL(Phase Locked Loof)로 구현되고, 도 23의 출력 드라이버(126_2)를 좀더 구체적으로 도시하였다. 도 26에서 출력 드라이버(Tx)와 소스 구동부(140)의 수신 드라이버(Rx)는 전술된 eRVDS 인터페이스로 연결되는 예가 도시된다.

소스 구동부(140)는 수신 드라이버(Rx)를 통해 입력되는 출력 데이터(ODTA)를 역변환한다. 예를 들어, 소스 구동부(140)는 디-시리얼라이저(142), 디-스크램블러(144) 및 디코더(146)를 포함할 수 있다. 이때, 디코더(146)는 출력 데이터(ODTA)에 포함되는 제1 모드 정보(XMD1)에 따라, 역변환 동작을 수행할 수 있다. 또한, 출력 데이터(ODTA)가 제2 모드 정보(XMD2) 또는 제3 모드 정보(XMD3)도 포함하는 경우, 디-스크램블러(144)는 제2 모드 정보(XMD2) 또는 제3 모드 정보(XMD3)에 따라 역변환 동작을 수행할 수 있다. 도 26은 소스 구동부(140)가 하나의 소스 드라이버를 구비하는 예를 도시하였으나, 도 4 등과 같이, 소스 구동부(140)가 x개의 소스 드라이버(SD1, SD2, … SDx)를 포함하고 각 소스 드라이버는 전술된 역변환 동작을 수행할 수 있다.

도 27은 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다. 도 27을 참조하면, 디스플레이 모듈(2700)은 디스플레이 장치(1000), 편광판(2710) 및 윈도우 글라스(2720)를 구비할 수 있다. 디스플레이 장치(1000)는 디스플레이 패널(200), 인쇄 기판(2120) 및 디스플레이 구동 집적회로(100)을 구비한다.

윈도우 글라스(2720)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(2700)을 보호한다. 편광판(2710)은 디스플레이 패널(200)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(200)은 인쇄 기판(2120) 상에 투명 전극으로 패터닝되어 형성된다. 디스플레이 패널(200)은 프레임을 표시하기 위한 복수의 화소 셀들을 포함한다. 일 실시예에 따르면 디스플레이 패널(200)은 유기발광 다이오드 패널일 수 있다. 각 화소 셀에는 전류의 흐름에 대응하여 빛을 발광하는 유기발광 다이오드를 포함한다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(200)은 다양한 종류 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(200)은 LCD(Liquid Crystal Display), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.

디스플레이 구동 집적회로(100)은 도 1의 디스플레이 구동 집적회로를 포함할 수 있다. 본 실시예에서는 디스플레이 구동 집적회로(100)를 하나의 칩으로 도시되었으나, 이는 도시에 편의를 위함에 불과하고 복수의 칩으로 장착될 수 있다. 또한, 유리 소재의 인쇄 기판(2120) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 칩(213O)은 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.

디스플레이 모듈(2700)은 터치 패널(2730) 및 터치 컨트롤러(2740)을 더 포함할 수 있다. 터치 패널(2730)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극을 으로 패터닝되어 형성된다. 터치 컨트롤러(2740)는 터치 패널(2730)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(2740)는 디스플레이 구동 집적회로(100)과 하나의 반도체 칩에 집적될 수도 있다.

도 28는 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다. 도 28를 참조하면, 디스플레이 시스템(2800)은 시스템 버스(2810)에 전기적으로 연결되는 프로세서(2820), 디스플레이 장치(1000), 주변 장치(2830) 및 메모리(2840)를 포함할 수 있다.

프로세서(2820)는 주변 장치(2830), 메모리(2840) 및 디스플레이 장치(1000)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 영상 데이터 의 이미지 처리를 수행할 수 있다. 디스플레이 장치(1000)는 디스플레이 패널(200) 및 디스플레이 구동 집적회로(100)를 포함하며, 시스템 버스(2810)를 통해 인가된 영상 데이터들을 디스플레이 구동 집적회로(100) 내부에 포함된 프레임 메모리 또는 라인 메모리에 저장하였다가 디스플레이 패널(200)에 디스플레이한다. 디스플레이 장치(1000)는 도 2의 디스플레이 장치(1000)일 수 있다.

주변 장치(2830)는 카메라, 스캐너, 웹캠 등 동영상 또는 정지 영상등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(2830)를 통하여 획득된 영상 데이터는 상기 메모리(2840)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(1000)의 패널에 디스플레이 될 수 있다. 메모리(2840)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(2840)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(2840)는 주변 장치(2830)로부터 획득된 영상 데이터를 저장하거나 또는 프로세서(2820)에서 처리된 영상 신호를 저장할 수 있다.

본 발명의 실시예에 따른 디스플레이 시스템(2800)은 태블릿 PC 등과 같은 모바일 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(2800)은 영상을 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.

도 29은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다. 본 발명에 따른 디스플레이 장치(1000)는 다양한 전자 제품에 채용될 수 있다. 휴대폰에 채용될 수 있음을 물론이고, TV, 은행의 현금 입출납을 자동적으로 대행하는 ATM기, 엘리베이터, 지하철 등에서 사용되는 티켓 발급기, PMP, e-book, 네비게이션 및 태블릿 PC 등에 폭넓게 사용될 수 있다. 본 발명에 따른 디스플레이 장치(1000)는 전력 소모를 줄이면서도 EMI 현상을 줄일 수 있는 디스플레이 구동 집적회로(100)를 포함할 수 있다. 따라서, 본 발명에 따른 디스플레이 장치(1000)를 포함하는 다양한 전자 장치는 저전력으로 정확한 동작을 수행할 수 있다.

도 30은 본 발명의 일 실시예에 따른 디스플레이 구동 집적회로의 동작 방법을 나타내는 순서도이다. 도 30을 참조하면, 디스플레이 구동 집적회로의 동작 방법은 입력 데이터의 천이 개수, 및 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 입력 데이터 및 인코디드 데이터 중 하나를 선택 데이터로 출력하는 S3200 단계, 선택 데이터를 난수화하여 난수 데이터로 생성하는 S3400 단계 및 난수 데이터를 출력 데이터로 변환하여 소스 구동부로 전송하는 S3600 단계를 포함할 수 있다. 각 단계에 대한 구체적은 동작은 전술된 바와 같을 수 있다.

이상에서와 같이 도면과 명세서에서 실시예가 개시되었다. 다만, 이는 의미 한정이나 특허청구범위에 기재된 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100: 디스플레이 구동 집적회로
120: 타이밍 컨트롤러
140: 소스 구동부
122: 데이터 선택부
124: 데이터 난수화부
126: 데이터 전송부
IDTA: 입력 데이터
EDTA: 인코디드 데이터
SDTA: 선택 데이터
RDTA: 난수 데이터
ODTA: 출력 데이터
DDTA: 디스플레이 데이터
CH: 전송 채널

Claims

입력되는 입력 데이터를 처리하여 출력 데이터로 출력하는 타이밍 컨트롤러(time controller); 및
상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 디스플레이 데이터로 출력하는 적어도 하나 이상의 소스 드라이버(source driver)를 구비하는 소스 구동부를 포함하고,
상기 타이밍 컨트롤러는,
상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 데이터 선택부;
상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 데이터 난수화부; 및
상기 난수 데이터를 상기 출력 데이터로 변환하는 데이터 전송부를 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제1 항에 있어서, 상기 데이터 선택부는,
상기 입력 데이터가 입력되는 데이터 입력부;
상기 입력 데이터의 천이 개수를 제1 값으로 산출하는 제1 천이 산출부;
상기 입력 데이터를 상기 인코디드 데이터로 인코딩하는 데이터 인코딩부;
상기 인코디드 데이터의 천이 개수를 제2 값으로 산출하는 제2 천이 산출부;
상기 제1 값 및 상기 제2 값을 비교하여 상기 비교 결과로 출력하는 비교부; 및
상기 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 출력하는 데이터 출력부를 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제2 항에 있어서, 상기 데이터 인코딩부는,
상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터를, 상기 첫 번째 픽셀 데이터 및 상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터 중 인접한 픽셀 데이터 각각의 차이로 인코딩하여 상기 인코디드 데이터를 생성하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제2 항에 있어서,
상기 입력 데이터가 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터를 포함하고,
상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터는 각각, 연속된 첫 번째 서브 픽셀 데이터 내지 N 번째 서브 픽셀 데이터를 포함하며,
상기 데이터 인코딩부는,
상기 입력 데이터의 연속된 첫 번째 서브 픽셀 데이터 내지 M*N 번째 서브 픽셀 데이터를, 상기 첫 번째 서브 픽셀 데이터 및 상기 입력 데이터의 연속된 첫 번째 서브 픽셀 데이터 내지 M*N 번째 서브 픽셀 데이터 중 인접한 서브 픽셀 데이터 각각의 차이로 인코딩하여, 상기 인코디드 데이터를 생성하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제2 항에 있어서,
상기 제1 천이 산출부는, 상기 입력 데이터의 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터 중 인접한 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값을 상기 제1 값으로 산출하고,
상기 제2 천이 산출부는, 제1 제어 신호에 응답하여, 상기 인코디드 데이터의 첫 번째 픽셀 데이터의 1의 개수 및 연속된 첫 번째 픽셀 데이터 내지 M 번째 픽셀 데이터 중 인접한 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값을 합한 값, 및 상기 인코디드 데이터의 연속된 첫 번째 서브 픽셀 데이터의 1의 개수 및 상기 인코디드 데이터의 연속된 첫 번째 서브 픽셀 데이터 내지 M*N 번째 서브 픽셀 데이터 중 인접한 서브 픽셀 데이터를 각각 배타적 논리합한 값들에서 1의 개수를 카운트한 값 중 하나를, 상기 제2 값으로 산출하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제1 항에 있어서, 상기 데이터 난수부는,
상기 선택 데이터와 난수 패턴을 배타적 논리합하여 상기 난수 데이터로 출력하는 스크램블러; 및
상기 난수 패턴을 상기 스크램블러에 전송하는 패턴 생성부를 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제6 항에 있어서, 상기 패턴 생성부는,
선형 피드백 시프트 레지스터(Liner Feedback Shift Register)인 것을 특징으로 하는 디스플레이 구동 집적회로.
제6 항에 있어서,
상기 소스 구동부는 상기 소스 드라이버를 x개 포함하고,
상기 난수 패턴은, 상기 디스플레이 구동 집적회로에 의해 구동되는 디스플레이 패널의 수평 라인에 대응되는 크기의 x분의 1마다, 하나의 논리 값으로 생성되는 것을 특징으로 하는 디스플레이 구동 집적회로.
제6 항에 있어서,
상기 데이터 난수화부는, 제3 제어 신호에 응답하여 상기 선택 데이터를 상기 데이터 전송부로 바이패스(bypass) 하고,
상기 데이터 전송부는, 상기 바이패스 된 선택 데이터를 상기 출력 데이터로 변환하여 출력하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제1 항에 있어서,
상기 출력 데이터는 상기 비교 결과를 나타내는 제1 모드 정보를 포함하고,
상기 소스 구동부는, 상기 제1 모드 정보에 따라, 상기 출력 데이터를 역변환하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제10 항에 있어서,
상기 출력 데이터는 상기 인코디드 데이터에 대한 인코딩 방식, 상기 난수 데이터에 대한 난수 패턴의 주기, 및 상기 난수 데이터의 생성 여부에 대한 정보 중 적어도 하나의 정보를 더 포함하고,
상기 소스 구동부는, 상기 제1 모드 정보 및 상기 적어도 하나의 정보에 따라, 상기 출력 데이터를 역변환하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제1 항에 있어서, 상기 데이터 전송부는,
상기 난수 데이터를 직렬 데이터로 직렬화하는 직렬 변환기; 및
상기 직렬 데이터를 패키징하여 상기 출력 데이터로 상기 전송 채널에 전송하는 데이터 패키징부를 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제12 항에 있어서,
상기 소스 구동부는 상기 소스 드라이버를 x개 포함하고,
상기 데이터 전송부는,
상기 디스플레이 구동 집적회로에 의해 구동되는 디스플레이 패널의 수평 라인에 대응되는 크기의 x분의 1마다, 상기 직렬 데이터에 클럭(clock)을 임베디드(embedded)하는 클럭 삽입부를 더 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로.
디스플레이 패널의 수평 라인에 대응되는 크기의 입력 데이터를 처리하여 x개의 출력 데이터로 출력하는 타이밍 컨트롤러(time controller); 및
각각, 상기 x개의 출력 데이터 중, 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 대응되는 출력 데이터를 아날로그 변환하는 x개의 소스 드라이버(source driver)를 포함하고,
상기 타이밍 컨트롤러는,
상기 입력 데이터의 천이 개수 및 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 데이터 선택부;
상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 데이터 난수화부; 및
상기 난수 데이터에, 상기 난수 데이터의 x분의 1 단위로 클럭을 임베디드하고 상기 x개의 출력 데이터로 변환하여, 상기 x개의 소스 드라이버로 전송하는 데이터 전송부를 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로.
제14 항에 있어서, 상기 데이터 난수화부는,
상기 x개의 출력 데이터마다 하나의 논리 값을 갖는 난수 패턴을 이용하여 상기 난수 데이터를 생성되는 것을 특징으로 하는 디스플레이 구동 집적회로.
제15 항에 있어서, 상기 클럭은 각각,
임베디드되는 x분의 1 단위의 상기 난수 데이터의 마지막 비트의 논리 값의 반전 값을 갖는 것을 특징으로 하는 디스플레이 구동 집적회로.
제14 항에 있어서, 상기 데이터 선택부는,
상기 입력 데이터의, 상기 x개의 소스 드라이버 중 적어도 하나의 소스 드라이버에 대응되는 부분은, 다른 부분과 인코딩 방식을 달리하여, 상기 인코디드 데이터를 생성하는 것을 특징으로 하는 디스플레이 구동 집적회로.
디스플레이 데이터를 디스플레이 하는 디스플레이 패널; 및
상기 디스플레이 패널의 수평 라인에 대응되는 크기의 입력 데이터를 처리하여 상기 디스플레이 데이터로 변환하는 디스플레이 구동 집적회로를 포함하고,
상기 디스플레이 구동 집적회로는,
상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교하여 상기 입력 데이터 및 상기 인코디드 데이터 중 천이 개수가 적은 데이터를 난수화하여 출력 데이터로 출력하는 타이밍 컨트롤러; 및
각각, 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 상기 디스플레이 데이터로 출력하는 x개의 소스 드라이버를 구비하는 소스 구동부를 포함하는 것을 특징으로 하는 디스플레이 장치.
제18 항에 있어서, 상기 타이밍 컨트롤러는,
상기 출력 데이터를 상기 입력 데이터의 x분의 1 단위로 클럭을 임베디드하여 출력하고,
상기 입력 데이터의 x분의 1 단위마다 하나의 논리 값을 갖는 난수 패턴을 이용하여 상기 난수화를 수행하는 것을 특징으로 하는 디스플레이 장치.
입력되는 입력 데이터를 처리하여 출력 데이터로 출력하는 타이밍 컨트롤러(time controller), 및 상기 타이밍 컨트롤러와 연결되는 전송 채널을 통해 입력되는 상기 출력 데이터를 아날로그 변환하여 디스플레이 데이터로 출력하는 적어도 하나 이상의 소스 드라이버(source driver)를 구비하는 소스 구동부를 포함하는 디스플레이 구동 집적회로의 동작 방법에 있어서,
상기 입력 데이터의 천이 개수, 및 상기 입력 데이터를 인코딩한 인코디드 데이터의 천이 개수를 비교한 비교 결과에 따라, 상기 입력 데이터 및 상기 인코디드 데이터 중 하나를 선택 데이터로 출력하는 단계;
상기 선택 데이터를 난수화하여 난수 데이터로 생성하는 단계; 및
상기 난수 데이터를 상기 출력 데이터로 변환하여 상기 소스 구동부로 전송하는 단계를 포함하는 것을 특징으로 하는 디스플레이 구동 집적회로의 동작 방법.