KR102463240B1 - 디스플레이 구동 회로 - Google Patents

디스플레이 구동 회로 Download PDF

Info

Publication number
KR102463240B1
KR102463240B1 KR1020150138559A KR20150138559A KR102463240B1 KR 102463240 B1 KR102463240 B1 KR 102463240B1 KR 1020150138559 A KR1020150138559 A KR 1020150138559A KR 20150138559 A KR20150138559 A KR 20150138559A KR 102463240 B1 KR102463240 B1 KR 102463240B1
Authority
KR
South Korea
Prior art keywords
digital
channels
voltages
analog converters
display
Prior art date
Application number
KR1020150138559A
Other languages
English (en)
Other versions
KR20170039438A (ko
Inventor
이해원
조현호
윤정배
신주영
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020150138559A priority Critical patent/KR102463240B1/ko
Priority to US15/276,907 priority patent/US20170098404A1/en
Priority to CN201610873623.9A priority patent/CN106847147A/zh
Publication of KR20170039438A publication Critical patent/KR20170039438A/ko
Priority to US16/703,119 priority patent/US11222600B2/en
Application granted granted Critical
Publication of KR102463240B1 publication Critical patent/KR102463240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 출력 슬루율(slew rate)을 향상시켜 고속 및 고해상도를 구현할 수 있는 디스플레이 구동 회로를 개시한다. 상기 디스플레이 구동 회로는 디스플레이 데이터에 대응하는 채널들이 복수 개의 그룹으로 그룹핑되고, 상기 복수 개의 그룹 별로 대응하는 복수 개의 저항 스트링을 포함하며, 상기 복수 개의 저항 스트링은 대응하는 상기 그룹의 각 채널들에 해당하는 디지털-아날로그 변환기에 계조 전압들을 제공하는 계조 전압 생성부; 및 각각의 상기 채널들에 대응하는 상기 디지털-아날로그 변환기들 및 버퍼들을 포함하며, 상기 디지털-아날로그 변환기들은 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하고, 상기 버퍼들은 대응하는 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 디스플레이 구동부;를 포함한다.

Description

디스플레이 구동 회로{DISPLAY DRIVING CIRCUIT}
본 발명은 디스플레이 장치에 관한 것으로, 더 상세하게는 고속 및 고해상도를 구현할 수 있는 디스플레이 구동 회로에 관한 것이다.
일반적으로, 디스플레이 장치는 디스플레이 패널, 게이트 드라이버, 소스 드라이버 및 타이밍 컨트롤러를 포함한다.
디스플레이 패널은 게이트 라인 및 데이터 라인을 구비하고, 게이트 드라이버는 게이트 구동 신호를 게이트 라인에 공급하며, 소스 드라이버는 소스 구동 신호를 데이터 라인에 공급한다. 타이밍 컨트롤러는 디스플레이 데이터를 소스 드라이버에 제공한다. 여기서 디스플레이 데이터는 화소 데이터들을 포함한다.
소스 드라이버는 디스플레이 데이터에 대응하는 소스 구동 신호를 디스플레이 패널에 제공하기 위한 많은 수의 채널들을 형성하고, 각 채널 별로 디지털-아날로그 변환기 및 버퍼가 구비된다.
한편, 종래 기술의 소스 드라이버는 감마 기준 전압을 이용하여 계조 전압들을 생성하는 하나의 저항 스트링을 포함하고, 하나의 저항 스트링은 각 채널들의 디지털-아날로그 변환기에 계조 전압들을 공통으로 제공한다.
각 채널들의 디지털-아날로그 변환기는 계조 전압들을 이용하여 화소 데이터를 데이터 전압으로 변환하고, 각 채널들의 버퍼는 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공한다.
그런데 종래 기술의 소스 드라이버는 하나의 저항 스트링이 많은 수의 채널들을 부담하므로, 각 채널들의 기생 캐패시터 및 버퍼의 입력 트랜지스터의 기생 캐패시터 성분이 RC 지연을 유발하고 이로 인해 소스 구동 신호의 출력에 영향을 미치는 문제점이 발생한다.
따라서, 종래 기술은 고속 및 고해상도의 디스플레이 장치에 적용하기가 어려운 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는 저항 스트링의 부하(load)로 작용하는 기생 캐패시터 성분을 줄일 수 있는 디스플레이 구동 회로를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 기생 캐패시터에 의한 RC 지연을 줄임으로써 출력 슬루율(slew rate)을 향상시킬 수 있는 디스플레이 구동 회로를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 출력 슬루율을 향상시킴으로써 고속 및 고해상도의 디스플레이 장치에 적용할 수 있는 디스플레이 구동 회로를 제공하는데 있다.
본 발명의 디스플레이 구동 회로는, 디스플레이 데이터에 대응하는 채널들이 복수 개의 그룹으로 그룹핑되고, 상기 복수 개의 그룹 별로 대응하는 복수 개의 저항 스트링을 포함하며, 상기 복수 개의 저항 스트링은 대응하는 상기 그룹의 각 채널들에 해당하는 디지털-아날로그 변환기에 계조 전압들을 제공하는 계조 전압 생성부; 및 각각의 상기 채널들에 대응하는 상기 디지털-아날로그 변환기들 및 버퍼들을 포함하며, 상기 디지털-아날로그 변환기들은 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하고, 상기 버퍼들은 대응하는 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 디스플레이 구동부;를 포함한다.
본 발명의 디스플레이 구동 회로는, 디스플레이 데이터에 대응하는 채널들 중 홀수 채널들의 디지털-아날로그 변환기에 계조 전압들을 제공하는 제1저항 스트링; 상기 채널들 중 짝수 채널들의 디지털-아날로그 변환기에 상기 계조 전압들을 제공하는 제2저항 스트링; 상기 채널들에 대응하는 상기 디지털-아날로그 변환기를 포함하며, 상기 디지털-아날로그 변환기는 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환부; 및 상기 디지털-아날로그 변환기에 대응하는 버퍼를 포함하고, 상기 버퍼는 대응하는 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 출력 버퍼부;를 포함한다.
본 발명의 디스플레이 구동 회로는, 동일한 개수로 양분되는 채널들의 중앙을 기준으로 좌측 채널들의 디지털-아날로그 변환기에 계조 전압들을 제공하는 제1저항 스트링; 상기 중앙을 기준으로 우측 채널들의 디지털-아날로그 변환기에 상기 계조 전압들을 제공하는 제2저항 스트링; 상기 채널들에 대응하는 상기 디지털-아날로그 변환기를 포함하고, 상기 디지털-아날로그 변환기는 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환부; 및 상기 디지털-아날로그 변환기에 대응하는 버퍼를 포함하고, 상기 버퍼는 대응하는 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 출력 버퍼부;를 포함한다.
상술한 바와 같이, 본 발명은 디스플레이 구동 회로의 채널들을 복수 개의 그룹으로 그룹핑하고 각각의 그룹에 계조 전압들(VGR1~VGRj)을 독립적으로 제공하므로, 저항 스트링의 부하로 작용하는 기생 캐패시터 성분을 줄일 수 있다.
또한, 본 발명은 기생 캐패시터에 의한 RC 지연을 줄임으로써 출력 슬루율(slew rate)을 향상시킬 수 있고, 출력 슬루율의 향상으로 고속 및 고해상도의 디스플레이 장치에 적용할 수 있다.
도 1은 본 발명의 디스플레이 구동 회로의 일 실시예를 설명하기 위한 블록도이다.
도 2는 도 1의 디스플레이 구동 회로의 일 실시예를 설명하기 위한 회로도이다.
도 3은 도 1의 디스플레이 구동 회로의 다른 실시예를 설명하기 위한 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
도 1은 본 발명의 디스플레이 구동 회로의 일 실시예를 설명하기 위한 블록도이다.
도 1을 참고하면, 본 발명의 디스플레이 구동 회로(100)는 계조 전압 생성부(10) 및 디스플레이 구동부(40)를 포함한다. 본 발명의 디스플레이 구동 회로(100)는 소스 드라이버로 구성될 수 있다.
계조 전압 생성부(10)는 복수 개의 저항 스트링(12, 14, 도 2 및 도 3에 도시)을 포함하고, 외부에서 제공되는 감마 기준 전압(VGAH, VGAL)을 수신하며, 감마 기준 전압(VGAH, VGAL)을 이용하여 계조 전압들(VGR1~VGRj)을 생성한다.
여기서, 감마 기준 전압(VGAH)은 계조 전압들(VGR1~VGRj)을 생성하기 위한 하이 레벨의 기준 전압을 의미하고, 감마 기준 전압(VGAL)은 계조 전압들을 생성하기 위한 로우 레벨의 기준 전압을 의미한다. 감마 기준 전압(VGAH, VGAL)은 동일 극성을 갖거나 다른 극성을 가질 수 있고, 감마 기준 전압(VGAH)이 감마 기준 전압(VGAL)보다 높은 전위를 갖는 것으로 정의할 수 있다.
계조 전압 생성부(10)의 복수 개의 저항 스트링(12, 14)은 감마 기준 전압(VGAH, VGAL)을 공유하고, 감마 기준 전압(VGAH) 및 감마 기준 전압(VGAL) 사이의 분배 전압들을 계조 전압들(VGR1~VGRj)으로 생성한다.
본 실시예는 공유되는 두 개의 감마 기준 전압(VGAH, VGAL)을 이용하여 계조 전압들(VGR1~VGRj)을 생성하는 것으로 설명하고 있으나, 디스플레이 패널의 종류에 따라 감마 기준 전압(VGAH, VGAL)을 세 개 또는 열 개 등 복수 개의 스탭으로 구분할 수 있고, 복수 개의 스탭으로 구분된 감마 기준 전압을 이용하여 계조 전압들(VGR1~VGRj)을 생성하는 것으로 구성할 수 있다.
계조 전압들(VGR1~VGRj)은 디지털-아날로그 변환부(20)에서 디스플레이 데이터(DA1~DAn)를 데이터 전압(Y1~Yn)으로 변환하는데 이용된다.
그리고, 디스플레이 구동 회로(100)는 디스플레이 데이터(DA1~DAn)에 대응하는 소스 구동 신호(S1~Sn)를 디스플레이 패널에 제공하기 위한 복수 개의 채널들을 형성한다. `
복수 개의 채널들은 적어도 하나 이상이 그룹으로 그룹핑될 수 있으며, 하나의 그룹에 하나의 저항 스트링이 매칭되도록 구성한다. 각각의 저항 스트링은 대응하는 채널의 디지털-아날로그 변환기(22)에 독립적으로 계조 전압들(VGR1~VGRj)을 제공한다.
일례로, 채널들은 홀수 채널 및 짝수 채널로 그룹핑될 수 있으며, 홀수 채널 및 짝수 채널에 매칭되는 각각의 저항 스트링은 대응하는 채널의 디지털-아날로그 변환기(22)에 독립적으로 계조 전압들(VGR1~VGRj)을 제공한다.
그리고, 채널들은 동일한 개수로 양분(divided into two)되는 채널들의 중앙을 기준으로 좌측 채널 및 우측 채널로 그룹핑될 수 있으며, 좌측 채널 및 우측 채널에 매칭되는 각각의 저항 스트링은 대응하는 채널의 디지털-아날로그 변환기(22)에 독립적으로 계조 전압들(VGR1~VGRj)을 제공한다.
그리고, 채널들은 동일한 개수로 양분되는 채널들의 중앙을 기준으로 좌측 홀수 채널, 우측 짝수 채널, 좌측 짝수 채널 및 우측 홀수 채널로 그룹핑될 수 있으며, 좌측 홀수 채널, 우측 짝수 채널, 좌측 짝수 채널 및 우측 홀수 채널에 매칭되는 각각의 저항 스트링은 대응하는 채널의 디지털-아날로그 변환기(22)에 독립적으로 계조 전압들(VGR1~VGRj)을 제공한다.
이와 같이 복수 개의 저항 스트링(12, 14)은 각 그룹에 매칭되고, 대응하는 채널들의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)을 독립적으로 제공한다.
본 발명은 상기 실시예뿐만 아니라 채널들을 다르게 그룹핑할 수 있으며, 각그룹에 저항 스트링을 매칭시켜 대응하는 채널들의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)이 독립적으로 제공되도록 구성할 수 있다.
그리고, 복수 개의 저항 스트링(12, 14)은 채널들의 디지털-아날로그 변환기(22)에 제공되는 계조 전압들(VGR1~VGRj)의 편차가 발생하지 않도록 동일한 개수로 양분되는 채널들의 사이에 배치될 수 있다.
일례로, 디스플레이 구동 회로(100)가 8개의 채널을 형성할 경우, 복수 개의 저항 스트링(12, 14)은 양분되는 4개의 채널들 사이에 배치될 수 있다. 또한, 양분되는 채널들 사이의 중앙에 배치될 수 있다.
본 발명은 이에 한정되는 것은 아니며, 저항 스트링(12)에서 대응하는 채널들의 디지털-아날로그 변환기(22)까지의 거리와 저항 스트링(14)에서 대응하는 채널들의 디지털-아날로그 변환기(22)까지의 거리가 균등한 위치에 배치될 수 있다.
그리고, 복수 개의 저항 스트링(12, 14)은 각각 동일한 개수의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)을 제공하며, 공유되는 동일한 감마 기준 전압(VGAH, VGAL)을 이용하여 각각 상호 동일 레벨의 계조 전압들(VGR1~VGRj)을 생성하도록 구성한다.
디스플레이 구동부(40)는 계조 전압 생성부(10)로부터 제공되는 계조 전압들(VGR1~VGRj)을 이용하여 각 채널들의 디스플레이 데이터(DA1~DAn)를 대응하는 데이터 전압(Y1~Yn)으로 변환하고, 데이터 전압(Y1~Yn)을 소스 구동 신호(S1~Sn)로 디스플레이 패널에 제공한다.
이러한 디스플레이 구동부(40)는 디지털-아날로그 변환부(20) 및 출력 버퍼부(30)를 포함한다.
디지털-아날로그 변환부(20)는 채널들에 대응하는 디지털-아날로그 변환기(22)를 포함하고, 디지털-아날로그 변환기(22)는 계조 전압들(VGR1~VGRj)을 이용하여 대응하는 디스플레이 데이터(DA1~DAn)를 데이터 전압(Y1~Yn)으로 변환한다.
출력 버퍼부(30)는 디지털-아날로그 변환기(22)에 대응하는 버퍼(32)를 포함하고, 버퍼(32)는 대응하는 데이터 전압(Y1~Yn)을 소스 구동 신호(S1~Sn)로 디스플레이 패널에 제공한다.
상기와 같이 본 발명은 각각의 복수 개의 저항 스트링(12, 14)이 계조 전압들(VGR1~VGRj)을 대응하는 채널들의 디지털-아날로그 변환기(22)에 독립적으로 제공하므로, 계조 전압 생성부(10)의 부하로 작용하는 기생 캐패시터 성분을 종래 기술 대비 절반으로 감소시킬 수 있다.
따라서, 본 발명은 기생 캐패시터에 의한 RC 지연을 줄임으로써 출력 슬루율(slew rate)을 향상시킬 수 있고, 출력 슬루율의 향상으로 고속 및 고해상도의 디스플레이 장치에 적용할 수 있다.
한편, 도 1에는 도시되지 않았으나, 디스플레이 구동 회로(100)는 타이밍 컨트롤러(도시되지 않음)로부터 제공되는 디스플레이 데이터(DA1~DAn)를 복원하는 데이터 복원부(도시되지 않음), 디스플레이 데이터(DA1~DAn)를 래치하는 래치부(도시되지 않음) 등을 포함할 수 있다.
도 2는 도 1의 디스플레이 구동 회로의 일 실시예를 설명하기 위한 회로도이다.
도 2를 참고하면, 본 발명의 디스플레이 구동 회로(100)는 저항 스트링(12), 저항 스트링(14), 디지털-아날로그 변환부(20) 및 출력 버퍼부(30)를 포함한다.
저항 스트링(12)은 디스플레이 데이터(DA1~DAn)에 대응하는 채널들 중 홀수 채널의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)을 독립적으로 제공하고, 저항 스트링(14)은 디스플레이 데이터(DA1~DAn)에 대응하는 채널들 중 짝수 채널의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)을 독립적으로 제공한다.
저항 스트링(12) 및 저항 스트링(14)은 동일한 개수로 양분되는 채널들 사이에 배치되며, 외부에서 제공되는 감마 기준 전압(VGAH, VGAL)을 공유하고, 동일한 감마 기준 전압(VGAH, VGAL)을 이용하여 각각 독립적으로 계조 전압들(VGR1~VGRj)을 생성한다. 본 발명은 이에 한정되는 것은 아니며, 저항 스트링(12)에서 대응하는 채널들의 디지털-아날로그 변환기(22)까지의 거리와 저항 스트링(14)에서 대응하는 채널들의 디지털-아날로그 변환기(22)까지의 거리가 균등한 위치에 배치될 수 있다.
이러한 저항 스트링(12) 및 저항 스트링(14)은 각각 감마 기준 전압(VGAH)과 감마 기준 전압(VGAL) 사이에 직렬로 순차적으로 연결된 복수 개의 저항(도시되지 않음)들을 포함하며, 복수 개의 저항들 간의 노드 전압들을 계조 전압들(VGR1~VGRj)으로 생성한다.
디지털-아날로그 변환부(20)는 채널들에 대응하는 디지털-아날로그 변환기(22)를 포함하고, 디지털-아날로그 변환기(22)는 대응하는 디스플레이 데이터(DA1~DAn)에 대응하여 계조 전압들(VGR1~VGRj)을 선택하는 스위치(도시되지 않음)들을 포함한다.
채널들에 대응하는 디지털-아날로그 변환기(22)는 저항 스트링(12) 또는 저항 스트링(14)으로부터 제공되는 계조 전압들(VGR1~VGRj)을 이용하여 디스플레이 데이터(DA1~DAn)를 데이터 전압(Y1~Yn)으로 변환한다.
출력 버퍼부(30)는 디지털-아날로그 변환기(22)에 대응하는 버퍼(32)를 포함하고, 버퍼(32)는 대응하는 데이터 전압(Y1~Yn)을 소스 구동 신호(S1~Sn)로 디스플레이 패널에 제공한다.
상기와 같이 구성된 본 발명은 저항 스트링(12) 및 저항 스트링(14)이 대응하는 짝수 채널과 홀수 채널의 디지털-아날로그 변환기(22)에 독립적으로 계조 전압들(VGR1~VGRj)을 제공하므로, 저항 스트링(12) 및 저항 스트링(14)의 부하로 작용하는 기생 캐패시터 성분을 종래 기술 대비 절반으로 감소시킨다.
따라서, 본 발명은 기생 캐패시터에 의한 RC 지연을 줄임으로써 출력 슬루율(slew rate)을 향상시킬 수 있고, 출력 슬루율의 향상으로 고속 및 고해상도의 디스플레이 장치에 적용할 수 있다.
도 3은 도 1의 디스플레이 구동 회로의 다른 실시예를 설명하기 위한 회로도이다.
도 3을 참고하면, 본 발명의 디스플레이 구동 회로는 저항 스트링(16), 저항 스트링(18), 디지털-아날로그 변환부(20) 및 출력 버퍼부(30)를 포함한다.
저항 스트링(16)은 디스플레이 데이터(DA1~DAn)에 대응하는 채널들 중 동일한 개수로 양분되는 채널들의 중앙을 기준으로 좌측에 배치된 좌측 채널들의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)을 독립적으로 제공하고, 상기 중앙을 기준으로 우측에 배치된 우측 채널의 디지털-아날로그 변환기(22)에 계조 전압들(VGR1~VGRj)을 독립적으로 제공한다.저항 스트링(16) 및 저항 스트링(18)은 동일한 개수로 양분되는 채널들 사이에 배치되며, 외부에서 제공되는 감마 기준 전압(VGAH, VGAL)을 공유하고, 동일한 감마 기준 전압(VGAH, VGAL)을 이용하여 각각 독립적으로 계조 전압들(VGR1~VGRj)을 생성한다. 본 발명은 이에 한정되는 것은 아니며, 저항 스트링(16)에서 대응하는 채널들의 디지털-아날로그 변환기(22)까지의 거리와 저항 스트링(18)에서 대응하는 채널들의 디지털-아날로그 변환기(22)까지의 거리가 균등한 위치에 배치될 수 있다.
저항 스트링(16) 및 저항 스트링(18)은 감마 기준 전압(VGAH)과 감마 기준 전압(VGAL) 사이에 직렬로 순차적으로 연결된 복수 개의 저항(도시되지 않음)들을 포함하며, 복수 개의 저항들 간의 노드 전압들을 계조 전압들(VGR1~VGRj)으로 생성한다.
디지털-아날로그 변환부(20)는 채널들에 대응하는 디지털-아날로그 변환기(22)를 구비하고, 디지털-아날로그 변환기(22)는 대응하는 디스플레이 데이터(DA1~DAn)에 대응하여 계조 전압들(VGR1~VGRj)을 선택하는 스위치(도시되지 않음)들을 포함한다.
채널들에 대응하는 디지털-아날로그 변환기(22)는 저항 스트링(16) 또는 저항 스트링(18)으로부터 제공되는 계조 전압들(VGR1~VGRj)을 이용하여 디스플레이 데이터(DA1~DAn)를 데이터 전압(Y1~Yn)으로 변환한다.
출력 버퍼부(30)는 디지털-아날로그 변환기(22)에 대응하는 버퍼(32)를 포함하고, 버퍼(32)는 대응하는 데이터 전압(Y1~Yn)을 소스 구동 신호(S1~Sn)로 디스플레이 패널에 제공한다.
상기와 같이 구성된 본 발명은 저항 스트링(16) 및 저항 스트링(18)이 대응하는 좌측 채널과 우측 채널의 디지털-아날로그 변환기(22)에 독립적으로 계조 전압들(VGR1~VGRj)을 제공하므로, 저항 스트링(16) 및 저항 스트링(18)의 부하로 작용하는 기생 캐패시터 성분을 종래 기술 대비 절반으로 감소시킨다.
따라서, 본 발명은 기생 캐패시터에 의한 RC 지연을 줄임으로써 출력 슬루율(slew rate)을 향상시킬 수 있고, 출력 슬루율의 향상으로 고속 및 고해상도의 디스플레이 장치에 적용할 수 있다.
10 : 저항 스트링부
12 : 제1저항 스트링
14 : 제2저항 스트링
20 : 디지털-아날로그 변환부
30 : 출력 버퍼부

Claims (14)

  1. 디스플레이 데이터에 대응하는 채널들이 복수 개의 그룹으로 그룹핑되고, 외부에서 제공되는 복수 개의 감마 기준 전압을 공유하고 상기 복수 개의 그룹 별로 대응하는 복수 개의 저항 스트링을 포함하며, 상기 복수 개의 저항 스트링은 대응하는 상기 그룹의 각 채널들에 해당하는 디지털-아날로그 변환기에 계조 전압들을 제공하는 계조 전압 생성부; 및
    각각의 상기 채널들에 대응하는 상기 디지털-아날로그 변환기들 및 버퍼들을 포함하며, 상기 그룹 별로 상기 디지털-아날로그 변환기들은 해당하는 저항 스트링의 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하고, 상기 버퍼들은 해당하는 디지털-아날로그 변환기의 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 디스플레이 구동부;를 포함하며,
    상기 복수개의 저항 스트링은 동일한 상기 복수 개의 감마 기준 전압을 이용하여 동일한 상기 계조 전압들을 생성하도록 설정된 디스플레이 구동 회로.
  2. 제 1 항에 있어서,
    상기 복수 개의 저항 스트링은 동일한 개수로 양분(divided into two)되는 채널들의 사이에 배치되는 디스플레이 구동 회로.
  3. 삭제
  4. 제 1 항에 있어서, 상기 복수 개의 저항 스트링은
    홀수 채널 및 짝수 채널로 그룹핑되는 상기 채널들의 상기 디지털-아날로그 변환기에 상기 계조 전압들을 제공하도록 설정된 디스플레이 구동 회로.
  5. 제 1 항에 있어서, 상기 복수 개의 저항 스트링은
    동일한 개수로 양분되는 채널들의 중앙을 기준으로 좌측 채널 및 우측 채널로 그룹핑되는 상기 채널들의 상기 디지털-아날로그 변환기에 상기 계조 전압들을 제공하도록 설정된 디스플레이 구동 회로.
  6. 제 1 항에 있어서, 상기 복수 개의 저항 스트링은
    동일한 개수로 양분되는 채널들의 중앙을 기준으로 좌측 홀수 채널, 우측 짝수 채널, 좌측 짝수 채널 및 우측 홀수 채널로 그룹핑되는 상기 채널들의 상기 디지털-아날로그 변환기에 상기 계조 전압들을 제공하도록 설정된 디스플레이 구동 회로.
  7. 제 1 항에 있어서,
    상기 복수 개의 저항 스트링은 각각 동일한 개수의 상기 디지털-아날로그 변환기에 상기 계조 전압들을 제공하도록 설정된 디스플레이 구동 회로.
  8. 삭제
  9. 디스플레이 데이터에 대응하는 채널들 중 홀수 채널들의 디지털-아날로그 변환기들에 계조 전압들을 제공하는 제1저항 스트링;
    상기 채널들 중 짝수 채널들의 디지털-아날로그 변환기들에 상기 계조 전압들을 제공하는 제2저항 스트링;
    상기 채널들에 대응하는 상기 디지털-아날로그 변환기들을 포함하며, 각각의 상기 디지털-아날로그 변환기는 상기 채널에 해당하는 저항 스트링의 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환부; 및
    상기 디지털-아날로그 변환기들에 대응하는 버퍼들을 포함하고, 각각의 상기 버퍼는 대응하는 해당하는 디지털-아날로그 변환기의 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 출력 버퍼부;를 포함하며,
    상기 제1저항 스트링 및 상기 제2저항 스트링은 외부에서 제공되는 감마 기준 전압을 공유하고 상기 감마 기준 전압을 이용하여 동일한 상기 계조 전압들을 생성하는 디스플레이 구동 회로.
  10. 제 9 항에 있어서, 상기 제1저항 스트링 및 상기 제2저항 스트링은 동일한 개수로 양분되는 채널들의 사이에 배치되는 디스플레이 구동 회로.
  11. 삭제
  12. 디스플레이 데이터에 대응하는 채널들을 동일한 개수로 양분하는 중앙을 기준으로 좌측 채널들의 디지털-아날로그 변환기에 계조 전압들을 제공하는 제1저항 스트링;
    상기 중앙을 기준으로 우측 채널들의 디지털-아날로그 변환기에 상기 계조 전압들을 제공하는 제2저항 스트링;
    상기 채널들에 대응하는 상기 디지털-아날로그 변환기들을 포함하고, 각각의 상기 디지털-아날로그 변환기는 상기 채널에 해당하는 저항 스트링의 상기 계조 전압들을 이용하여 대응하는 상기 디스플레이 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환부; 및
    상기 디지털-아날로그 변환기들에 대응하는 버퍼들을 포함하고, 각각의 상기 버퍼는 해당하는 디지털-아날로그 변환기의 상기 데이터 전압을 소스 구동 신호로 디스플레이 패널에 제공하는 출력 버퍼부;를 포함하며,
    상기 제1저항 스트링 및 상기 제2저항 스트링은 외부에서 제공되는 감마 기준 전압을 공유하고 상기 감마 기준 전압을 이용하여 동일한 상기 계조 전압들을 생성하는 디스플레이 구동 회로.
  13. 제 12 항에 있어서, 상기 제1저항 스트링 및 상기 제2저항 스트링은 동일한 개수로 양분되는 채널들의 사이에 배치되는 디스플레이 구동 회로.
  14. 삭제
KR1020150138559A 2015-10-01 2015-10-01 디스플레이 구동 회로 KR102463240B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150138559A KR102463240B1 (ko) 2015-10-01 2015-10-01 디스플레이 구동 회로
US15/276,907 US20170098404A1 (en) 2015-10-01 2016-09-27 Display driving circuit
CN201610873623.9A CN106847147A (zh) 2015-10-01 2016-09-30 显示驱动电路
US16/703,119 US11222600B2 (en) 2015-10-01 2019-12-04 Source driver and display driving circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150138559A KR102463240B1 (ko) 2015-10-01 2015-10-01 디스플레이 구동 회로

Publications (2)

Publication Number Publication Date
KR20170039438A KR20170039438A (ko) 2017-04-11
KR102463240B1 true KR102463240B1 (ko) 2022-11-04

Family

ID=58446947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138559A KR102463240B1 (ko) 2015-10-01 2015-10-01 디스플레이 구동 회로

Country Status (3)

Country Link
US (1) US20170098404A1 (ko)
KR (1) KR102463240B1 (ko)
CN (1) CN106847147A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102563847B1 (ko) * 2018-07-19 2023-08-04 주식회사 엘엑스세미콘 소스 드라이버 집적 회로와 그 제조방법 및 그를 포함한 표시장치
TW202125489A (zh) * 2019-12-20 2021-07-01 南韓商矽工廠股份有限公司 顯示裝置的伽瑪參考電壓輸出電路
KR20210143496A (ko) 2020-05-20 2021-11-29 삼성전자주식회사 디스플레이 구동 집적회로 및 그것을 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419232B1 (ko) * 2007-12-14 2014-07-16 엘지디스플레이 주식회사 데이터 구동장치 및 이를 이용한 액정 표시장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157360A (en) * 1997-03-11 2000-12-05 Silicon Image, Inc. System and method for driving columns of an active matrix display
JP2002198817A (ja) * 2000-12-26 2002-07-12 Mitsubishi Electric Corp ラダー抵抗
JP2004354625A (ja) * 2003-05-28 2004-12-16 Renesas Technology Corp 自発光表示装置及び自発光表示用駆動回路
WO2005111981A1 (en) * 2004-05-19 2005-11-24 Sharp Kabushiki Kaisha Liquid crystal display device, driving method thereof, liquid crystal television having the liquid crystal display device and liquid crystal monitor having the liquid crystal display device
KR101361083B1 (ko) * 2006-10-23 2014-02-13 삼성디스플레이 주식회사 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
US8854294B2 (en) * 2009-03-06 2014-10-07 Apple Inc. Circuitry for independent gamma adjustment points
KR20110014428A (ko) * 2009-08-05 2011-02-11 삼성전자주식회사 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
JP5148751B2 (ja) * 2009-10-22 2013-02-20 パナソニック株式会社 表示パネル駆動用の半導体集積回路、表示パネルの駆動モジュールおよび表示装置
KR101557427B1 (ko) * 2009-12-24 2015-10-07 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 구동방법
US8803862B2 (en) * 2010-03-22 2014-08-12 Apple Inc. Gamma resistor sharing for VCOM generation
WO2012005071A1 (ja) * 2010-07-09 2012-01-12 シャープ株式会社 液晶制御装置、液晶パネル駆動装置、液晶表示装置および液晶パネルの駆動方法
TWI615821B (zh) * 2012-11-14 2018-02-21 聯詠科技股份有限公司 驅動電路
US8884799B2 (en) * 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
KR102098879B1 (ko) * 2013-09-04 2020-05-22 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR102198366B1 (ko) * 2013-12-13 2021-01-04 엘지디스플레이 주식회사 데이터 구동부와 이를 이용한 표시장치
KR20150075804A (ko) * 2013-12-26 2015-07-06 엘지디스플레이 주식회사 감마전압 발생부와 이를 포함하는 표시장치
KR20150090634A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 디스플레이 구동 집적회로, 디스플레이 장치 및 디스플레이 구동 집적회로의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419232B1 (ko) * 2007-12-14 2014-07-16 엘지디스플레이 주식회사 데이터 구동장치 및 이를 이용한 액정 표시장치

Also Published As

Publication number Publication date
US20170098404A1 (en) 2017-04-06
KR20170039438A (ko) 2017-04-11
CN106847147A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
JP4779853B2 (ja) ディジタル−アナログ変換器および映像表示装置
US9275595B2 (en) Output buffer circuit and source driving circuit including the same
US20100141493A1 (en) Digital-to-analog conversion circuit and column driver including the same
CN105590598B (zh) 驱动器以及电子设备
US10467948B2 (en) Display driving device
TW200615898A (en) Gamma correction circuit, display drivers, electro-optical devices, and electronic equipment
CN104821828B (zh) 低压数字模拟信号转换电路、数据驱动电路和显示系统
KR102463240B1 (ko) 디스플레이 구동 회로
KR20070111791A (ko) 표시 장치, 그 구동 장치 및 방법
KR20100081760A (ko) 표시 장치 및 표시 장치의 구동 회로
CN101133437B (zh) 有源矩阵阵列装置
KR100611508B1 (ko) 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로
US8884797B2 (en) Systems and methods providing active and passive charge sharing in a digital to analog converter
KR102694705B1 (ko) 디스플레이 장치의 소스 드라이버
US9997127B2 (en) Digital-to-analog converter and source driving circuit
US11222600B2 (en) Source driver and display driving circuit including the same
KR102112328B1 (ko) 디스플레이 장치의 출력 드라이버
KR102307725B1 (ko) 계조 전압 생성 장치와 이를 포함하는 디스플레이용 데이터 구동 장치 및 디스플레이 장치
KR20060062335A (ko) 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법
Lu et al. A 10-bit 1026-channel column driver IC with partially segmented piecewise linear digital-to-analog converters for ultra-high-definition TFT-LCDs with one billion color display
JP6633757B2 (ja) ソースドライバ、パネル駆動装置、表示装置、及び、車両
KR102185114B1 (ko) 데이터 드라이버와 그를 포함한 표시장치
JP4724785B2 (ja) 液晶表示装置および液晶表示装置の駆動装置
KR20180031314A (ko) 평판 표시 장치 및 그의 구동 방법
KR20180025393A (ko) 디지털 아날로그 변환기와 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant